TWI464880B - 薄膜電晶體陣列基板及其製作方法 - Google Patents

薄膜電晶體陣列基板及其製作方法 Download PDF

Info

Publication number
TWI464880B
TWI464880B TW097133971A TW97133971A TWI464880B TW I464880 B TWI464880 B TW I464880B TW 097133971 A TW097133971 A TW 097133971A TW 97133971 A TW97133971 A TW 97133971A TW I464880 B TWI464880 B TW I464880B
Authority
TW
Taiwan
Prior art keywords
region
polycrystalline
islands
thin film
film transistor
Prior art date
Application number
TW097133971A
Other languages
English (en)
Other versions
TW201011918A (en
Inventor
ming wei Sun
Chih Wei Chao
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW097133971A priority Critical patent/TWI464880B/zh
Priority to US12/337,583 priority patent/US8884304B2/en
Publication of TW201011918A publication Critical patent/TW201011918A/zh
Priority to US14/488,301 priority patent/US9343306B2/en
Application granted granted Critical
Publication of TWI464880B publication Critical patent/TWI464880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

薄膜電晶體陣列基板及其製作方法
本發明是有關於一種半導體元件陣列基板以及半導體元件陣列基板的製作方法，且特別是有關於薄膜電晶體陣列基板以及薄膜電晶體陣列基板的製作方法。
近年來，隨著光電技術與半導體製造技術的日益成熟，平面顯示器便蓬勃發展起來，其中液晶顯示器基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，更逐漸取代傳統的陰極射線管顯示器而成為近年來顯示器產品之主流。
一般而言，液晶顯示器可分為非晶矽薄膜電晶體(amorphous silicon thin film transistor)液晶顯示器及低溫多晶矽薄膜電晶體(low temperature poly-silicon thin film transistor)液晶顯示器等兩種。低溫多晶矽薄膜電晶體相較於非晶矽薄膜電晶體而言，具有較高之電子遷移率(約比非晶矽薄膜電晶體高2~3個數量級)，因此多晶矽薄膜電晶體除了作為畫素開關之外，更可應用於周邊電路區，作為驅動液晶顯示器的電路。
在實際操作上，作為畫素開關與作為驅動電路所需的薄膜電晶體特性不同。一般而言，作為畫素開關的薄膜電晶體對於電性的均勻度要求較高，而作為驅動電路的薄膜電晶體則較需要具有高載子遷移率(mobility)與高可靠度(reliability)的電性。其中，薄膜電晶體之元件特性與其多 晶矽層中的結晶型態與結晶位置相關，而多晶矽層的結晶型態可依不同的製程來加以控制。近年來多晶矽薄膜低溫結晶技術已被廣泛的研究，其中，又以準分子雷射結晶(Excimer Laser Crystallization)為目前主流之結晶技術。
為了得到元件特性優良的薄膜電晶體，一種細光束方向性結晶(Thin Beam Directional X'tallization,TDX)製程被提出，其主要利用是由原有之準分子雷射系統加裝具有次微米移動的基板載台以及高精密的光學系統，再經由以下兩種方式：(1)利用光罩狹縫尺寸將雷射光束圖形化，使得被雷射照射的非晶矽層區域由兩側往開始中央進行側向結晶，並在被照射區域中的主晶界尚未形成前，於單一掃描間距(scan pitch)內移動光罩並使得此掃描間距不大於光罩狹縫區域的二分之一。(2)將雷射光束長度拉長並將寬度窄化，使得被雷射照射的非晶矽層區域由短軸兩側往開始中央進行側向結晶，並在被照射區域中的主晶界尚未形成前，於單一掃描間距(scan pitch)移動基板載台並使得此掃描間距不大於雷射短軸寬度區域的二分之一。如此反覆進行上述(1)或(2)步驟，可以控制薄膜橫向固化結晶之區域，並且使得多晶矽晶粒連續地成長而不會形成主晶界(main grain boundary)，因而可製得具有高結晶品質的多晶矽薄膜，此多晶矽晶粒尺寸可大於利用傳統準分子雷射結晶所得之晶粒。
然而，在上述TDX雷射結晶技術中，由於雷射光束照射在位於基板上的非晶矽層，且移動基板以進行TDX 雷射結晶方法中的掃描操作時，每次移動基板時僅能移動不大於二分之一雷射照射區域的基板。所以，在一個方向上進行TDX雷射結晶方法的掃描時，不但需要較多的雷射照射次數(laser shot)，所需移動基板的總次數也變多，如此一來，雖然可以得到高品質的多晶矽層，但是由於製程時間的增長，不利於產能的提升。另外，移動基板或光罩上皆為單一掃描間距，雖然得基板上不同區域上之多晶矽皆相同，但是需要較多的雷射照射次數(laser shot)，所需移動基板或光罩的總次數也變多，如此一來，雖然可以得到品質均一的多晶矽層，也就是於基板上所有位置的多晶矽之主晶界都是均一分佈的，基板上但是由於製程時間的增長，不利於產能的提升。
本發明提供一種薄膜電晶體陣列基板，其具有高載子遷移率的薄膜電晶體，且能提升產品的產能。
本發明提供一種薄膜電晶體陣列基板之製作方法，可以製作具有高載子遷移率的薄膜電晶體，並提高製程效率與提升產能。
本發明提出一種薄膜電晶體陣列基板，此薄膜電晶體陣列基板包括基板、多個多晶矽島以及多個閘極。基板具有顯示區、閘極驅動區以及源極驅動區。多晶矽島配置於基板上，且各多晶矽島具有源極區、汲極區以及位於源極區與汲極區之間的通道區，多晶矽島包括多個第一多晶矽島以及多個第二多晶矽島，其中第一多晶矽島配置於顯示 區以及閘極驅動區內，第一多晶矽島具有主晶界以及次晶界，且第一多晶矽島的主晶界僅位於源極區及/或汲極區內。第二多晶矽島配置於源極驅動區內，且第一多晶矽島中的晶粒尺寸不同於第二多晶矽島中的晶粒尺寸。閘極配置於基板上，且對應於通道區。
本發明另提出一種薄膜電晶體陣列基板的製作方法，其包括下列步驟。首先，提供一基板，且基板上具有顯示區、閘極驅動區以及源極驅動區。之後，形成非晶矽層於基板上。接著，藉由雷射光照射非晶矽層膜，以形成多晶矽層，其中多晶矽層中具有多個主晶界以及多個次晶界，且位於顯示區以及閘極驅動區之多晶矽層的晶粒尺寸不同於位於源極驅動區之多晶矽層的晶粒尺寸。之後，圖案化多晶矽層以形成多個多晶矽島，其中位於顯示區以及閘極驅動區的多晶矽島構成多個第一多晶矽島，位於源極驅動區的多晶矽島構成多個第二多晶矽島。繼之，分別於各第一多晶矽島中與各第二多晶矽島中定義出源極區、汲極區以及位於源極區以及汲極區之間的通道區，其中各第一多晶矽島的主晶界僅位於各第一多晶矽島之源極區及/或汲極區內。之後，形成多個閘極於基板上，以對應於通道區。
在本發明之一實施例中，上述藉由雷射光照射非晶矽層膜而形成多晶矽層的步驟中，於顯示區與閘極驅動區中之不同區域所形成之多晶矽層的晶粒尺寸為多種。此時，顯示區以及閘極驅動區至少包括一第一區域以及一第二區 域，其中形成於第一區域中的第一多晶矽島具有第一晶粒尺寸，形成於第二區域中的第一多晶矽島具有第二晶粒尺寸，且第一晶粒尺寸不同於第二晶粒尺寸。
在本發明之一實施例中，上述藉由雷射光照射非晶矽層而形成多晶矽層的方法包括下列步驟。首先，提供一雷射，雷射具有寬度為W的光束區。接著，令雷射照射非晶矽層，以使被非晶矽層的一部份熔融。之後，使雷射相對於非晶矽層移動距離D1，其中D1<0.5W，並令雷射光照射非晶矽層。接著，使雷射相對於非晶矽層移動距離D2，其中D2≧0.5W，並令雷射光照射非晶矽層。其中，上述使雷射相對於非晶矽層移動距離D1並使雷射照射非晶矽層的步驟例如為多次。此外，雷射相對於非晶矽層移動距離D1並使雷射照射非晶矽層的步驟實質上多於雷射相對於非晶矽層移動距離D2。
在本發明之一實施例中，薄膜電晶體陣列基板的製作方法更包括形成多個源極以及多個汲極，源極分別與多晶矽島之源極區電性連接，汲極分別與多晶矽島之汲極區電性連接。另外，薄膜電晶體陣列基板的製作方法還可以在形成源極以及汲極後，更形成介電層以覆蓋閘極以及閘絕緣層，其中介電層具有多個開口，源極與汲極分別經由開口而與對應之源極區與汲極區電性連接。
在本發明之一實施例中，薄膜電晶體陣列基板的製作方法更包括形成多個畫素電極，分別與汲極電性連接。
基於上述，在本發明之薄膜電晶體陣列基板中，由於 第一多晶矽島的主晶界僅位於薄膜電晶體中的源極區以及汲極區內，薄膜電晶體中的通道區並不存在主晶界，因此通道區的載子遷移率高，薄膜電晶體的元件特性佳。並且，本發明之薄膜電晶體陣列基板的製作方法因此本發明之薄膜電晶體陣列基板及其製作方法可以同時兼顧薄膜電晶體中通道層的載子遷移率，以及產品的產出效能。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉多個實施例，並配合所附圖式，作詳細說明如下。
 第一實施例
圖1A為本發明一實施例之薄膜電晶體陣列基板的示意圖，而圖1B為圖1A中沿AA、BB與CC剖面線的剖面示意圖。請同時參照圖1A與圖1B，此薄膜電晶體陣列基板200包括基板210、多個配置於基板210上的多晶矽島220以及多個閘極230，其中基板210上主要劃分為顯示區210D、閘極驅動區210G以及源極驅動區210S，且多晶矽島220包括多個第一多晶矽島220A以及多個第二多晶矽島220B、第一多晶矽島220A配置於顯示區210D以及閘極驅動區210G內，而第二多晶矽島220B配置於源極驅動區210S內。
請繼續參照圖1B，各多晶矽島220A、220B分別具有源極區222、汲極區224以及位於源極區222與汲極區224之間的通道區226，第一多晶矽島220A具有主晶界MGB 以及次晶界SGB，且第一多晶矽島220A的主晶界MGB僅位於源極區222及/或汲極區224內。第二多晶矽島220B配置於源極驅動區210S內，且第一多晶矽島220A中的晶粒尺寸實質上不同於第二多晶矽島中的晶粒尺寸。閘極230配置於基板210上，且在本實施例中，閘極230是對應地配置於通道區226上方，且閘絕緣層240配置於閘極230與多晶矽島220A、220B之間。在本實施例中，閘極230、通道區226、源極區222以及汲極區224構成一種頂閘極型態的薄膜電晶體，在其他實施例中，閘極230也可以對應地配置於通道區226下方，而構成一種底閘極型態的薄膜電晶體，本發明並不以此為限。
此外，薄膜電晶體陣列基板200可以選擇性地於閘極230與閘絕緣層240上方覆蓋介電層250，其中介電層250例如具有多個開口250H。並且於此介電層250上，選擇性地配置多個源極260S以及多個汲極260D，其中源極260S分別與多晶矽島220之源極區222電性連接，而汲極260D分別與多晶矽島220之汲極區224電性連接。在本實施例中，薄膜電晶體陣列基板200更包括多個分別與汲極260D電性連接的畫素電極270。
特別的是，如圖1B所示，本發明之第一多晶矽島220A的主晶界MGB僅位於源極區222及/或汲極區224內，換言之，在第一多晶矽島220A的通道區226中，晶粒與晶粒之間的界面主要為次晶界SGB，並無存在主晶界MGB。這裡要說明的是，此處所謂之主晶界MGB為多晶矽島220 表面因晶粒成長過程中所形成的突起處，如圖1B中的A處，而次晶界SGB多為多晶矽島220之表面的凹陷處。因此，當具有第一多晶矽島220A的薄膜電晶體處於開啟狀態時，通道區226中的載子可以順利地在該區中遷移而不會被陷於(trap)主晶界MGB的缺陷中，因此本發明中具有第一多晶矽島220A的薄膜電晶體具有高載子遷移率，使得位於顯示區210D中用以作為顯示單元之開關的薄膜電晶體具有較佳的顯示品質，並且，提高位於閘極驅動區210G中用以作為閘極驅動電路之薄膜電晶體的驅動效率。
另一方面，為了提升薄膜電晶體陣列基板200的製作產能，設計者在進行基板210上之薄膜電晶體的佈局設計(layout design)時，搭配多晶矽島220的結晶製程而選擇性地讓第一多晶矽島220A的主晶界MGB僅出現在源極區222及/或汲極區224，藉此，大幅提升薄膜電晶體陣列基板200的產能，關於薄膜電晶體陣列基板200的製程將於後詳加說明。再者，由於載子在源極區222與汲極區224中的遷移率主要是由多晶矽層中之摻質(dopant)的摻雜濃度所決定，因此主晶界MGB出現於源極區222與汲極區224中幾乎不會影響薄膜電晶體的元件特性。如此一來，相較於習知，本發明之薄膜電晶體陣列基板200在顯示區210D以及閘極驅動區210G不但具有高遷移率的薄膜電晶體，同時可以使得移動基板210的總次數以及雷射光照射次數變少，進而大幅提昇產能。
值得注意的是，在本實施例中，第二多晶矽島220B 中實質上僅具有次晶界SGB，意即源極區222、汲極區224與通道區226僅具有次晶界SGB。換言之，第二多晶矽島220B中不具有主晶界MGB，因而第二多晶矽島220B的晶粒尺寸大致為沿其通道方向上的長度距離L，並且，在本實施例中，第二多晶矽島220B的晶粒尺寸實質上大於第一多晶矽島220A中的晶粒尺寸。因此對於源極驅動區210S中的薄膜電晶體而言，不具有主晶界MGB的第二多晶矽島220B提供載子一超低阻力的傳導路徑，使得載子得以順利地在通道區226中遷移，因而有助於提升薄膜電晶體的元件特性，尤其對於作為源極驅動電路的薄膜電晶體而言，這種不具有主晶界MGB的多晶矽層更能在更短的薄膜電晶體開啟時間內，將預定之資料電壓迅速地傳遞至顯示區210D所對應的多個源極區222內，有助於顯示區210D之顯示品質的提昇。
為清楚說明第一多晶矽島220A與第二多晶矽島220B在基板210上的晶粒排列狀態，圖2繪示為本發明第一實施例之薄膜電晶體的多晶矽層292在結晶後的晶粒排列狀態圖。請參照圖2，位於源極驅動區210S中，預定形成第二多晶矽島220B的多晶矽層292不具有主晶界MGB，因此圖案化該區的多晶矽島220後，即構成如圖1A與圖1B所示之不具有主晶界MGB的第二多晶矽島220B。如圖2所示，位於顯示區210D以及閘極驅動區210G中，預定形成第一多晶矽島220A之多晶矽層292中的主晶界MGB是以長度為S1的間距週期性排列，因此只要適當佈局薄膜 電晶體在基板210上的形成位置，即可在圖案化該區的多晶矽島220後，構成主晶界MGB僅出現於源極區222及/或汲極區224的第一多晶矽島220A，當然，部分的第一多晶矽島220A中亦可以不具有主晶界MGB，如圖2中位於顯示區中之第一多晶矽島220A’的預定形成位置標示處，本發明並不以此為限。
以下將以圖1A與圖1B之薄膜電晶體陣列基板200為例，搭配圖2之多晶矽層的結晶狀態示意圖，舉例說明薄膜電晶體陣列基板200的製作方法。圖3A~圖3F為本發明一實施例之薄膜電晶體陣列基板的製作方法。
請參照圖3A，首先提供基板210，且基板210上具有顯示區210D、閘極驅動區210G以及源極驅動區210S。之後，形成非晶矽層290於基板210上。接著，藉由雷射光L照射非晶矽層290。之後，如圖3B所示，形成多晶矽層292，其中此多晶矽層292的上視圖如圖2所示。請同時參照圖2與圖3B，多晶矽層292中具有多個主晶界MGB以及多個次晶界SGB，且位於顯示區210D以及閘極驅動區210G之多晶矽層292的晶粒尺寸S1實質上不同於位於源極驅動區210S之多晶矽層292的晶粒尺寸S2。在本實施例中，於源極驅動區210S中所形成的多晶矽層292中僅具有次晶界SGB而無主晶界MGB。並且，第二多晶矽島220B中的晶粒尺寸S2實質上大於第一多晶矽島220A中的晶粒尺寸S1。
之後，請參照圖3C，在圖案化多晶矽層292之後， 形成多個多晶矽島220，其中位於顯示區210D以及閘極驅動區210G的多晶矽島220構成多個第一多晶矽島220A，位於源極驅動區210S的多晶矽島220構成多個第二多晶矽島220B。
繼之，請參照圖3D，分別於各第一多晶矽島220A中與各第二多晶矽島220B中定義出源極區222、汲極區224以及一位於源極區222以及汲極區224之間的通道區226，使得各第一多晶矽島220A的主晶界MGB僅位於各第一多晶矽島220A之源極區222及/或汲極區224內，而上述用以定義源極區222、汲極區224以及通道區226的方法例如是經由離子摻雜製程，其中此離子摻雜製程例如是使用一暴露出源極區222以及汲極區224的圖案化光阻層(未繪示)為罩幕，而通道區226未被圖案化光阻層(未繪示)暴露出，藉由濺鍍製程進行一高能離子衝擊多晶矽表面後，再移除該圖案化光阻層，以形成源極區222、汲極區224以及位於源極區222以及汲極區224之間的通道區226。
之後，請參照圖3E，於第一多晶矽島220A以及第二多晶矽島220B上方覆蓋閘絕緣層240，其中閘絕緣層240例如是藉由化學氣相沈積法(chemical vapor deposition，CVD)或其他合適的薄膜沈積技術所形成，而閘絕緣層240為單層或多層結構，且其材質例如是氧化矽、氮化矽、氮氧化矽、光阻、苯並環丁烯、環烯類、聚醯亞胺類、聚醯胺類、聚酯類、聚醇類、聚環氧乙烷類、聚苯類、樹脂類、 聚醚類、聚酮類等介電材料、或其它合適的材料、或上述之組合。並且，於通道區226上方對應地形成多個閘極230，使得閘極230、通道區226、源極區222以及汲極區224構成薄膜電晶體，其中閘極230例如是藉由濺鍍(sputtering)、蒸鍍(evaporation)或是其他薄膜沈積技術所形成，閘極230為單層或多層紿構，且其材質例如為鋁(Al)、鉬(Mo)、鈦(Ti)、釹(Nd)、上述之氮化物如氮化鉬(MoN)、氮化鈦(TiN)、其疊層、上述之合金或是其他導電材料。
接著，請參照圖3F，在本實施例中，於薄膜電晶體上可選擇性地形成介電層250，以覆蓋閘極230以及閘絕緣層240，並圖案化該介電層250，使得介電層250具有多個開口250H。接著，於介電層250上選擇性地形成源極260S與汲極260D，使得源極260S分別與多晶矽島220之源極區222電性連接，汲極260D分別與多晶矽島220之汲極區224電性連接。分別經由開口250H而與對應之源極區222與汲極區224電性連接。繼之，在本實施例中，更可於顯示區210D內形成一暴露出汲極260D的保護層268，並於保護層268上形成一與汲極260D電性連接的畫素電極270。必需說明的是，本實施例之圖3A~3F所述之製造流程，以閘極230、通道區226、源極區222以及汲極區224構成一種頂閘極型態的薄膜電晶體，在其他實施例中，閘極230也可以對應地配置於通道區226下方，而構成一種底閘極型態的薄膜電晶體，本發明並不以此為限。
更詳細而言，圖4A~圖4D為本發明之一種藉由雷射 光L照射非晶矽層而形成多晶矽層的方法。請先參照圖4A，例如包括下列步驟。首先，提供光罩280，其中光罩280具有寬度為W的透光區280T，並令雷射光L經由透光區280T照射非晶矽層290，以使被雷射光L照射的非晶矽層290熔融，而熔融的非晶矽層290會以被照射區域兩側之固態非晶矽為晶種，由兩側向被照射區域中央側向成長。
之後，如圖4B所示之步驟(A)，其中步驟(A)為先使光罩280相對於非晶矽層290移動距離D1，其中D1<0.5W。之後，令雷射光L經由透光區280T照射非晶矽層290。實施步驟(A)將使得被雷射光L照射的區域沿著已成長的多晶矽晶粒繼續側向成長，如此重複上述(A)步驟，可以使得晶粒在不形成主晶界MGB的情況下連續性地成長。其中，光罩280相對於非晶矽層290移動情況，包含：光罩280移動而非晶矽層290不動的情況、或是光罩280不動而非晶矽層290移動的情況、或者是光罩280向某一方向移動而非晶矽層290向另一方向移動，其中另一方向實質上不同於某一方向的情況。本發明之實施例以光罩280移動，而非晶矽層290不動為範例，但不限於此。
接著，如圖4C所示之步驟(B)，其中步驟(B)為先使光罩280相對於非晶矽層290移動距離D2，其中D2≧0.5W。之後，令雷射光L經由透光區280T照射非晶矽層290。由於光罩280與非晶矽層290的相對移動量實質上大於透光區280T的二分之一，因此實施步驟(B)時，主晶界MGB 將形成於前一次被照射之非晶矽層290的中央。
之後，如圖4D所示，重複m次的步驟(A)後搭配一次步驟(B)，並將上述之重複m次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，而形成主晶界MGB為週期性排列且固定間距為S1的多晶矽層292。
值得注意的是，上述非晶矽結晶方式亦可不使用光罩，而是將雷射光束平行於移動方向的寬度窄化，而拉長雷射光束垂直移動方向的長度，來達到相同目的。換句話說，不使用光罩來製造多晶矽的步驟，包含(A)提供一雷射，該雷射具有一寬度為W的光束區；(B)令該雷射照射該非晶矽層，以使被該非晶矽層的一部份熔融；(C)使該雷射相對於該非晶矽層移動一距離D1，其中D1<0.5W，並令該雷射照射該非晶矽層；以及(D)使該雷射相對於該非晶矽層移動一距離D2，其中D2≧0.5W，並令該雷射照射該非晶矽層。其它步驟或詳細步驟相同於需使用光罩之步驟，於此不再贅言。必需說明的是，雷射之光束區尺吋實質上相同於上述需使用光罩之透光區280T尺吋。
實務上，可依基板尺寸、薄膜電晶體尺寸以及預定形成位置，而重複地使用上述步驟(A)多次以使晶粒在不形成主晶界MGB的情況下成長，並依據主晶界MGB的預定形成位置而適時搭配一次上述之步驟(B)，以控制多晶矽層292中主晶界MGB的形成並縮短製作時程。舉例而言，在本實施例中，將源極驅動區210S中的非晶矽層290轉變成多晶矽層292的步驟中，例如是重複地使用上述步驟 (A)，以使得位於源極驅動區210S中的多晶矽層292之結構中僅具有次晶界SGB而無主晶界MGB。另一方面，將顯示區210D以及閘極驅動區210G中的非晶矽層290轉變成多晶矽層292的步驟中，例如是重複m次的步驟(A)後搭配一次步驟(B)，並將上述之重複m次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為週期性排列且間距為S1的多晶矽層292。
使用者可以依據產品解析度、產品尺寸、生產產能或其他需求來搭配選用上述適當的多晶矽結晶步驟，以使得第一多晶矽島220A中的主晶界MGB僅出現於源極區222及/或汲極區224，如此一來，不但可以得到高載子遷移的薄膜電晶體，另一方面，可以提升薄膜電晶體陣列基板200的製作效能。以下再列舉幾種本發明之薄膜電晶體陣列基板200，並搭配本發明不同實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖，以清楚說明多晶矽在不同基板210上的結晶型態。
第二實施例
圖5A為本發明第二實施例之薄膜電晶體陣列基板沿圖1A之AA、BB、CC剖面線之剖面示意圖。請參照圖5A，為簡化說明，不再對該些與前述類似的構件作說明。與前述實施例相較，本實施例之薄膜電晶體陣列基板300之第二多晶矽島320B具有主晶界MGB以及次晶界SGB，且第二多晶矽島320B的主晶界MGB僅位於源極區222及/或汲極區224內，換言之，第二多晶矽島320B的通道區 226中並無主晶界MGB存在。第二多晶矽島320B之主晶界MGB以及次晶界SGB的形成位置例如可藉由調變前述之掃描間距加以控制。並且，在本實施例中，薄膜電晶體陣列基板300之第二多晶矽島320B中的晶粒尺寸實質上大於第一多晶矽島中的晶粒尺寸。
圖5B繪示為本發明第二實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。請參照圖5B，位於源極驅動區210S中，預定形成第二多晶矽島320B的多晶矽層具有主晶界MGB以及次晶界SGB，因此圖案化該區的多晶矽島後，即構成如圖5A所示之主晶界MGB與次晶界SGB僅位於第二多晶矽島320B之源極區222及/或汲極區224的型態，並且第二多晶矽島320B之主晶界MGB是以長度為S2的間距週期性排列。如圖5A所示，位於顯示區210D以及閘極驅動區210G中，預定形成第一多晶矽島320A之多晶矽層中的主晶界MGB是以長度為S1的間距週期性排列，且S2>S1。因此只要適當佈局薄膜電晶體在基板210上的形成位置，即可在圖案化該區的多晶矽島後，構成主晶界MGB僅出現於源極區222及/或汲極區224的第一多晶矽島320A，以及主晶界MGB僅出現於源極區222及/或汲極區224的第二多晶矽島320B。
以前述藉由雷射光L照射非晶矽層290的方法來製作本實施例如圖5B之多晶矽層392時，例如是n次的步驟(A)後搭配一次步驟(B)，並將上述之重複n次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB 為週期性排列且間距為S2的多晶矽層392，使得該區的多晶矽層392在經後續的圖案化製程後，形成如圖5A之第二多晶矽島320B，其中第二多晶矽島320B中的主晶界MGB僅位於源極區222及/或汲極區224中。如此，可以進一步提升薄膜電晶體的產能，並且獲得高元件特性的薄膜電晶體。另一方面，將顯示區210D以及閘極驅動區210G中的非晶矽層390轉變成多晶矽層392的步驟中，例如是重複m次的步驟(A)後搭配一次步驟(B)，並將上述之重複m次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為週期性排列且間距為S1的多晶矽層392，使得該區的多晶矽層392在經後續的圖案化製程後，形成如圖5B之第一多晶矽島220A，其中第一多晶矽島220A中的主晶界MGB僅位於源極區222及/或汲極區224中。並且，在本實施例中，上述多晶矽層392的結晶步驟中，n>m，如此，多晶矽層392中結晶後的主晶界MGB間距S2>S1，使得圖案化多晶矽層392之後，第二多晶矽島320B中的晶粒尺寸實質上大於第一多晶矽島中的晶粒尺寸。
第三實施例
圖6A為本發明第三實施例之薄膜電晶體陣列基板沿圖1A之AA、BB、CC剖面線之剖面示意圖。請參照圖6A，為簡化說明，不再對該些與前述類似的構件作說明。與第二實施例相較，本實施例之薄膜電晶體陣列基板400之第二多晶矽島420B的主晶界MGB僅位於源極區222及/或 汲極區224內，換言之，第二多晶矽島420B的通道區226中並無主晶界MGB存在。並且，在本實施例中，薄膜電晶體陣列基板400之第二多晶矽島420B中的晶粒尺寸實質上小於第一多晶矽島中的晶粒尺寸。
圖6B繪示為本發明第三實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。請參照圖6B，位於源極驅動區210S中，預定形成第二多晶矽島420B的多晶矽層中具有主晶界MGB以及次晶界SGB，因此圖案化該區的多晶矽島後，即構成如圖6A所示之主晶界MGB與次晶界SGB僅位於第二多晶矽島420B之源極區222及/或汲極區224的型態，並且第二多晶矽島420B之主晶界MGB是以長度為S2的間距週期性排列。如圖6A所示，位於顯示區210D以及閘極驅動區210G中，預定形成第一多晶矽島420A之多晶矽層中的主晶界MGB是以長度為S1的間距週期性排列，且S2<S1。
以前述藉由雷射光L照射非晶矽層290的方法來製作本實施例如圖6B之多晶矽層492時，例如是n次的步驟(A)後搭配一次步驟(B)，並將上述之重複n次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為週期性排列且間距為S2的多晶矽層492。另一方面，將顯示區210D以及閘極驅動區210G中的非晶矽層490轉變成多晶矽層492的步驟中，例如是重複m次的步驟(A)後搭配一次步驟(B)，並將上述之重複m次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為 週期性排列且間距為S1的多晶矽層492。並且，在本實施例中，上述多晶矽層492的結晶步驟中，n<m，如此，多晶矽層492中結晶後的主晶界MGB間距S2<S1，使得圖案化多晶矽層492之後，第二多晶矽島420B中的晶粒尺寸實質上小於第一多晶矽島中的晶粒尺寸。
第四實施例
圖7A為本發明第四實施例之薄膜電晶體陣列基板沿圖1A之AA、CC、DD剖面線之剖面示意圖。請參照圖7A，為簡化說明，不再對該些與前述類似的構件作說明。與前述實施例相較，本實施例之薄膜電晶體陣列基板500之第二多晶矽島520B僅具有次晶界SGB，而第一多晶矽島520A的晶粒尺寸為多種。
圖7B繪示為本發明第四實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。請參照圖7B，在本實施例中位於源極驅動區210S中，預定形成第二多晶矽島520B的多晶矽層僅具有次晶界SGB，其說明以及製作方式以於前文說明，不再贅述。特別的是，請同時參照圖1A、圖7A以及圖7B，顯示區210D以及閘極驅動區210G包括一第一區域R1以及一第二區域R2，其中位於第一區域R1中的第一多晶矽島520A具有第一晶粒尺寸G1，位於第二區域R2中的第一多晶矽島520A具有一第二晶粒尺寸G2，且第一晶粒尺寸G1不同於第二晶粒尺寸G2。其中，第一區域R1以及第二區域R2在薄膜電晶體陣列基板上的佈局方式視元件需求而定。
詳言之，以前述藉由雷射光L照射非晶矽層290的方法來製作本實施例如圖7B之多晶矽層時，將第一區域R1中的非晶矽層轉變成多晶矽層592的步驟中，例如是重複m1次的步驟(A)後搭配一次步驟(B)，並將上述之重複m1次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為週期性排列且間距為S1的多晶矽層592。並且，在將第二區域R2中的非晶矽層轉變成多晶矽層592的步驟中，例如是重複m2次的步驟(A)後搭配一次步驟(B)，並將上述之重複m2次的步驟(A)後搭配一次步驟(B)的程序來回操作數次，以形成主晶界MGB為週期性排列且間距為S3的多晶矽層592在本實施例中，上述多晶矽層592的結晶步驟中的m1<m2，如此，多晶矽層592中結晶後的主晶界MGB間距S1<S3，使得圖案化多晶矽層592之後，位於第一區域R1之第一多晶矽島520A中的晶粒尺寸G1實質上小於位於第二區域R2之第一多晶矽島中的晶粒尺寸G2。
當然，在上述之多晶矽層592的結晶步驟中，m1也可以大於m2，而使得位於第一區域R1之第一多晶矽島520A中的晶粒尺寸實質上大於位於第二區域R2之第一多晶矽島中的晶粒尺寸，端視產品需求而定，本發明並不以此為限
綜上所述，本發明之薄膜電晶體陣列基板及其製作方法至少包括下列優點的全部或一部份：
(1)由於第一多晶矽島的主晶界僅位於薄膜電晶體 中的源極區及/或汲極區內，薄膜電晶體中的通道區並不存在主晶界，因此通道區的載子遷移率高，薄膜電晶體陣列基板上的薄膜電晶體具有高遷移率以及高可靠性。
(2)由於本發明之薄膜電晶體陣列基板的製作方法可依據薄膜電晶體的佈局設計進行不同掃描間距的步驟。因此，並減少雷射照射次數與移動基板次數，以有效地提昇製程效率與產能。
(3)在本發明之薄膜電晶體陣列基板中，多晶矽的主晶界可視該區域電晶體的電性需求而選擇性地配置於特定局部區域中，換言之，薄膜電晶體陣列基板上多晶矽的晶粒大小為依各區域不同的操作特性而改變，因此本發明之薄膜電晶體陣列基板可兼具元件特性表現以及製程效率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、300、400、500‧‧‧薄膜電晶體陣列基板
210‧‧‧基板
210D‧‧‧顯示區
210G‧‧‧閘極驅動區
210S‧‧‧源極驅動區
220‧‧‧多晶矽島
220A、220A’、320A、420A、520A‧‧‧第一多晶矽島
220B、320B、420B、520B‧‧‧第二多晶矽島
222‧‧‧源極區
224‧‧‧汲極區
226‧‧‧通道區
230‧‧‧閘極
240‧‧‧閘絕緣層
250‧‧‧介電層
250H‧‧‧開口
260S‧‧‧源極
260D‧‧‧汲極
270‧‧‧畫素電極
280‧‧‧光罩
280T‧‧‧透光區
290、390、490、590‧‧‧非晶矽層
292、392、492、592‧‧‧多晶矽層
MGB‧‧‧主晶界
SGB‧‧‧次晶界
D1、D2‧‧‧相對移動距離
G1‧‧‧第一晶粒尺寸
G2‧‧‧第二晶粒尺寸
R1‧‧‧第一區域
R2‧‧‧第二區域
W‧‧‧透光區寬度
圖1A為本發明一實施例之薄膜電晶體陣列基板的示意圖。
圖1B為圖1A中沿AA、BB與CC剖面線的剖面示意圖。
圖2繪示為本發明第一實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。
圖3A~圖3F為本發明一實施例之薄膜電晶體陣列基板的製作方法。
圖4A~圖4D為本發明之一種藉由雷射光L照射非晶矽層而形成多晶矽層的方法。
圖5A為本發明第二實施例之薄膜電晶體陣列基板沿圖1A之AA、BB、CC剖面線之剖面示意圖。
圖5B為本發明第二實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。
圖6A為本發明第三實施例之薄膜電晶體陣列基板沿圖1A之AA、BB、CC剖面線之剖面示意圖。
圖6B為本發明第三實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。
圖7A為本發明第四實施例之薄膜電晶體陣列基板沿圖1A之AA、BB、CC、DD剖面線之剖面示意圖。
圖7B為本發明第四實施例之薄膜電晶體的多晶矽層在結晶後的晶粒排列狀態圖。
200‧‧‧薄膜電晶體陣列基板
210‧‧‧基板
210D‧‧‧顯示區
210G‧‧‧閘極驅動區
210S‧‧‧源極驅動區
220A‧‧‧第一多晶矽島
220B‧‧‧第二多晶矽島
222‧‧‧源極區
224‧‧‧汲極區
226‧‧‧通道區
230‧‧‧閘極
240‧‧‧閘絕緣層
250‧‧‧介電層
260S‧‧‧源極
260D‧‧‧汲極
270‧‧‧畫素電極
MGB‧‧‧主晶界
SGB‧‧‧次晶界

Claims (25)

  1. 一種薄膜電晶體陣列基板，包括：一基板，具有一顯示區、一閘極驅動區以及一源極驅動區；多個多晶矽島，配置於該基板上，且各該多晶矽島具有一源極區、一汲極區以及一位於該源極區與該汲極區之間的通道區，該些多晶矽島包括：多個第一多晶矽島，配置於該顯示區以及該閘極驅動區內，位於該顯示區的該些第一多晶矽島以及位於該閘極驅動區的該些第一多晶矽島的晶粒尺寸大致相同，該些第一多晶矽島具有一主晶界以及一次晶界，該些第一多晶矽島的主晶界僅位於該些源極區及/或該些汲極區內；多個第二多晶矽島，配置於該源極驅動區內，且該第一多晶矽島中的晶粒尺寸不同於該第二多晶矽島中的晶粒尺寸；以及多個閘極，配置於該基板上，且對應於該些通道區。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該些第二多晶矽島中實質上僅具有次晶界。
  3. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中各該第二多晶矽島的晶粒尺寸為沿其通道方向上的長度距離。
  4. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，該些第二多晶矽島具有一主晶界以及一次晶界，其中 該些第二多晶矽島的主晶界僅位於該些源極區或該些汲極區內。
  5. 如申請專利範圍第4項所述之薄膜電晶體陣列基板，其中該些第二多晶矽島中的晶粒尺寸實質上大於該第一多晶矽島中的晶粒尺寸。
  6. 如申請專利範圍第4項所述之薄膜電晶體陣列基板，該些第二多晶矽島中的晶粒尺寸實質上小於該第一多晶矽島中的晶粒尺寸。
  7. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該些第一多晶矽島的晶粒尺寸為多種。
  8. 如申請專利範圍第7項所述之薄膜電晶體陣列基板，其中該顯示區以及該閘極驅動區包括一鄰近該源極驅動區的第一區域以及一遠離該源極驅動區的第二區域，其中位於該第一區域中的該些第一多晶矽島具有一第一晶粒尺寸，位於該第二區域中的該些第一多晶矽島具有一第二晶粒尺寸，且該第一晶粒尺寸不同於該第二晶粒尺寸。
  9. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更包括多個源極以及多個汲極，其中該些源極分別與該些多晶矽島之源極區電性連接，該些汲極分別與該些多晶矽島之汲極區電性連接。
  10. 如申請專利範圍第9項所述之薄膜電晶體陣列基板，更包括一介電層與一閘絕緣層，該閘絕緣層配置於該些閘極與該些多晶矽島之間，該介電層覆蓋該些閘極以及該閘絕緣層，其中該介電層具有多個開口，該些源極與該 些汲極分別經由該些開口而與對應之該源極區與該汲極區電性連接。
  11. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，更包括多個畫素電極，其中該些畫素電極分別與該些汲極電性連接。
  12. 一種薄膜電晶體陣列基板的製作方法，包括：提供一基板，該基板上具有一顯示區、一閘極驅動區以及一源極驅動區；形成一非晶矽層於該基板上；藉由一雷射光L照射該非晶矽層，以形成一多晶矽層，其中該多晶矽層中具有多個主晶界以及多個次晶界，位於該顯示區的該些第一多晶矽島以及位於該閘極驅動區的該些第一多晶矽島的晶粒尺寸大致相同，且位於該顯示區以及該閘極驅動區之多晶矽層的晶粒尺寸不同於位於該源極驅動區之多晶矽層的晶粒尺寸；圖案化該多晶矽層以形成多個多晶矽島，其中位於該顯示區以及該閘極驅動區的該些多晶矽島構成多個第一多晶矽島，位於該源極驅動區的該些多晶矽島構成多個第二多晶矽島；分別於各該第一多晶矽島中與各該第二多晶矽島中定義出一源極區、一汲極區以及一位於該源極區以及汲極區之間的通道區，其中各該第一多晶矽島的主晶界僅位於各該第一多晶矽島之源極區及/或汲極區內；以及形成多個閘極於該基板上，以對應於該些通道區。
  13. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中定義出該些源極區、該些汲極區以及該些通道區的方法包括經由一離子摻雜製程。
  14. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中藉由該雷射光L照射該非晶矽層而形成該多晶矽層的步驟中，於該源極驅動區中所形成的該多晶矽層僅具有次晶界。
  15. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中各該第二多晶矽島的晶粒尺寸為沿其通道方向上的長度距離。
  16. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中藉由該雷射光L照射該非晶矽層而形成該多晶矽層的步驟中，於該源極驅動區中所形成的該多晶矽層中之該主晶界僅位於該些第二多晶矽島之該些源極區或該些汲極區內。
  17. 如申請專利範圍第16項所述之薄膜電晶體陣列基板的製作方法，其中該些第二多晶矽島中的晶粒尺寸實質上大於該些第一多晶矽島中的晶粒尺寸。
  18. 如申請專利範圍第16項所述之薄膜電晶體陣列基板的製作方法，其中該些第二多晶矽島中的晶粒尺寸實質上小於該些第一多晶矽島中的晶粒尺寸。
  19. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中藉由該雷射光L照射該非晶矽層而形成該多晶矽層的步驟中，於該顯示區與該閘極驅動區中之 不同區域所形成之該多晶矽層的晶粒尺寸為多種。
  20. 如申請專利範圍第19項所述之薄膜電晶體陣列基板的製作方法，其中該顯示區以及該閘極驅動區包括一第一區域以及一第二區域，其中形成於該第一區域中的該些第一多晶矽島具有一第一晶粒尺寸，形成於該第二區域中的該些第一多晶矽島具有一第二晶粒尺寸，且該第一晶粒尺寸不同於該第二晶粒尺寸。
  21. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，其中藉由該雷射光L照射該非晶矽層而形成該多晶矽層的方法包括：提供一雷射，該雷射具有一寬度為W的光束區；令該雷射照射該非晶矽層，以使被該非晶矽層的一部份熔融；使該雷射相對於該非晶矽層移動一距離D1，其中D1<0.5W，並令該雷射照射該非晶矽層；以及使該雷射相對於該非晶矽層移動一距離D2，其中D2≧0.5W，並令該雷射照射該非晶矽層。
  22. 如申請專利範圍第21項所述之薄膜電晶體陣列基板的製作方法，其中使該雷射相對於該非晶矽層移動該距離D1並照射該雷射的步驟為多次。
  23. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，更包括形成多個源極以及多個汲極，該些源極分別與該些多晶矽島之源極區電性連接，該些汲極分別與該些多晶矽島之汲極區電性連接。
  24. 如申請專利範圍第23項所述之薄膜電晶體陣列基 板的製作方法，更形成一閘絕緣層為於該些閘極與該些多晶矽島之間以及形成一介電層以覆蓋該些閘極以及該閘絕緣層，其中該介電層具有多個開口，該些源極與該些汲極分別經由該些開口而與對應之該源極區與該汲極區電性連接。
  25. 如申請專利範圍第12項所述之薄膜電晶體陣列基板的製作方法，更包括形成多個畫素電極，分別與該些汲極電性連接。
TW097133971A 2008-09-04 2008-09-04 薄膜電晶體陣列基板及其製作方法 TWI464880B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097133971A TWI464880B (zh) 2008-09-04 2008-09-04 薄膜電晶體陣列基板及其製作方法
US12/337,583 US8884304B2 (en) 2008-09-04 2008-12-17 Thin film transistor array substrate having polysilicon
US14/488,301 US9343306B2 (en) 2008-09-04 2014-09-17 Method of fabricating thin film transistor array substrate having polysilicon with different grain sizes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097133971A TWI464880B (zh) 2008-09-04 2008-09-04 薄膜電晶體陣列基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201011918A TW201011918A (en) 2010-03-16
TWI464880B true TWI464880B (zh) 2014-12-11

Family

ID=41723956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097133971A TWI464880B (zh) 2008-09-04 2008-09-04 薄膜電晶體陣列基板及其製作方法

Country Status (2)

Country Link
US (2) US8884304B2 (zh)
TW (1) TWI464880B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962957B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111681546B (zh) * 2019-07-26 2022-02-08 友达光电股份有限公司 元件阵列基板以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030147018A1 (en) * 2002-01-30 2003-08-07 Keiichi Sano Display apparatus having polycrystalline semiconductor layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049144A4 (en) 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
JP2001091970A (ja) * 1999-09-22 2001-04-06 Sony Corp 液晶ディスプレイパネルの製造方法
US6602765B2 (en) 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US7078322B2 (en) 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
TWI267145B (en) 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP4813743B2 (ja) 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP4116465B2 (ja) 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
CN1265430C (zh) 2003-04-09 2006-07-19 友达光电股份有限公司 低温多晶硅薄膜晶体管及其多晶硅层的制造方法
TW200503061A (en) 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
JP4413569B2 (ja) 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
JP4633434B2 (ja) 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
JP4800232B2 (ja) 2006-03-07 2011-10-26 三菱電機株式会社 電気二重層キャパシタ
JP4169071B2 (ja) 2006-05-25 2008-10-22 ソニー株式会社 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030147018A1 (en) * 2002-01-30 2003-08-07 Keiichi Sano Display apparatus having polycrystalline semiconductor layer

Also Published As

Publication number Publication date
US9343306B2 (en) 2016-05-17
TW201011918A (en) 2010-03-16
US20150004761A1 (en) 2015-01-01
US20100051950A1 (en) 2010-03-04
US8884304B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
KR100671212B1 (ko) 폴리실리콘 형성방법
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US20040224487A1 (en) Amorphous silicon crystallization method
US7816196B2 (en) Laser mask and crystallization method using the same
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR20050062853A (ko) 다결정용 마스크 및 이를 이용한 규소 결정화 방법
JP4405902B2 (ja) レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法
WO2011161715A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
KR20070093337A (ko) 반도체 박막의 결정화 방법
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
TWI464880B (zh) 薄膜電晶體陣列基板及其製作方法
US7541615B2 (en) Display device including thin film transistors
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
CN102543997B (zh) 薄膜晶体管阵列基板
KR101338104B1 (ko) 박막 트랜지스터 어레이기판 제조방법
US7485505B2 (en) Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
JPH07131026A (ja) 薄膜半導体装置およびその製造方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JPH09260286A (ja) 半導体装置の製造方法
KR100496138B1 (ko) 실리콘 결정화방법
KR100620140B1 (ko) 박막트랜지스터의 제조방법
JP2006024753A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板