CN1265430C - 低温多晶硅薄膜晶体管及其多晶硅层的制造方法 - Google Patents

Abstract

一种低温多晶硅薄膜晶体管及其多晶硅层的制造方法，是先于一面板上形成一非晶硅层，面板包括一显示区与一周边电路区。然后，于周边电路区的部分非晶硅层上形成一金属层，再进行一结晶工艺，以使周边电路区的非晶硅层成为一多晶硅层。随后，进行一准分子激光退火工艺，以使周边电路区的多晶硅层的晶粒变大，且使显示区的非晶硅层成为多晶硅层。由于在周边电路区的多晶硅层的晶粒较其它部位的大，所以可符合高电子迁移率的需求。而显示区则为晶粒较小的多晶硅，可符合低漏电流的需求。

Description

低温多晶硅薄膜晶体管及其多晶硅层的制造方法

技术领域

本发明是有关于一种低温多晶硅(low temperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)的制作方法，且特别是关于一种低温多晶硅薄膜晶体管中多晶硅层的制作方法。

背景技术

随着高科技的发展，视频产品，特别是数字化的视频或影像装置已经成为在一般日常生活中所常见的产品。这些数字化的视频或影像装置中，显示器是一个重要组件，以显示相关信息。使用者可由显示器读取信息，或进而控制装置的运作。

而薄膜晶体管(TFT)可应用于液晶显示器(liquid crystal display，简称LCD)的驱动组件，使得此项产品成为桌上直式型平面显示器的主流，于个人计算机、游戏机、监视器等市场成为未来主导性产品。目前，因非晶硅(amorphous silicon，又称a-Si)薄膜晶体管，可于摄氏200-300度的低温生长，因此被广泛使用。但非晶硅的电子迁移率(electron mobility)低，不超过1cm2/V.s，使得非晶硅薄膜晶体管已不敷目前高速组件应用的需求，而多晶硅(polycrystalline silicon，又称ploy-Si)薄膜晶体管相较于非晶硅薄膜晶体管有较高的迁移率(约比非晶硅高2-3个数量级)及低温敏感性(low temperature sensitivity)，使其更适用于高速组件。然而，以传统方式退火非晶硅形成多晶硅时，其形成温度需摄氏600度以上，故一般使用石英(quartz)作为基板。由于石英基板成本比玻璃基板贵上许多，且在基板尺寸的限制下，面板大约仅有2至3时，因此过去只能发展小型面板。

目前为了降低成本必须使用玻璃基板，故须使多晶硅的形成温度降低至摄氏500度以下。因此，许多降低多晶硅的形成温度的方法纷纷被采用，其中以准分子激光退火工艺(excimer laser annealing，简称ELA)及金属诱导结晶工艺(metal induced crystallization，简称MIC)较受瞩目，因为前述工艺均可生长高品质、无污染及低缺陷密度(lowdefect density)的多晶硅，以前述低温工艺制作的多晶硅薄膜晶体管又称为“低温多晶硅薄膜晶体管”。再者，由于多晶硅本身的电子迁移率高，所以通常在进行薄膜晶体管数组的工艺时，可以一并于显示区外围的周边电路区制作周边电路。

而金属诱导结晶工艺的结晶方式是以侧向生长(lateral growth)为主，其是于非晶硅层形成前或形成后，形成一金属层，用以促进非晶硅层的结晶，并于金属层形成后进行低温退火工艺，以形成多晶硅。而金属诱导结晶工艺中使用的金属层不但可促进非晶硅结晶，更重要的是为了要形成金属硅化物。而主要方式是控制其横向成长方向与源极-沟道-漏极延伸方向之间的关系，若两方向垂直则适用于像素区，若两方向平行则适用于周边电路(peripheral circuit)区。但是，金属诱导结晶工艺的缺点在于所长成的多晶硅层缺陷(defect)太多，需要再加一道高温后工艺，如快速热工艺(rapid thermal process)或激光退火工艺，所以目前多以准分子激光退火工艺为主。

但是，以公知的主动矩阵液晶显示器为例，其周边电路中的低温多晶硅薄膜晶体管需具有较高的电子迁移率和开启状态的电流(on-state current)；显示区(pixel area)则须具备低漏电流的要求；而目前以准分子激光退火工艺所形成的多晶硅无法同时符合此二要求。

发明内容

因此，本发明的目的是提供一种低温多晶硅薄膜晶体管及其多晶硅层的制造方法，以同时于周边电路区形成大晶粒多晶硅层以及于显示区形成小晶粒多晶硅层。

根据上述与其它目的，本发明提出一种多晶硅层的制造方法，包括先于一面板上形成一非晶硅层，面板包括一显示区与一周边电路区。然后，于周边电路区的部分非晶硅层上形成一金属层，再进行一结晶工艺，以使周边电路区的非晶硅层成为一多晶硅层。随后，进行一准分子激光退火工艺，以使周边电路区的多晶硅层成为较大晶粒的多晶硅层以及使显示区的非晶硅层成为一多晶硅层，其中周边电路区的多晶硅层的晶粒大于显示区的多晶硅层的晶粒。

本发明另外提出一种低温多晶硅薄膜晶体管的制造方法，适于形成在一面板上，其中该面板包括一显示区与一周边电路区，其步骤包括于面板上先形成一非晶硅层。然后，利用一金属诱导结晶工艺，以使周边电路区的非晶硅层成为一多晶硅层，再将掩膜层去除。之后，进行一准分子激光退火工艺，以使周边电路区的多晶硅层成为具有较大晶粒的多晶硅层以及使显示区的非晶硅层成为多晶硅层。接着，图案化大晶粒多晶硅层，以形成数个岛状多晶硅层，再于每一岛状多晶硅层中分别形成一沟道区及位于沟道区两侧的源极/漏极掺杂区，再于沟道区上形成一栅极。

由于本发明将选择性金属诱导结晶工艺与后准分子激光退火工艺(post ELA)应用于周边电路区的多晶硅制作，且将后准分子激光退火工艺应用于显示区的多晶硅制作，所以可同时于周边电路区形成大晶粒多晶硅层以及于显示区形成小晶粒多晶硅层，进而得到特性佳的显示面板。

附图说明

图1A至图1D是依照本发明的一较佳实施例的低温多晶硅薄膜晶体管的多晶硅层的制造流程剖面图；以及

图2A至图2H是于图1D的周边电路区中制作本发明的一较佳实施例的低温多晶硅薄膜晶体管的制造流程剖面图。

10：周边电路区

12：显示区

100：面板

102：缓冲层

104：非晶硅层

104a、104b：多晶硅层

106：掩膜层

108、230、236：开口

110：金属层

120：结晶工艺

200a、200b：岛状多晶硅层

202、208、216、222：掺杂工艺

204a、204b：沟道区

206、214、220：图案化光刻胶层

210、224：源极/漏极掺杂区

212：栅极绝缘层

218：浅掺杂漏极区域

226a、226b：栅极

228：层间介电层

232：源极/漏极接触金属

234：保护层

238：像素电极

具体实施方式

本发明可应用于低温多晶硅(low temperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)，请先参考图1A至图1D，其依照本发明的一较佳实施例的低温多晶硅薄膜晶体管的多晶硅层的制造流程剖面图。

请参照图1A，于一面板100上先选择性地形成一缓冲层(bufferlayer)102，其中缓冲层102例如是一氮化硅层以及一氧化硅层所组成的堆栈层，其作用在于增进面板100与后续形成的多晶硅层的附着性以及当面板100中有钠等金属离子时，用以防止面板100中的金属离子污染多晶硅层。然后，于缓冲层102上形成一非晶硅(amorphoussilicon，又称a-Si)层104，且面板100包括一周边电路区(peripheralcircuit region)10与一显示区(display region)12。然后利用金属诱导结晶工艺(metal-induced crystallization，简称MIC)，以使周边电路区10的非晶硅层104成为一多晶硅(poly silicon，又称poly-Si)层，其详细步骤譬如是先在非晶硅层104上形成一掩膜层(mask layer)106，其具有一开口108，以暴露出周边电路区10的部分非晶硅层104。接着，于开口108中所暴露出的非晶硅层104上形成一金属层110，其中金属层110例如是镍层。

随后，请参照图1B，进行一结晶工艺120，以使周边电路区10的非晶硅层104成为一多晶硅层104a，其中结晶工艺120譬如是固相结晶工艺(solid phase crystallization)。而周边电路区10的非晶硅层104会从接近金属层110的部分开始结晶成为多晶质的膜层。

接着，请参照图1C，等到周边电路区10的非晶硅层104完全成为多晶硅层104a后，再去除掩膜层106。由于显示区12的非晶硅层104在进行前述金属诱导结晶工艺时没有任何金属作为诱导物，且有掩膜层106遮蔽着，所以显示区12的非晶硅层104仍旧维持非晶质的结构(amorphous structure)。

之后，请参照图1D，进行一准分子激光退火工艺(excimer laserannealing，简称ELA)，以使周边电路区10的多晶硅层104a成为较大晶粒与缺陷较少的多晶硅层104b以及使显示区12的非晶硅层104成为多晶硅层104a，其中多晶硅层104b的晶粒较多晶硅层104a的晶粒大。而以下的图2A至图2H是绘示于图1D的周边电路区10中制作低温多晶硅薄膜晶体管的后续工艺。

图2A至图2H是于图1D的周边电路区中制作本发明的一较佳实施例的低温多晶硅薄膜晶体管的制造流程剖面图。请参照图2A，图案化大晶粒多晶硅层104a(请见图1D)，以形成数个岛状多晶硅层200a、200b，其中岛状多晶硅层200a譬如是预定形成P型薄膜晶体管的一部份，而岛状多晶硅层200b譬如是预定形成N型薄膜晶体管的一部份，且于之后描述同时形成P型与N型薄膜晶体管的工艺。但是，本发明并非局限于同时制作P型与N型薄膜晶体管的制造流程，而仅是以本实施例当作说明本发明特征的一个例子。

之后，请参照图2B，进行一沟道掺杂工艺(channel doping)202，以于各岛状多晶硅层200a、200b中形成掺杂区。

然后，请参照图2C，于面板100上形成一图案化光刻胶层206，以覆盖岛状多晶硅层200a以及部分岛状多晶硅层200b，并暴露出岛状多晶硅层200b两侧上表面。之后，进行一n⁺掺杂工艺208，以于岛状多晶硅层200b两侧形成N型薄膜晶体管的源极/漏极掺杂区210。

接着，请参照图2D，去除图案化光刻胶层206，再于岛状多晶硅层200a、200b及缓冲层102上覆盖一栅极绝缘层212。然后，于栅极绝缘层212上形成另一图案化光刻胶层214，以覆盖岛状多晶硅层200a以及部分岛状多晶硅层200b，并暴露出岛状多晶硅层200b中邻近源极/漏极掺杂区210的部位。随后，进行一n^-掺杂工艺216，以形成N型薄膜晶体管的浅掺杂漏极区域218，同时定义出位于浅掺杂漏极区域218之间的沟道区204b。

然后，请参照图2E，去除图案化光刻胶层214，再于栅极绝缘层212上形成另一图案化光刻胶层220，以覆盖岛状多晶硅层200b以及部分岛状多晶硅层200a，并暴露出岛状多晶硅层200b两侧上表面的部位。随后，进行一p⁺掺杂工艺222，以形成P型薄膜晶体管的源极/漏极掺杂区224，同时定义出位于源极/漏极掺杂区224之间的沟道区204a。

之后，请参照图2F，去除图案化光刻胶层220，再于沟道区204a与204b上形成栅极226a与226b。然后，于面板100上形成一层间介电层(inter-layer dielectric，简称ILD)228，以覆盖岛状多晶硅层200a、200b与栅极226a、226b。

接着，请参照图2G，于层间介电层228与栅极绝缘层212中形成数个开口230，以暴露出源极/漏极掺杂区210与224，再形成数个源极/漏极接触金属232，源极/漏极接触金属232是通过开口230而与源极/漏极掺杂区210与224电性连接。

之后，请参照图2H，于面板100上形成一保护层234，再于保护层234中形成另一开口236，以暴露出部分源极/漏极接触金属232，其中保护层234例如氮化硅层。最后，形成一像素电极238，像素电极238通过开口236而与部分源极/漏极接触金属232电性相连，其中像素电极238譬如铟锡氧化物(ITO)。由于本实施例的岛状多晶硅层200a与200b是大晶粒的多晶硅层，所以可符合周边电路区的低温多晶硅薄膜晶体管需具有较高的电子迁移率(electron mobility)和较高开启状态的电流(on-state current)的要求。

本发明的特点在于将选择性金属诱导结晶工艺与后准分子激光退火工艺(post ELA)应用于周边电路区的多晶硅制作，并且将后准分子激光退火工艺应用于显示区的多晶硅制作，因此本发明可同时于周边电路区形成大晶粒的多晶硅层以及于显示区形成小晶粒的多晶硅层，进而得到特性佳的显示面板。

Claims (27)

1.一种多晶硅层的制造方法，其特征是，该方法包括：

于一面板上形成一非晶硅层，其中该面板包括一显示区与一周边电路区；

于该周边电路区的部分该非晶硅层上形成一金属层；

进行一结晶工艺，以使该周边电路区的该非晶硅层成为一第一多晶硅层；以及

进行一准分子激光退火工艺，以使该周边电路区的该第一多晶硅层成为一第二多晶硅层以及使该显示区的该非晶硅层成为一第三多晶硅层，其中该第二多晶硅层的晶粒大于该第一多晶硅层以及该第三多晶硅层的晶粒。

2.如权利要求1所述的方法，其特征是，于该周边电路区的部分该非晶硅层上形成该金属层的步骤，包括：

于该非晶硅层上形成一掩膜层，该掩膜层具有一开口，以暴露出该周边电路区的部分该非晶硅层；以及

于该开口中所暴露出的该非晶硅层上形成该金属层。

3.如权利要求2所述的方法，其特征是，进行该结晶工艺之后，更包括去除该掩膜层。

4.如权利要求2所述的方法，其特征是，该掩膜层包括氧化硅层。

5.如权利要求1所述的方法，其特征是，该金属层包括镍层。

6.如权利要求1所述的方法，其特征是，该结晶工艺包括固相结晶工艺。

7.如权利要求1所述的方法，其特征是，于该面板上形成该非晶硅层之前，更包括于该面板上形成一缓冲层，其中该缓冲层包括一氮化硅层以及一氧化硅层所组成的堆栈层。

8.一种低温多晶硅薄膜晶体管的制造方法，其特征是，该方法包括：

于一面板上形成一非晶硅层，其中该面板包括一显示区与一周边电路区；

利用一金属诱导结晶工艺，以使该周边电路区的该非晶硅层成为一第一多晶硅层；

进行一准分子激光退火工艺，以使该周边电路区的该第一多晶硅层成为一第二多晶硅层以及使该显示区的该非晶硅层成为一第三多晶硅层，其中该第二多晶硅层的晶粒大于该第一多晶硅层以及该第三多晶硅层的晶粒；

图案化该第二多晶硅层，以形成多个岛状多晶硅层；

于每一该些岛状多晶硅层中分别形成一沟道区与一位于该沟道区两侧的源极/漏极掺杂区；以及

于该沟道区上形成一栅极。

9.如权利要求8所述的方法，其特征是，利用该金属诱导结晶工艺的步骤，包括：

于该非晶硅层上形成一掩膜层，该掩膜层具有一开口，以暴露出该周边电路区的部分该非晶硅层；

于该开口中所暴露出的该非晶硅层上形成一金属层；以及

进行一结晶工艺。

10.如权利要求9所述的方法，其特征是，进行该结晶工艺之后，更包括去除该掩膜层。

11.如权利要求9所述的方法，其特征是，该结晶工艺包括固相结晶工艺。

12.如权利要求9所述的方法，其特征是，该掩膜层包括氧化硅层。

13.如权利要求8所述的方法，其特征是，该金属层包括镍层。

14.如权利要求8所述的方法，其特征是，于该面板上形成该非晶硅层之前，更包括于该面板上形成一缓冲层，其中该缓冲层包括一氮化硅层以及一氧化硅层所组成的堆栈层。

15.如权利要求8所述的方法，其特征是，图案化该第二多晶硅层之后，更包括进行一掺杂工艺。

16.如权利要求11所述的方法，其特征是，进行该掺杂工艺之后与于每一该些岛状多晶硅层中分别形成该沟道区与该位于该沟道区两侧的源极/漏极掺杂区之前，更包括于该些岛状多晶硅层以及该缓冲层上覆盖一栅极绝缘层。

17.如权利要求16所述的方法，其特征是，于每一该些岛状多晶硅层中分别形成该沟道区与该位于该沟道区两侧的源极/漏极掺杂区的步骤，包括：

于该栅极绝缘层上形成一第一图案化光刻胶层，以暴露出每一该些岛状多晶硅层两侧上表面的部位；以及

进行一p⁺掺杂工艺。

18.如权利要求17所述的方法，其特征是，进行该p⁺掺杂工艺之后，更包括去除该第一图案化光刻胶层。

19.如权利要求8所述的方法，其特征是，于每一该些岛状多晶硅层中分别形成该沟道区与该位于该沟道区两侧的源极/漏极掺杂区的步骤，包括：

于该面板上形成一第二图案化光刻胶层，以覆盖部分每一该些岛状多晶硅层，并暴露出每一该些岛状多晶硅层两侧上表面；以及

进行一n⁺掺杂工艺。

20.如权利要求19所述的方法，其特征是，进行该n⁺掺杂工艺之后，更包括去除该第二图案化光刻胶层。

21.如权利要求20所述的方法，其特征是，于每一该些岛状多晶硅层中分别形成该沟道区与该位于该沟道区两侧的源极/漏极掺杂区之后，更包括于该些岛状多晶硅层以及该缓冲层上覆盖一栅极绝缘层。

22.如权利要求21所述的方法，其特征是，于该些岛状多晶硅层上覆盖该栅极绝缘层之后，更包括：

于该栅极绝缘层上形成一第三图案化光刻胶层，以暴露出每一该些岛状多晶硅层中邻近该些源极/漏极掺杂区的部位；以及

进行一n^-掺杂工艺。

23.如权利要求22所述的方法，其特征是，进行该n^-掺杂工艺之后，更包括去除该第三图案化光刻胶层。

24.如权利要求8所述的方法，其特征是，更包括：

于该面板上形成一层间介电层；

于该层间介电层与该栅极绝缘层中形成多个第一开口，以暴露出该些源极/漏极掺杂区；以及

形成多个源极/漏极接触金属，该些源极/漏极接触金属是通过该些第一开口而与该些源极/漏极掺杂区电性相连。

25.如权利要求24所述的方法，其特征是，更包括：

于该面板上形成一保护层；以及

于该保护层中形成一第二开口，以暴露出部分该些源极/漏极接触金属；以及

形成一像素电极，该像素电极是通过该第二开口而与部分该些源极/漏极接触金属电性相连。

26.如权利要求25所述的方法，其特征是，该像素电极包括铟锡氧化物。

27.如权利要求25所述的方法，其特征是，该保护层包括氮化硅层。

Images