CN1300825C - 制造多晶硅层的方法 - Google Patents
制造多晶硅层的方法 Download PDFInfo
- Publication number
- CN1300825C CN1300825C CNB2004100589281A CN200410058928A CN1300825C CN 1300825 C CN1300825 C CN 1300825C CN B2004100589281 A CNB2004100589281 A CN B2004100589281A CN 200410058928 A CN200410058928 A CN 200410058928A CN 1300825 C CN1300825 C CN 1300825C
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- layer
- molten state
- polysilicon
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 375
- 238000000034 method Methods 0.000 claims abstract description 48
- 229920005591 polysilicon Polymers 0.000 claims description 117
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 11
- 230000004927 fusion Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 abstract 9
- 230000008018 melting Effects 0.000 abstract 9
- 239000013078 crystal Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种制造多晶硅层的方法，包括：首先，提供一基板，并形成一绝缘层于基板上。接着，形成一非晶硅层于绝缘层上，非晶硅层具有一非晶硅厚区及一非晶硅薄区。然后，将非晶硅层完全熔融为一第一熔融态非晶硅区及一第二熔融态非晶硅区。第一熔融态非晶硅区的底部中央对应于非晶硅厚区的底部中央，第二熔融态非晶硅区的底部中央对应于非晶硅薄区的底部中央，第一熔融态非晶硅区的温度低于第二熔融态非晶硅区的温度。接着，由第一熔融态非晶硅区往第二熔融态非晶硅区结晶，以形成多晶硅层。
Description
技术领域
本发明有关一种制造多晶硅层的方法，且特别是有关一种将非晶硅厚区及非晶硅薄区全熔融后而侧向结晶成多晶硅层的方法。
背景技术
在科技发展日新月异的现今时代中，显示面板已被广泛地被运用在笔记本计算机、个人数字助理及移动电话等可携式电子装置上。其中，显示面板可以分为非多晶硅(amorphous silicon，α-Si)薄膜晶体管(thin film transistor，TFT)显示面板及低温多晶硅(low temperature polysilicon，LTPS)TFT显示面板。LTPS TFT显示面板与α-Si TFT显示面板最大差异在于，LTPS TFT显示面板是以激光回火(Laser Annealing)法将α-Si层转变成多晶硅层，大幅地提升薄膜晶体管的电子迁移率(electron mobility)。因此，面板驱动电路及集成电路(integrated circuit，IC)即可被整合到LTPS TFT显示面板上，不需要额外的电路板设计，有助于增加面板及电路设计的灵活度。所以，LTPS TFT显示面板将成为极具潜力的显示面板。
请参照图1A至图1D，图中显示台湾专利公告第452892号所揭示的制造多晶硅层的方法的流程剖面图。首先，如图1A所示，提供一基板11，并形成一绝缘层40于基板11上。然后，如图1B所示，形成一非晶硅层13于绝缘层40上。非晶硅层13具有至少一非晶硅厚区13a及一非晶硅薄区13b，非晶硅厚区13a的厚度大于非晶硅薄区13b的厚度。接着，以一准分子激光(excimer laser)50将非晶硅层13的非晶硅薄区13b完全熔融，但只将非晶硅厚区13a半熔融，形成一熔融态非晶硅层60于剩余的非晶硅厚区13a上，如图1C所示。熔融态非晶硅层60具有至少一第一熔融态非晶硅区60a及一第二熔融态非晶硅区60b，第一熔融态非晶硅区60a的中央D1的温度T4是低于第二熔融态非晶硅区60b的中央D2的温度T5，使得熔融态非晶硅层60具有一温度梯度。然后，以剩余的非晶硅厚区13a为晶种(seed)，进行再结晶的步骤。根据图1C的温度梯度的反方向，如图1C的箭头所示，由第一熔融态非晶硅区60a往第二熔融态非晶硅区60b结晶，以形成一多晶硅层14，如图1D所示。
由于非晶硅厚区13a只被半熔融，使得熔融态非晶硅层60将以剩余的非晶硅厚区13a为晶种而侧向结晶(lateral growth)，导致多晶硅层14中的对应于非晶硅厚区13a处的多晶硅晶粒尺寸(grain size)较小。因此，只有多晶硅层14中的对应于非晶硅薄区13b处可以作为组件的信道层，如低温多晶硅(lowtemperature polysilicon，LTPS)薄膜晶体管(thin film transistor，TFT)的多晶硅通道层，且LTPS TFT的源极及漏极的设置位置对应于非晶硅层13的厚区13a。然而，作为组件的信道层的多晶硅层14中的对应于非晶硅薄区13b处包含一晶界(grain boundary)及剩余的非晶硅厚区13a，大大地降低组件的信道层的电子迁移率，影响LTPS TFT的电性品质甚巨。
发明内容
有鉴于此，本发明的目的是提供一种制造多晶硅层的方法，可以避免多晶硅层中的对应于非晶硅厚区处产生晶粒尺寸较小的多晶硅，使得多晶硅层中的对应于非晶硅厚区处可以作为LTPS TFT的通道层，大大地提升LTPS TFT的信道层的电子迁移率，且维持LTPS TFT的良好电性品质。
根据本发明一方面的一种制造多晶硅层的方法，包括：首先，提供一基板。接着，形成一绝缘层于基板上。然后，形成一非晶硅层于绝缘层上，非晶硅层具有一非晶硅厚区及一非晶硅薄区，非晶硅厚区的厚度大于非晶硅薄区的厚度。接着，将非晶硅层完全熔融为一熔融态非晶硅层，熔融态非晶硅层具有一第一熔融态非晶硅区及一第二熔融态非晶硅区。第一熔融态非晶硅区的底部中央对应于非晶硅厚区的底部中央，第二熔融态非晶硅区的底部中央对应于非晶硅薄区的底部中央，第一熔融态非晶硅区的底部中央的温度低于第二熔融态非晶硅区及第一熔融态非晶硅区的顶部的温度。然后，由第一熔融态非晶硅区的底部中央往第二熔融态非晶硅区及第一熔融态非晶硅区的顶部结晶，以形成多晶硅层。
根据本发明又一方面的一种用以熔融非晶硅层的方法，其中非晶硅层具有一非晶硅厚区及一非晶硅薄区，非晶硅厚区的厚度大于非晶硅薄区的厚度，该方法包括：首先，以一准分子激光照射并扫描非晶硅层，准分子激光的扫描方向和非晶硅厚区及非晶硅薄区的延伸方向呈一夹角。接着，将非晶硅层完全熔融为一熔融态非晶硅层。
根据本发明再一方面的一种制造多晶硅层的方法，包括：首先，提供一基板。接着，形成一绝缘层于基板上。然后，形成一非晶硅层于绝缘层上，非晶硅层具有一非晶硅厚区及一非晶硅薄区，非晶硅厚区的厚度大于非晶硅薄区的厚度。接着，以一准分子激光照射并扫描非晶硅层，准分子激光的扫描方向和非晶硅厚区及非晶硅薄区的延伸方向呈一夹角。然后，将非晶硅层被完全熔融为一熔融态非晶硅层，熔融态非晶硅层具有一第一熔融态非晶硅区及一第二熔融态非晶硅区。第一熔融态非晶硅区的底部中央对应于非晶硅厚区的底部中央，第二熔融态非晶硅区的底部中央对应于非晶硅薄区的底部中央，第一熔融态非晶硅区的底部中央的温度低于第二熔融态非晶硅区及第一熔融态非晶硅区的顶部的温度。接着，由第一熔融态非晶硅区的底部中央往第二熔融态非晶硅区及第一熔融态非晶硅区的顶部结晶，以形成一多晶硅层。
本发明的效果：
本发明所揭示的制造多晶硅层的方法，其将非晶硅厚区及非晶硅薄区全熔融的设计，可以避免多晶硅层中的对应于非晶硅厚区处产生晶粒尺寸较小的多晶硅，使得多晶硅层中的对应于非晶硅厚区处可以作为LTPS TFT的通道层，大大地提升LTPS TFT的信道层的电子迁移率，且维持LTPS TFT的良好电性品质。
为让本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例并配合附图进行详细说明。
附图说明
图1A至图1D是台湾专利公告第452892号所揭示的制造多晶硅层的方法的流程剖面图。
图2A～2D是依照本发明的较佳实施例的制造多晶硅层的方法的流程剖面图。其中，图2A～2D及图8A至图8G是依照本发明的较佳实施例的用以制造低温多晶硅薄膜晶体管的方法的流程剖面图。
图3A～3B是本发明的一种形成非晶硅层的方法的流程剖面图。
图4A～4C是本发明的另一种形成非晶硅层的方法的流程剖面图。
图5是图2B的以准分子激光熔融非晶硅层时的状态的俯视示意图。
图6是非晶硅层于全熔融后所结晶成的多晶硅层的表面SEM和非晶硅层的剖面结构的对照图。
图7是非晶硅层于非晶硅薄区全熔融且非晶硅厚区半熔融后所结晶成的多晶硅层的表面SEM和非晶硅层的剖面结构的对照图。
图9是LTPS的多晶硅通道层、N+奥姆接触层及N-奥姆接触层和非晶硅层的俯视对照图。
具体实施方式
请参照图2A～2D，其是依照本发明的较佳实施例的制造多晶硅层的方法的流程剖面图。首先，在图2A中，提供一基板111，并形成一绝缘层140于基板111上。在本实施例中，基板111例如是玻璃基板(glass substrate)或塑料基板，绝缘层140例如是一二氧化硅(silicon dioxide，SiO2)层、一氮化硅层或一氮化物层。然后，如图2B所示，形成一非晶硅(amorphous silicon，α-Si)层113于绝缘层140上。非晶硅层113具有至少一非晶硅厚区113a及一非晶硅薄区113b，非晶硅厚区113a及非晶硅薄区113b分别具有一第一厚度H1及一第二厚度H2。第一厚度H1大于第二厚度H2，第一厚度H1及第二厚度H2相差一第三厚度H3。
在本实施例中，非晶硅厚区113a及非晶硅薄区113b为长条状结构，非晶硅厚区113a的宽度为W，非晶硅薄区113b的宽度为L。此外，非晶硅厚区113a的宽度W约为1～5微米(μm)，非晶硅薄区113b的宽度L约为1～5微米(μm)。另外，非晶硅厚区113a的第一厚度H1约为500～1000埃()，非晶硅薄区113b的第二厚度H2约为150～500埃()。较佳地，非晶硅厚区113a的第一厚度H1为650埃()，非晶硅薄区113b的第二厚度H2为250埃()。
请参考图2B，以一准分子激光(excimer laser)150将非晶硅层113完全熔融为一熔融态非晶硅层160，如图2C所示。图2C中，熔融态非晶硅层160具有至少一第一熔融态非晶硅区160a及一第二熔融态非晶硅区160b，第一熔融态非晶硅区160a的底部中央B1是对应于图2B的非晶硅厚区113a的底部中央C1，第二熔融态非晶硅区160b的底部中央B2是对应于图2B的非晶硅薄区113b的底部中央C2。第一熔融态非晶硅区160a的底部中央B1的温度T1是低于第二熔融态非晶硅区160b的底部中央B2的温度T2，使得熔融态非晶硅层160具有一温度梯度。此外，第二熔融态非晶硅区160b的温度普遍地高于第一熔融态非晶硅区160a的底部中央B1的温度T1，第一熔融态非晶硅区160a的底部中央B1的温度T1是低于第一熔融态非晶硅区160的顶部B3的温度T3。熔融态非晶硅层160具有第四厚度H4，第四厚度约为200～900埃()。
在准分子激光150将非晶硅层113完全熔融为一熔融态非晶硅层160的过程中，首先，当图2B的准分子激光150照射非晶硅层113的表面时，非晶硅厚区113a的底部温度会低于非晶硅厚区113a的表面温度与非晶硅薄区113b的表面温度，因此产生温度梯度。接着，当准分子激光150的能量达到能将非晶硅薄区113b全熔融的能量时，非晶硅薄区113b及部分的非晶硅厚区113a被熔融，邻近于绝缘层140的表面的另一部分的非晶硅厚区113a未被熔融。然后，当准分子激光150的能量达到能将非晶硅厚区113a全熔融的能量时，此另一部分的非晶硅厚区113a可以被全熔融，即非晶硅层113被全熔融为熔融态非晶硅层160，且全熔融的非晶硅薄区113b将吸收更多的热量。非晶硅厚区113a于全熔融后，将会覆盖全熔融的非晶硅薄区113b，以形成厚度相同的第一熔融态非晶硅区160a及第二熔融态非晶硅区160b。第二熔融态非晶硅区160b的底部中央B2将比第一熔融态非晶硅区160a的底部中央B1吸收更多的热量，导致第二熔融态非晶硅区160b的底部中央B2的温度T2高于第一熔融态非晶硅区160a的底部中央B1的温度T1。
待非晶硅层113被全熔融为熔融态非晶硅层160后，进行再结晶步骤。根据图2C的温度梯度的反方向，如图2C的箭头所示，由第一熔融态非晶硅区160a的底部中央B1往第二熔融态非晶硅区160b及第一熔融态非晶硅区160a的顶部B3结晶，以形成一多晶硅层114，如图2D所示。此外，多晶硅层114同样具有第四厚度H4，第四厚度约为200～900埃()。
另外，在多晶硅层114中的对应于第二熔融态非晶硅区160b的中央处，即对应于非晶硅薄区113b的中央处，会产生一晶界(grain boundary)。因此，多晶硅层114中的对应于第一熔融态非晶硅区160a，即对应于非晶硅厚区113a处，可以作为组件的信道层，如低温多晶硅(low temperaturepolysilicon，LTPS)薄膜晶体管(thin film transistor，TFT)的多晶硅通道层。
然而熟悉本技术的人员亦可以明了本实施例的技术并不局限于此，例如，形成非晶硅层113的方式有好几种，在此以二种形成非晶硅层113的方式举例说明如下。在第一种形成非晶硅层113的方式中，首先，如图3A所示，以等离子体辅助化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)形成一具有第一厚度H1的第一非晶硅层151于绝缘层140上，并于高于400℃的高温炉中去除第一非晶硅层151的氢气含量。接着，如图3B所示，以平印工艺在第一非晶硅层151上限定出预形成非晶硅厚区及非晶硅薄区的图案，并以蚀刻方式去除部分的第一非晶硅层151，以形成具有非晶硅厚区113a及非晶硅薄区113b的非晶硅层113。
此外，在第二种形成非晶硅层113的方式中，首先，如图4A所示，以PECVD形成一具有一第三厚度H3的第一非晶硅层161于绝缘层140上，并于高于400℃的高温炉中去除第一非晶硅层161的氢气含量。接着，如图4B所示，以平印工艺在第一非晶硅层161上限定出预备形成非晶硅厚区及非晶硅薄区的图案，并以蚀刻方式去除部分的第一非晶硅层161，以暴露部分的绝缘层140。然后，如图4C所示，以PECVD形成一具有第二厚度H2的第二非晶硅层162于部分的第一非晶硅层161及部分的绝缘层140上，并于高于400℃的高温炉中去除第二非晶硅层162的氢气含量。此时，第二非晶硅层162及部分的第一非晶硅层161形成具有非晶硅厚区113a及非晶硅薄区113b的非晶硅层113，第二厚度H2及第三厚度H3的总和为第一厚度H1。
请参照图5，其是图2B的以准分子激光熔融非晶硅层时的状态的俯视示意图。请同时参考图2B，在图5中，非晶硅厚区113a及非晶硅薄区113b为长条状结构，非晶硅厚区113a及非晶硅薄区113b的延伸方向为Y，准分子激光150的扫描方向为X。首先，以准分子激光150照射并扫描非晶硅层113，准分子激光150的扫描方向X和非晶硅厚区113a及非晶硅薄区113b的延伸方向Y呈一夹角θ，夹角θ较佳地约为45度。接着，将非晶硅层113完全熔融为一熔融态非晶硅层160，又如图2C所示。由于熔融态非晶硅层160具有一温度梯度，熔融态非晶硅层160是由低温的第一熔融态非晶硅区160a沿着箭头方向往高温的第二熔融态非晶硅区160b结晶成多晶硅层114，又如图2D所示。本发明的准分子激光150的扫描方向X和非晶硅厚区113a及非晶硅薄区113b的延伸方向Y呈一夹角θ的设计，可以让被准分子激光150全熔融的熔融态非晶硅层160所侧向结晶而成的多晶硅层114具有较大晶粒大小(grain size)的多晶硅。
请参照图6～7，图6是非晶硅层于全熔融后所结晶成的多晶硅层的表面SEM及非晶硅层的剖面结构的对照图，图7是非晶硅层于非晶硅薄区全熔融且非晶硅厚区半熔融后所结晶成的多晶硅层的表面SEM及非晶硅层的剖面结构的对照图。在图6～7中，多晶硅层114中的对应于非晶硅薄区113b的中央处会产生一晶界601，且多晶硅层714中的对应于非晶硅薄区113b的中央处会产生一晶界701。由于本实施例将图6的非晶硅层113全熔融，且依照传统的作法，只将图7的非晶硅层113的非晶硅厚区113a半熔融，故多晶硅层714的结构与传统的多晶硅层14的结构相同。此外，图6的多晶硅层114的对应于非晶硅厚区113a处的多晶硅晶粒602的晶粒尺寸大于图7的多晶硅层714的对应于非晶硅厚区113a处的多晶硅晶粒702的晶粒尺寸。
在形成多晶硅层的方法中，本发明与传统方法不同的处在于，传统方法是将图7的非晶硅厚区113a半溶融，非晶硅厚区113a与非晶硅薄区113b的宽度将会受限在较小范围，所形成的多晶硅层714的晶粒尺寸会较小。在多晶硅层714中的对应于非晶硅厚区113a处会形成较小的多晶硅晶粒702，只有多晶硅层714中的对应于非晶硅薄区113b处可以作为组件的信道层703，如低温多晶硅(low temperature polysilicon，LTPS)薄膜晶体管(thin filmtransistor，TFT)的多晶硅通道层，且组件的信道层703的中间会有一晶界701及剩余的非晶硅厚区113a，大大地降低组件的信道层703的电子迁移率，影响LTPS TFT的电性品质甚巨，这是传统方法形成多晶硅层时必定会遇到的缺点。
在本发明中，在图6的多晶硅层114中的对应于非晶硅厚区113a处不会如传统的方法形成小的多晶硅晶粒702，可以比传统的方法形成更大的多晶硅晶粒602，多晶硅层114中的对应于非晶硅厚区113a处可以作为组件的信道层603。组件的信道层603没有任何晶界，且LTPS TFT的源极及漏极的设置位置对应于非晶硅层113的薄区113b，大大地提升组件的信道层603的电子迁移率，且维持LTPS TFT的良好电性品质。
本实施例于形成多晶硅层114的步骤后还包括数个步骤，以制造低温多晶硅薄膜晶体管，此些步骤将附图说明如下。首先，如图8A所示，待多晶硅层114被形成后，去除部分的多晶硅层114，以形成至少一多晶硅岛层114a于绝缘层140上。然后，如图8B所示，掺杂多晶硅岛层114a的两端，以形成一重掺杂N型(N+)奥姆接触层(ohmic contact layer)115于剩余的多晶硅岛层114b的两侧上。再形成一栅极绝缘层116于绝缘层140之上，以覆盖N+奥姆接触层115及剩余的多晶硅岛层114b。接着，如图8C所示，掺杂剩余的多晶硅岛层114b的两端，以形成一轻掺杂N型(N-)奥姆接触层117于多晶硅通道层114c及N+奥姆接触层115之间，再形成一栅极(gate)118于多晶硅通道层114c的正上方的栅极绝缘层116上。其中，N-奥姆接触层117即所谓的轻掺杂漏极(light doping drain，LDD)，且多晶硅通道层114c的位置对应于非晶硅层113的非晶硅厚区113a的位置。
然后，如图8D所示，形成一介电层119于栅极绝缘层116之上，以覆盖栅极118。其中，介电层119与门极绝缘层116具有一第一接触孔(contact hole)120a及一第二接触孔120b，第一接触孔120a及第二接触孔120b位于栅极118的两侧外，用以暴露部分的N+奥姆接触层115。接着，如图8E所示，形成一源极(source)121a及一漏极(drain)121b于栅极118的两侧外的部分的介电层119上，源极121a及漏极121b分别借助第一接触孔120a及第二接触孔120b与N+奥姆接触层115电性连接。其中，源极121a及漏极121b的位置对应于非晶硅层113的与非晶硅厚区113a相邻的二非晶硅薄区113b的位置。
然后，如图8F所示，形成一护层(passivation layer)122于介电层119之上，以覆盖源极121a及漏极121b，护层122具有一第三接触孔123，用以暴露部分的源极121a或漏极121b，第三接触孔123例如暴露部分的源极121a。接着，如图8G所示，形成一铟锡氧化物(indium tin oxide，ITO)电极123于护层122上，而ITO电极123借助第三接触孔123与源极121a或漏极121b电性连接，ITO电极123例如是跟源极121a电性连接，低温多晶硅薄膜晶体管110在此终告被完成。由上述可知，图2A～2D及图8A至图8G是依照本发明的较佳实施例的用以制造低温多晶硅薄膜晶体管的方法的流程剖面图。
如图9所示，多晶硅通道层114c的位置是对应于非晶硅层113的非晶硅厚区113a的位置，N+奥姆接触层115及N-奥姆接触层117的位置对应于非晶硅层113的与非晶硅厚区113a相邻的二非晶硅薄区113b的位置。此外，与N+奥姆接触层115电性连接的源极121a及漏极121b的位置的位置亦对应于二非晶硅薄区113b的位置。
由于多晶硅层114的晶粒尺寸较大且晶粒分布较均匀，故本发明的低温多晶硅薄膜晶体管110的电子迁移率(electron mobility)将比传统的以多晶硅层14为信道层的低温多晶硅薄膜晶体管的电子迁移率高。所以，本发明可以大幅度地提升低温多晶硅薄膜晶体管的电子迁移率。
综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉本技术的人员，在不脱离本发明的精神和范围内，当可作出各种的等效的更动与替换，因此本发明的保护范围当视后附的权利要求范围所界定的为准。
Claims (19)
1.一种用以制造多晶硅层的方法，包括：
提供一基板；
形成一绝缘层于该基板上；
形成一非晶硅层于该绝缘层上，该非晶硅层具有至少一非晶硅厚区及至少一非晶硅薄区，该非晶硅厚区及该非晶硅薄区分别具有一第一厚度及一第二厚度，该第一厚度大于该第二厚度；
将该非晶硅层完全熔融为一熔融态非晶硅层，该熔融态非晶硅层具有一第一熔融态非晶硅区及一第二熔融态非晶硅区，该第一熔融态非晶硅区的底部中央对应于该非晶硅厚区的底部中央，该第二熔融态非晶硅区的底部中央对应于该非晶硅薄区的底部中央，该第一熔融态非晶硅区的底部中央的温度低于该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部的温度；以及
由该第一熔融态非晶硅区的底部中央往该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部结晶，以形成该多晶硅层。
2.如权利要求1所述的方法，其特征在于形成该非晶硅层于该绝缘层上的步骤中还包括：
形成一具有该第一厚度的第一非晶硅层于该绝缘层上；以及
去除部分的该第一非晶硅层，以形成具有该非晶硅厚区及该非晶硅薄区的该非晶硅层。
3.如权利要求1所述的方法，其特征在于形成该非晶硅层于该绝缘层上的步骤中还包括：
形成一具有一第三厚度的第一非晶硅层于该绝缘层上；
去除部分的该第一非晶硅层，以暴露部分的该绝缘层；以及
形成一具有该第二厚度的第二非晶硅层于部分的该第一非晶硅层及部分的该绝缘层上，使得该第二非晶硅层及部分的该第一非晶硅层形成具有该非晶硅厚区及该非晶硅薄区的该非晶硅层，该第二厚度及该第三厚度的总和为该第一厚度。
4.如权利要求1所述的方法，其特征在于该基板为玻璃基板。
5.如权利要求1所述的方法，其特征在于该绝缘层为二氧化硅层。
6.如权利要求1所述的方法，其特征在于形成该多晶硅层的步骤后还包括以下步骤：
去除部分的该多晶硅层，以形成一多晶硅岛层；
掺杂该多晶硅岛层的两端，以形成一重掺杂N+奥姆接触层于剩余的该多晶硅岛层的两侧上；
形成一栅极绝缘层于该N+奥姆接触层及剩余的该多晶硅岛层上；
掺杂剩余的该多晶硅岛层的两端，以形成一轻掺杂N-奥姆接触层于一多晶硅通道层及该N+奥姆接触层之间，该多晶硅通道层的位置是对应于该非晶硅层的该非晶硅厚区的位置；
形成一栅极于该多晶硅通道层上的该栅极绝缘层上；
形成一介电层于该栅极绝缘层之上，以覆盖该栅极及该栅极绝缘层，该介电层及该栅极绝缘层具有一第一接触孔及一第二接触孔，该第一接触孔及该第二接触孔是位于该栅极的两侧外，用以暴露部分的该N+奥姆接触层；
形成一源极及一漏极于部分的该介电层上，该源极及该漏极是分别借助该第一接触孔及该第二接触孔与该N+奥姆接触层电性连接，该源极及该漏极的位置对应于该非晶硅层的与该非晶硅厚区相邻的二该非晶硅薄区的位置；
形成一护层于该介电层之上，以覆盖该源极及该漏极，该护层是具有一第三接触孔，用以暴露部分的该源极或该漏极；以及
形成一ITO电极于该护层上，该ITO电极是借助该第三接触孔与该源极或该漏极电性连接。
7.一种用以熔融非晶硅层的方法，该非晶硅层具有一非晶硅厚区及一非晶硅薄区，该非晶硅厚区的厚度大于该非晶硅薄区的厚度，该方法包括：
以一准分子激光照射并扫描该非晶硅层，该准分子激光的扫描方向和该非晶硅厚区及该非晶硅薄区的延伸方向呈一夹角；以及
将该非晶硅层完全熔融为一熔融态非晶硅层。
8.如权利要求7所述的方法，其特征在于该夹角为45度。
9.如权利要求7所述的方法，其特征在于以该准分子激光照射并扫描该非晶硅层的步骤前还包括以下步骤：
提供一基板；
形成一绝缘层于该基板上；以及
形成该非晶硅层于该绝缘层上。
10.如权利要求9所述的方法，其特征在于该熔融态非晶硅层具有一第一熔融态非晶硅区及一第二熔融态非晶硅区，该第一熔融态非晶硅区的底部中央对应于该非晶硅厚区的底部中央，该第二熔融态非晶硅区的底部中央对应于该非晶硅薄区的底部中央，该第一熔融态非晶硅区的底部中央的温度低于该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部的温度。
11.如权利要求10所述的方法，其特征在于将该非晶硅层完全熔融为该熔融态非晶硅层的步骤后还包括以下步骤：
由该第一熔融态非晶硅区的底部中央往该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部结晶，以形成一多晶硅层。
12.如权利要求11所述的方法，其特征在于形成该多晶硅层的步骤后还包括以下步骤：
去除部分的该多晶硅层，以形成一多晶硅岛层；
掺杂该多晶硅岛层的两端，以形成一N+奥姆接触层于剩余的该多晶硅岛层的两侧上；
形成一栅极绝缘层于该N+奥姆接触层及剩余的该多晶硅岛层上；
掺杂剩余的该多晶硅岛层的两端，以形成一N-奥姆接触层于一多晶硅通道层及该N+奥姆接触层之间，该多晶硅通道层的位置对应于该非晶硅层的该非晶硅厚区的位置；
形成一栅极于该多晶硅通道层上的该栅极绝缘层上；
形成一介电层于该栅极绝缘层之上，以覆盖该栅极及该栅极绝缘层，该介电层及该栅极绝缘层是具有一第一接触孔及一第二接触孔，该第一接触孔及该第二接触孔是位于该栅极的两侧外，用以暴露部分的该N+奥姆接触层；
形成一源极及一漏极于部分的该介电层上，该源极及该漏极分别借助该第一接触孔及该第二接触孔与该N+奥姆接触层电性连接，该源极及该漏极的位置对应于该非晶硅层的与该非晶硅厚区相邻的二该非晶硅薄区的位置；
形成一护层于该介电层之上，以覆盖该源极及该漏极，该护层具有一第三接触孔，用以暴露部分的该源极或该漏极；以及
形成一ITO电极于该护层上，该ITO电极是借助该第三接触孔与该源极或该漏极电性连接。
13.一种用以制造多晶硅层的方法，包括：
提供一基板；
形成一绝缘层于该基板上；
形成一非晶硅层于该绝缘层上，该非晶硅层具有一非晶硅厚区及一非晶硅薄区，该非晶硅厚区及该非晶硅薄区分别具有一第一厚度及一第二厚度，该第一厚度是大于该第二厚度；
以一准分子激光照射并扫描该非晶硅层，该准分子激光的扫描方向和该非晶硅厚区及该非晶硅薄区的延伸方向呈一夹角；
将该非晶硅层被完全熔融为一熔融态非晶硅层，该熔融态非晶硅层具有一第一熔融态非晶硅区及一第二熔融态非晶硅区，该第一熔融态非晶硅区的底部中央对应于该非晶硅厚区的底部中央，该第二熔融态非晶硅区的底部中央对应于该非晶硅薄区的底部中央，该第一熔融态非晶硅区的底部中央的温度低于该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部的温度；以及
由该第一熔融态非晶硅区的底部中央往该第二熔融态非晶硅区及该第一熔融态非晶硅区的顶部结晶，以形成一多晶硅层。
14.如权利要求13所述的方法，其特征在于形成该非晶硅层于该绝缘层上的步骤中还包括：
形成一具有该第一厚度的第一非晶硅层于该绝缘层上；以及
去除部分的该第一非晶硅层，以形成具有该非晶硅厚区及该非晶硅薄区的该非晶硅层。
15.如权利要求13所述的方法，其特征在于形成该非晶硅层于该绝缘层上的步骤中还包括：
形成一具有一第三厚度的第一非晶硅层于该绝缘层上；
去除部分的该第一非晶硅层，以暴露部分的该绝缘层；以及
形成一具有该第二厚度的第二非晶硅层于部分的该第一非晶硅层及部分的该绝缘层上，使得该第二非晶硅层及部分的该第一非晶硅层形成具有该非晶硅厚区及该非晶硅薄区的该非晶硅层，该第二厚度及该第三厚度的总和为该第一厚度。
16.如权利要求13所述的方法，其特征在于该基板为玻璃基板。
17.如权利要求13所述的方法，其特征在于该绝缘层为二氧化硅层。
18.如权利要求13所述的方法，其特征在于该夹角为45度。
19.如权利要求13所述的方法，其特征在于形成该多晶硅层的步骤后还包括以下步骤：
去除部分的该多晶硅层，以形成一多晶硅岛层；
掺杂该多晶硅岛层的两端，以形成一N+奥姆接触层于剩余的该多晶硅岛层的两侧上；
形成一栅极绝缘层于该N+奥姆接触层及剩余的该多晶硅岛层上；
掺杂剩余的该多晶硅岛层的两端，以形成一N-奥姆接触层于一多晶硅通道层及该N+奥姆接触层之间，该多晶硅通道层的位置对应于该非晶硅层的该非晶硅厚区的位置；
形成一栅极于该多晶硅通道层上的该栅极绝缘层上；
形成一介电层于该栅极绝缘层之上，以覆盖该栅极及该栅极绝缘层，该介电层及该栅极绝缘层具有一第一接触孔及一第二接触孔，该第一接触孔及该第二接触孔是位于该栅极的两侧外，用以暴露部分的该N+奥姆接触层；
形成一源极及一漏极于部分的该介电层上，该源极及该漏极是分别借助该第一接触孔及该第二接触孔与该N+奥姆接触层电性连接，该源极及该漏极的位置对应于该非晶硅层的与该非晶硅厚区相邻的二该非晶硅薄区的位置；
形成一护层于该介电层之上，以覆盖该源极及该漏极，该护层具有一第三接触孔，用以暴露部分的该源极或该漏极；以及
形成一ITO电极于该护层上，该ITO电极借助该第三接触孔与该源极或该漏极电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100589281A CN1300825C (zh) | 2004-07-21 | 2004-07-21 | 制造多晶硅层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100589281A CN1300825C (zh) | 2004-07-21 | 2004-07-21 | 制造多晶硅层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1588621A CN1588621A (zh) | 2005-03-02 |
| CN1300825C true CN1300825C (zh) | 2007-02-14 |
Family
ID=34603381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100589281A Expired - Fee Related CN1300825C (zh) | 2004-07-21 | 2004-07-21 | 制造多晶硅层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1300825C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103745916B (zh) * | 2013-12-30 | 2017-07-28 | 深圳市华星光电技术有限公司 | 定义多晶硅生长方向的方法 |
| CN106024708A (zh) * | 2016-08-12 | 2016-10-12 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制备方法 |
| CN107910263A (zh) * | 2017-10-12 | 2018-04-13 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN107946173B (zh) * | 2017-10-12 | 2019-12-27 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN107919268B (zh) | 2017-10-12 | 2020-10-09 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN109860109A (zh) * | 2019-02-28 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332493A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | レーザアニール方法および薄膜トランジスタの製造方法 |
| US6479837B1 (en) * | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| CN1457103A (zh) * | 2002-05-08 | 2003-11-19 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| CN1501449A (zh) * | 2002-11-12 | 2004-06-02 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
-
2004
- 2004-07-21 CN CNB2004100589281A patent/CN1300825C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479837B1 (en) * | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| JP2001332493A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | レーザアニール方法および薄膜トランジスタの製造方法 |
| CN1457103A (zh) * | 2002-05-08 | 2003-11-19 | Nec液晶技术株式会社 | 薄膜晶体管及其制造方法 |
| CN1501449A (zh) * | 2002-11-12 | 2004-06-02 | 友达光电股份有限公司 | 多晶硅层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1588621A (zh) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105552027B (zh) | 阵列基板的制作方法及阵列基板 | |
| KR101568121B1 (ko) | 액정 표시 장치 및 전자기기 | |
| KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| JP5230909B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
| TW200423408A (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| KR20090012120A (ko) | 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기 | |
| KR100423162B1 (ko) | 도전막 부착기판의 제조방법 | |
| JP5563787B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 | |
| CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| CN1265430C (zh) | 低温多晶硅薄膜晶体管及其多晶硅层的制造方法 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| US7084020B2 (en) | Manufacturing method of a thin-film semiconductor device | |
| CN1300825C (zh) | 制造多晶硅层的方法 | |
| CN100397660C (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| CN105514123B (zh) | Ltps阵列基板的制作方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7081400B2 (en) | Method for manufacturing polysilicon layer and method for manufacturing thin film transistor thereby | |
| CN1763975A (zh) | 薄膜晶体管及其制造方法 | |
| CN100390946C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR20020032196A (ko) | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| US7271410B2 (en) | Active matrix circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070214 |