CN107910263A - 低温多晶硅薄膜及晶体管的制造方法 - Google Patents

低温多晶硅薄膜及晶体管的制造方法 Download PDF

Info

Publication number
CN107910263A
CN107910263A CN201710945740.6A CN201710945740A CN107910263A CN 107910263 A CN107910263 A CN 107910263A CN 201710945740 A CN201710945740 A CN 201710945740A CN 107910263 A CN107910263 A CN 107910263A
Authority
CN
China
Prior art keywords
cushion
layer
manufacture method
silicon layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710945740.6A
Other languages
English (en)
Inventor
单剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201710945740.6A priority Critical patent/CN107910263A/zh
Priority to PCT/CN2017/110124 priority patent/WO2019071694A1/zh
Priority to US16/754,548 priority patent/US20200350165A1/en
Publication of CN107910263A publication Critical patent/CN107910263A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

低温多晶硅薄膜及晶体管的制造方法。本申请提出一种低温多晶硅薄膜的制造方法，包括：在一衬底上形成一缓冲层，所述缓冲层的表面具有多个孔隙；在所述缓冲层上形成一硅层；对所述硅层进行退火以形成一多晶硅层，并使所述多晶硅层的部分硅材料填入至所述孔隙。

Description

低温多晶硅薄膜及晶体管的制造方法
技术领域
本申请关于一种硅薄膜及晶体管的制造方法，特别关于一种低温多晶硅薄膜及晶体管的制造方法。
背景技术
平面显示装置已经广泛的被运用在各种领域，液晶显示装置因具有体型轻薄、低功率消耗及无辐射等优越特性，已经渐渐地取代传统阴极射线管显示装置，而应用至许多种类的电子产品中，例如行动电话、可携式多媒体装置、笔记型计算机、液晶电视及液晶屏幕等等。
液晶显示装置包括显示面板等组件，有源矩阵型液晶显示面板是目前一般的显示面板，其包括有源矩阵衬底、对向衬底、以及夹设在这二衬底间的液晶层。有源矩阵衬底上具有多个行导线、列导线以及像素，像素中有像素驱动组件，像素驱动组件和行导线及列导线连接。一般的像素驱动组件是薄膜晶体管，行导线及列导线通常是金属导线。
有源矩阵衬底的薄膜晶体管可分为传统的非晶硅薄膜晶体管以及导电能力较佳的低温多晶硅薄膜晶体管。低温多晶硅制程常采用准分子雷射退火技术，亦即利用准分子雷射作为热源，雷射光照设非晶硅薄膜使非晶硅再结晶，转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，所以一般玻璃衬底皆可适用。但利用雷射退火容易造成多晶硅层表面有突起物，突起物的尺寸影响晶体管的电流特性，这会造成面板上晶体管的操作特性不一，因而导致显示质量下降。
发明内容
有鉴于先前技术的不足，发明人经研发后得本申请。本申请的目的为提供一种低温多晶硅薄膜及其晶体管的制造方法，可改善低温多晶硅薄膜表面的突起问题。
本申请提出一种低温多晶硅薄膜的制造方法，包括：在一衬底上形成一缓冲层，所述缓冲层的表面具有多个孔隙；在所述缓冲层上形成一硅层；对所述硅层进行退火以形成一多晶硅层，并使所述多晶硅层的部分硅材料填入至所述孔隙。
在一实施例中，其中在所述衬底上形成所述缓冲层的步骤包括：在所述衬底上形成一第一子缓冲层；在所述第一子缓冲层上形成一第二子缓冲层，所述第二子缓冲层的细致度低于所述第一子缓冲层。
在一实施例中，其中所述第一子缓冲层是一扩散障壁层。
在一实施例中，制造方法更包括：在所述缓冲层上形成所述硅层前，粗糙化所述缓冲层，以在所述缓冲层的表面上形成所述孔隙。
在一实施例中，制造方法更包括：粗糙化所述硅层的表面，以形成不平整表面作为再结晶成长空间；其中所述多晶硅层的部分硅材料形成至再结晶成长空间。
在一实施例中，其中粗糙化所述硅层的表面的步骤是蚀刻所述硅层的表面。
在一实施例中，制造方法更包括：在对所述硅层进行退火以形成所述多晶硅层前，提供一光罩；从所述光罩移转一图案至所述硅层，所述图案留有再结晶成长空间。
在一实施例中，其中在所述硅层上转移的所述图案的一部分作为信道区，所述再结晶成长空间位在所述部分的侧边。
在一实施例中，其中所述退火是雷射退火。
在一实施例中，制造方法更包括：在对所述硅层进行退火以形成所述多晶硅层前，在所述硅层上形成一补捉层。
本申请提出一种低温多晶硅薄膜晶体管的制造方法，包括：如前述低温多晶硅薄膜的制造方法的步骤；在所述多晶硅层上形成一闸极绝缘层；以及在所述闸极绝缘层上形成一闸极；形成一源电极及一漏电极，所述源电极及所述漏电极电性连接所述多晶硅层。
综上所述，本申请的低温多晶硅薄膜及晶体管的制造方法，由于提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。因此，可改善低温多晶硅薄膜表面的突起问题。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1A至图1C为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图1D为本申请的低温多晶硅薄膜晶体管的制造方法的一实施例的示意图。
图2A至图2C为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图3A至图3D为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
图4A至图4E为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
以下将参照相关图式，说明依本申请较佳实施例的内嵌式触控显示装置，其中相同的组件将以相同的参照符号加以说明。
图1A至图1C为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图1A所示，低温多晶硅薄膜的制造方法首先提供一衬底11，衬底11例如是玻璃衬底。之后，在衬底11上形成缓冲层12。缓冲层12的表面具有多个孔隙，孔隙可作为后续硅层再结晶的空间。
另外，在缓冲层12上形成硅层前，制造方法可更包括：粗糙化缓冲层12，以在缓冲层12的表面上形成孔隙。粗糙化后的表面是不平整表面。
如图1B所示，在缓冲层12上形成一硅层13，此时大部分的硅层13是形成在缓冲层12的表面上，缓冲层12的孔隙仍有空间未被硅层13的材料填入。硅层13可使用常规的方式沉积在缓冲层12，硅层13的材料是非晶硅。
如图1C所示，形成非晶硅的硅层13之后，对硅层13进行退火以形成一多晶硅层14，并使多晶硅层14的部分硅材料140填入至孔隙120。
退火例如是雷射退火，退火制程温度在摄氏600度以下，利用此种制程方式所得之多晶硅薄膜可称为低温多晶硅(low temperature poly-silicon，简称为LTPS)。相较于早期的多晶硅薄膜的制程温度高达摄氏1000度，低温多晶硅的制程温度较低，因而衬底材质较不受限制，例如衬底11可使用玻璃衬底。
多晶硅层14的制造是藉由雷射结晶化(laser crystalization)或准分子雷射退火(excimer laser annealing，简称ELA)等退火制程将原本的非晶硅层转变成多晶硅层。在退火过程中，硅层13中的非晶硅会熔融后再结晶并重新排列而成为多晶硅，因而形成多晶硅层14，且在多晶硅层14的表面会形成有数个突起物，突起物可能形成在多晶硅层14的上表面或下表面。
由于非晶硅再结晶时，部分的非晶硅会先作为再结晶的晶种，之后长晶成为较大的晶体，这些晶体不断地成长并相互结合形成更大的晶体。但是在结合过程中，由于晶体彼此应力相互作用，使得部分晶体被推挤到多晶硅层14之表面上而形成突起物。
由于缓冲层12留有给再结晶突起物的孔隙120，因此，至少多晶硅层14的下表面的突起物140可填入至孔隙120。孔隙120也拘束突起物140的尺寸及形状，避免突起物过大。虽然在多晶硅层14之上表面也会有突起物(图未示)产生，但因为部分的突起以改至多晶硅层14之下表面，使得上表面的突起情况改善。习知制程的多晶硅层的突起物的高宽比约为0.45左右，与习知制程相较，多晶硅层14的突起物的高宽比可下降至0.3以下，甚至可降至0.2以下。虽然多晶硅层14的上下表面都有突起物，但突起物的高宽比都不致过大而影响组件性能。
图1D为本申请的低温多晶硅薄膜晶体管的制造方法的一实施例的示意图。如图1D所示，在如图1C衬底11上形成多晶硅层14之后，进行后续制程以形成薄膜晶体管。低温多晶硅薄膜晶体管的制造方法包括：在多晶硅层14上形成一闸极绝缘层15；以及在闸极绝缘层15上形成一闸极16；形成一源电极18及一漏电极19，源电极及所述漏电极电性连接所述多晶硅层。
举例来说，低温多晶硅薄膜晶体管包括多晶硅层14、闸极绝缘层15、闸极16、介电层17、源电极18以及漏电极19。多晶硅层14先经图案化，图案化后的多晶硅层14包括三区域分别作为源极141、漏极143以及信道区142，信道区142位于源极141与漏极143之间。然后，在图案化后的多晶硅层14以及衬底11上方形成闸绝缘层15，闸极绝缘层15之材质例如是氧化硅或是氮化硅。然后，在闸极绝缘层15以及通道区142上方形成闸极16。接着，形成一层介电层17于闸极16以与门极绝缘层15上，并图案化介电层17与闸极绝缘层15以形成通孔，通孔会露出源极141与漏极143。然后，形成源电极18与漏电极19在介电层17表面以及通孔，源电极18穿过通孔接触源极141，漏电极19穿过通孔接触漏极143，因此，源电极18及漏电极19分别电性连接多晶硅层14的源极141与漏极143。
另外，低温多晶硅薄膜晶体管不限用于液晶显示面板或有机发光二极管面板。
另外，衬底11可由玻璃、石英、或类似的材质来构成。缓冲层12可以由SiNx、SiOx或SiOxNy等材质所构成。
图2A至图2C为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图2A所示，低温多晶硅薄膜的制造方法首先提供一衬底21，衬底21例如是玻璃衬底。之后，在衬底21上形成缓冲层22。缓冲层22可以是多层结构，在本实施例是以二层为例，但层数不限于二层也可设有更多层。
缓冲层22包括一第一子缓冲层221以及一第二子缓冲层222，形成缓冲层22的步骤包括：在衬底21上形成第一子缓冲层221，然后在第一子缓冲层221上形成第二子缓冲层222。
这些子缓冲层可以有不同的细致度，缓冲层22中最上层的子缓冲层可以有较低的细致度，藉以在最上层的子缓冲层的上表面形成孔隙以作为硅层再结晶所需的空间。例如第二子缓冲层222的细致度低于第一子缓冲层221，因此，第二子缓冲层222的上表面具有多个孔隙220，孔隙220可作为后续硅层再结晶的空间。
另外，在缓冲层上形成硅层前，制造方法可以粗糙化第二子缓冲层222，以在所述缓冲层的表面上形成孔隙220。粗糙化后的表面是不平整表面。
粗糙化可包括蚀刻，蚀刻可以是干蚀刻或湿蚀刻，干蚀刻的制程参数包括频率、气压、离子密度、蚀刻时间等等，湿蚀刻的制程参数包括溶液浓度、蚀刻时间、反应温度、溶液的搅拌等等。藉由调整前述蚀刻参数，可以使蚀刻后表面有不同的粗糙度。
粗糙化的过程可以不需进行光罩图案转移，在缓冲层上不需设置光阻，也不需要光罩及曝光。
第一子缓冲层是一扩散障壁层，由于退火过程中，衬底21中的杂质会扩散至其他层，扩散障壁层可挡下至少部分的杂质，避免过多的杂质扩散到硅层。第一子缓冲层相较于第二子缓冲层有较高的细致度，藉以有较佳的扩散障壁效果。
另外，在形成第二子缓冲层222前，制造方法可以粗糙化第一子缓冲层221，以有较佳的扩散障壁效果。粗糙化后的表面是不平整表面。
如图2B所示，在缓冲层22的第二子缓冲层222上形成一硅层23，此时大部分的硅层23是形成在第二子缓冲层222的上表面上，缓冲层12的孔隙仍有空间未被硅层23的材料填入。硅层23可使用常规的方式沉积在第二子缓冲层222上，硅层23的材料是非晶硅。
如图2C所示，形成非晶硅的硅层23之后，对硅层23进行退火以形成一多晶硅层24，并使多晶硅层24的部分硅材料240填入至第二子缓冲层222的孔隙220。由于多晶硅层24的形成方式及结构与前述多晶硅层14类似，故此不再坠述。
形成多晶硅层24后，也可如图1D再进行后续制程以形成薄膜晶体管。由于晶体管的制造方法可参考图1D的相关说明，故此不再坠述。
另外，衬底21可由玻璃、石英、或类似的材质来构成。缓冲层22的子层可以由SiNx、SiOx或SiOxNy等材质所构成。
另外，在图1A及图2A中，低温多晶硅薄膜的制造方法可更包括：粗糙化硅层13、23的表面，以形成不平整表面作为再结晶成长空间。多晶硅层14、24的部分硅材料形成至再结晶成长空间。粗糙化硅层13、23的表面例如是蚀刻硅层13、23的表面。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层14、24表面的突起物尺寸明显变小。
粗糙化可包括蚀刻，蚀刻可以是干蚀刻或湿蚀刻，干蚀刻的制程参数包括频率、气压、离子密度、蚀刻时间等等，湿蚀刻的制程参数包括溶液浓度、蚀刻时间、反应温度、溶液的搅拌等等。藉由调整前述蚀刻参数，可以使蚀刻后表面有不同的粗糙度。
粗糙化的过程可以不需进行光罩图案转移，在硅层上不需设置光阻，也不需要光罩及曝光。
另外，在图1B及图2B中，低温多晶硅薄膜的制造方法可制造方法更包括：在对所述硅层进行退火以形成所述多晶硅层前，提供一光罩；从所述光罩移转一图案至所述硅层，所述图案留有再结晶成长空间。所述再结晶成长空间位在所述图案的侧边。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层14、24表面的突起物尺寸明显变小。
硅层上的图案经光罩图案转移制程，举例来说，未图案化的硅层上先沉积一整层光阻，然后光阻经光罩曝光，光罩图案会先转移到光阻上。然后，利用蚀刻制程来蚀刻未被光阻保护的硅层，因而光罩图案便转移到硅层。
另外，在所述硅层上转移的所述图案的一部分作为信道区，再结晶成长空间是留在所述部分的侧边。
另外，为了留有更多的再结晶成长空间，在光罩图案转移制程中，也可藉由蚀刻对侧边表面进行粗糙化处理，以形成更多不平整表面作为再结晶成长空间。
另外，在图1B及图2B中，低温多晶硅薄膜的制造方法可更包括：在对硅层13、23进行退火以形成多晶硅层14、24前，在硅层13、23上形成一补捉层，由于退火时衬底11、21的杂质会扩散，设置补捉层可用来捕捉这些杂质，避免杂质累积在多晶硅层14、24。补捉层的材料例如是SiNx、SiOx或SiOxNy等材质。举例来说，补捉层可藉由调整制程参数来达成，例如低密度的SiOx膜层可藉由调整反应物SiH4与N2O的比例，或是反应物TEOS与O2或O3的比例而形成。通常SiH4所占的比例愈大时，SiOx膜层的多孔性质愈加增；如果气所占的比例愈小，SiOx膜层的密度愈小。
综上所述，低温多晶硅薄膜及晶体管的制造方法中，由于提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。
此外，由于多晶硅层表面之突起物的高宽比都小于0.3，所以可以使组件的组件特性较为一致。采用这样的低温多晶硅薄膜晶体管作为显示面板的开关或驱动器时，可以使显示面板之色彩均匀度较佳。
图3A至图3D为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图3A所示，制造方法提供一衬底31，衬底31例如是玻璃衬底。之后，在衬底31上形成缓冲层32。
如图3B所示，制造方法包括粗糙化硅层33的表面，以形成不平整表面作为再结晶成长空间。粗糙化硅层33的表面例如是蚀刻硅层33的表面。硅层33可使用常规的方式沉积在缓冲层32，硅层33的材料是非晶硅。
如图3C所示，制造方法对硅层33进行退火以形成一多晶硅层34，并使多晶硅层34的部分硅材料形成至再结晶成长空间。
退火例如是雷射退火，退火及非晶硅再结晶的相关说明可参考图1C的相关内容，故此不再坠述。
由于硅层33本身留有给再结晶突起物的再结晶成长空间，因此，至少多晶硅层34的上表面的突起物可填入至再结晶成长空间。习知制程的多晶硅层的突起物的高宽比约为0.45左右，与习知制程相较，多晶硅层34的突起物的高宽比可下降至0.3以下，甚至可降至0.2以下，减轻突起物对组件性能的影响。
形成多晶硅层34后，也可如图1D再进行后续制程以形成薄膜晶体管。由于晶体管的制造方法可参考图1D的相关说明，故此不再坠述。
另外，缓冲层32也可采用前述图1A及图2A的实施方式。
举例来说，缓冲层32可采用前述图1A的实施方式，缓冲层32的表面具有多个孔隙，孔隙可作为后续硅层再结晶的空间，经退火的多晶硅层的部分硅材料填入至孔隙。例如在缓冲层32上形成硅层33前，制造方法可更包括：粗糙化缓冲层32，以在缓冲层32的表面上形成孔隙。由于相关实施方式可参考前述图1A的相关说明，故此不再坠述。
缓冲层32也可采用前述图2A的实施方式。形成缓冲层32的步骤包括：在衬底31上形成一第一子缓冲层；在第一子缓冲层上形成一第二子缓冲层，第二子缓冲层的细致度低于所述第一子缓冲层。第一子缓冲层可以是一扩散障壁层。由于相关实施方式可参考前述图2A的相关说明，故此不再坠述。
另外，在图3B中，低温多晶硅薄膜的制造方法可制造方法更包括：在对所述硅层进行退火以形成所述多晶硅层前，提供一光罩；从所述光罩移转一图案至所述硅层，所述图案留有再结晶成长空间。所述再结晶成长空间位在所述图案的侧边。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层34表面的突起物尺寸明显变小。
另外，在图3B中，低温多晶硅薄膜的制造方法可更包括：在对硅层33进行退火以形成多晶硅层34前，在硅层33上形成一补捉层，由于退火时衬底31的杂质会扩散，设置补捉层可用来捕捉这些杂质，避免杂质累积在多晶硅层34。
综上所述，低温多晶硅薄膜及晶体管的制造方法中，由于提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。
图4A至图4E为本申请的低温多晶硅薄膜的制造方法的一实施例的示意图。如图4A所示，制造方法提供一衬底41，衬底41例如是玻璃衬底。之后，在衬底41上形成缓冲层42。
图4B是低温多晶硅薄膜的侧视示意图，图4C是图4B的俯视示意图。如图4B所示，制造方法包括在缓冲层42上形成一硅层43，硅层43可使用常规的方式沉积在缓冲层42，硅层43的材料是非晶硅。如图4C所示，制造方法包括提供一光罩；从所述光罩移转一图案至硅层43，图案留有再结晶成长空间，再结晶成长空间位在图案的侧边。
另外，硅层43的表面可粗糙化，以形成不平整表面作为再结晶成长空间。粗糙化硅层43的表面例如是蚀刻硅层43的表面。藉此，硅层43的上表面和侧表面都有留有再结晶成长空间。
图4D是低温多晶硅薄膜的侧视示意图，图4D是图4C的俯视示意图。如图4D所示，制造方法对硅层43进行退火以形成一多晶硅层44，并使多晶硅层44的部分硅材料形成至再结晶成长空间。藉此，由于提供有更多的再结晶成长空间，可舒缓再结晶过程中晶体间的挤压，进而使多晶硅层44表面的突起物尺寸明显变小。
退火例如是雷射退火，退火及非晶硅再结晶的相关说明可参考图1C或图2C的相关内容，故此不再坠述。
由于硅层43本身留有给再结晶突起物的再结晶成长空间，因此，如图4E所示，至少多晶硅层44的上表面的突起物可填入至再结晶成长空间。习知制程的多晶硅层的突起物的高宽比约为0.45左右，与习知制程相较，多晶硅层44的突起物的高宽比可下降至0.3以下，甚至可降至0.2以下，减轻突起物对组件性能的影响。
形成多晶硅层44后，也可如图1D再进行后续制程以形成薄膜晶体管。由于晶体管的制造方法可参考图1D的相关说明，故此不再坠述。
另外，缓冲层42也可采用前述图1A及图2A的实施方式。
举例来说，缓冲层42可采用前述图1A的实施方式，缓冲层42的表面具有多个孔隙，孔隙可作为后续硅层再结晶的空间，经退火的多晶硅层的部分硅材料填入至孔隙。例如在缓冲层42上形成硅层43前，制造方法可更包括：粗糙化缓冲层42，以在缓冲层42的表面上形成孔隙。由于相关实施方式可参考前述图1A的相关说明，故此不再坠述。
缓冲层42也可采用前述图2A的实施方式。形成缓冲层42的步骤包括：在衬底41上形成一第一子缓冲层；在第一子缓冲层上形成一第二子缓冲层，第二子缓冲层的细致度低于所述第一子缓冲层。第一子缓冲层可以是一扩散障壁层。由于相关实施方式可参考前述图2A的相关说明，故此不再坠述。
综上所述，低温多晶硅薄膜及晶体管的制造方法中，由于提供有非晶硅再结晶成长空间，可舒缓非晶硅再结晶过程中晶体间的挤压，进而使多晶硅层表面的突起物尺寸明显变小。在较佳的情况下，突起物的高宽比都小于0.3，甚至小于0.2。
此外，由于多晶硅层表面之突起物的高宽比都小于0.3，所以可以使组件的组件特性较为一致。采用这样的低温多晶硅薄膜晶体管作为显示面板的开关或驱动器时，可以使显示面板之色彩均匀度较佳。
以上内容是结合具体的优选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种低温多晶硅薄膜的制造方法，包括：
在一衬底上形成一缓冲层，所述缓冲层的表面具有多个孔隙；
在所述缓冲层上形成一硅层；
对所述硅层进行退火以形成一多晶硅层，并使所述多晶硅层的部分硅材料填入至所述孔隙。
2.如权利要求1所述的制造方法，其中在所述衬底上形成所述缓冲层的步骤包括：
在所述衬底上形成一第一子缓冲层；
在所述第一子缓冲层上形成一第二子缓冲层，所述第二子缓冲层的细致度低于所述第一子缓冲层。
3.如权利要求2所述的制造方法，其中所述第一子缓冲层是一扩散障壁层。
4.如权利要求1所述的制造方法，更包括：
在所述缓冲层上形成所述硅层前，粗糙化所述缓冲层，以在所述缓冲层的表面上形成所述孔隙。
5.如权利要求1所述的制造方法，更包括：
粗糙化所述硅层的表面，以形成不平整表面作为再结晶成长空间；
其中所述多晶硅层的部分硅材料形成至再结晶成长空间。
6.如权利要求5所述的制造方法，其中粗糙化所述硅层的表面的步骤是蚀刻所述硅层的表面。
7.如权利要求1所述的制造方法，更包括：
在对所述硅层进行退火以形成所述多晶硅层前，提供一光罩；
从所述光罩移转一图案至所述硅层，所述图案留有再结晶成长空间。
8.如权利要求7所述的制造方法，其中在所述硅层上转移的所述图案的一部分作为信道区，所述再结晶成长空间位在所述部分的侧边。
9.如权利要求1所述的制造方法，其中所述退火是雷射退火。
10.一种低温多晶硅薄膜晶体管的制造方法，包括：
如权利要求1至9其中任一项所述制造方法的步骤；
在所述多晶硅层上形成一闸极绝缘层；以及
在所述闸极绝缘层上形成一闸极；
形成一源电极及一漏电极，所述源电极及所述漏电极电性连接所述多晶硅层。
CN201710945740.6A 2017-10-12 2017-10-12 低温多晶硅薄膜及晶体管的制造方法 Pending CN107910263A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710945740.6A CN107910263A (zh) 2017-10-12 2017-10-12 低温多晶硅薄膜及晶体管的制造方法
PCT/CN2017/110124 WO2019071694A1 (zh) 2017-10-12 2017-11-09 低温多晶硅薄膜及晶体管的制造方法
US16/754,548 US20200350165A1 (en) 2017-10-12 2017-11-09 Methods of manufacturing low-temperature polysilicon thin film and transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710945740.6A CN107910263A (zh) 2017-10-12 2017-10-12 低温多晶硅薄膜及晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN107910263A true CN107910263A (zh) 2018-04-13

Family

ID=61840415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710945740.6A Pending CN107910263A (zh) 2017-10-12 2017-10-12 低温多晶硅薄膜及晶体管的制造方法

Country Status (3)

Country Link
US (1) US20200350165A1 (zh)
CN (1) CN107910263A (zh)
WO (1) WO2019071694A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019071693A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
US11342178B2 (en) 2017-10-12 2022-05-24 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060069A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501449A (zh) * 2002-11-12 2004-06-02 友达光电股份有限公司 多晶硅层的制作方法
CN1588621A (zh) * 2004-07-21 2005-03-02 友达光电股份有限公司 制造多晶硅层的方法
JP2008004812A (ja) * 2006-06-23 2008-01-10 Sumitomo Heavy Ind Ltd 半導体薄膜の製造方法
CN103219228A (zh) * 2013-03-11 2013-07-24 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
CN103887244A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891107B (zh) * 2012-10-19 2015-03-25 京东方科技集团股份有限公司 低温多晶硅基板及其制作方法
CN107919268B (zh) * 2017-10-12 2020-10-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107946173B (zh) * 2017-10-12 2019-12-27 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501449A (zh) * 2002-11-12 2004-06-02 友达光电股份有限公司 多晶硅层的制作方法
CN1588621A (zh) * 2004-07-21 2005-03-02 友达光电股份有限公司 制造多晶硅层的方法
JP2008004812A (ja) * 2006-06-23 2008-01-10 Sumitomo Heavy Ind Ltd 半導体薄膜の製造方法
CN103219228A (zh) * 2013-03-11 2013-07-24 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
CN103887244A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019071693A1 (zh) * 2017-10-12 2019-04-18 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
US11342178B2 (en) 2017-10-12 2022-05-24 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
US11374113B2 (en) 2017-10-12 2022-06-28 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板

Also Published As

Publication number Publication date
WO2019071694A1 (zh) 2019-04-18
US20200350165A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
EP3113217B1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
CN107910263A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107946173A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107919268A (zh) 低温多晶硅薄膜及晶体管的制造方法
WO2019000493A1 (zh) 薄膜晶体管阵列基板及其制备方法、oled显示装置
WO2016206239A1 (zh) 低温多晶硅薄膜晶体管及其制备方法
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
US20060284179A1 (en) Silicon thin film transistor and method of manufacturing the same
CN107887275B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107833835B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107919270A (zh) 低温多晶硅薄膜及晶体管的制造方法
WO2017075993A1 (en) Thin film transistor and method thereof, array substrate, and display apparatus
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
WO2016165223A1 (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN104867833A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN111403287B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN203367290U (zh) 薄膜晶体管阵列基板及液晶显示器
CN107342298B (zh) 显示装置、阵列基板及其制造方法
CN101728436A (zh) 薄膜晶体管元件及其制作方法
CN110838467A (zh) 低温多晶硅基板的制作方法及低温多晶硅基板
CN100388423C (zh) 多晶硅薄膜的制造方法以及由此获得的薄膜晶体管
KR101085126B1 (ko) 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180413