CN1501437A - 用于多晶化的掩模和用其制造薄膜晶体管的方法 - Google Patents
用于多晶化的掩模和用其制造薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN1501437A CN1501437A CNA031649831A CN03164983A CN1501437A CN 1501437 A CN1501437 A CN 1501437A CN A031649831 A CNA031649831 A CN A031649831A CN 03164983 A CN03164983 A CN 03164983A CN 1501437 A CN1501437 A CN 1501437A
- Authority
- CN
- China
- Prior art keywords
- mask
- slit
- district
- row
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 36
- 238000002834 transmittance Methods 0.000 claims description 20
- 239000012528 membrane Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims description 4
- 238000007711 solidification Methods 0.000 abstract description 2
- 230000008023 solidification Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 27
- 239000013078 crystal Substances 0.000 description 24
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- 239000007791 liquid phase Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000012809 cooling fluid Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 SiOC Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 210000004276 hyalin Anatomy 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种用于多晶化的掩模和用其制造薄膜晶体管的方法。在根据本发明的薄膜晶体管的制造方法中，首先在绝缘衬底上形成非晶硅薄膜并在其上形成平整层。其后，通过使用激光照射的固化工艺晶化非晶硅薄膜以形成多晶硅薄膜。接着，构图多晶硅薄膜和平整层以形成半导体层，并且形成覆盖半导体层的栅极绝缘层。接着，在与半导体层相对的栅极绝缘层上形成栅极电极。接着，把杂质注入到半导体层中形成相对于栅极电极彼此相对的源极区和漏极区，并且形成分别电连接到源极区和漏极区的源极电极和漏极电极。
Description
技术领域
本发明涉及一种用于多晶化的掩模和使用多晶化掩模制造薄膜晶体管的方法。
背景技术
通常，液晶显示器(“LCD”)包括两个具有电极的面板和置于其间的液晶层。为了密封液晶层用密封剂结合两个面板，密封剂印制在面板边缘的周围。通过布置于其间的间隔来支撑面板。
LCD通过使用电极向具有介电各向异性的液晶层施加电场并调节电场强度以控制通过面板的光通量来显示所需的图像。在这种情况下，使用薄膜晶体管(TFT)来控制传输到电极的信号。
最广为使用的用于LCD的TFT采用非晶硅作为半导体层。
非晶硅TFT具有大约0.5至1cm2/Vsec的迁移率，这适合于LCD的开关元件。但是，对于显示器件(如LCD或有机EL(电致发光)器件)的驱动电路来说是不够的。
为了克服这个问题，已经开发出使用具有20至150cm2/Vsec的电子迁移率的多晶硅作为半导体层的有机EL或多晶硅TFT LCD。相对高电子迁移率的多晶硅TFT能够实现在显示板埋置它的驱动电路的玻璃技术中的芯片。
近年来，最广为使用的一个在具有低熔点的玻璃衬底上形成多晶硅薄膜的方法是准分子激光退火技术。该技术将来自准分子激光器的具有非晶硅可以吸收的波长的光照射到沉积在衬底上的非晶硅层，以在1400℃熔化非晶硅层，由此使非晶硅结晶为多晶硅。晶粒具有大约3000至5000范围的相对均匀尺寸，并且晶化时间仅为大约30至200纳秒，这样的时间不会损伤玻璃衬底。但是，还存在缺陷：不均匀晶界减小了TFT之间的电特性的均匀性并且难于调整晶粒的微结构。
为了解决这些问题，已经开发出能够调整晶界分布的连续横向固化工艺(sequential lateral solidification)。该工艺基于这样的事实：在暴露于激光束的液相区和不暴露于激光束的固相区之间的边界处的多晶硅晶粒沿着垂直于边界表面的方向生长。提供具有狭缝图案的掩模，并且激光束通过掩模的透光区，从而完全熔化非晶硅，由此产生排列在狭缝图案中的液相区。因此，冷却熔化的非晶硅直至晶化，并且从不暴露于激光束的固相区的边界开始晶体生长，并且掩着与边界表面垂直的方向继续进行。当它们在液相区的中心彼此相遇时晶粒停止生长。沿着晶粒生长的方向上移动掩模的狭缝图案之后重复工艺，并由此连续横向的固化覆盖整个面积。晶粒的尺寸可以与狭缝图案的宽度一样。
连续横向固化之后，在多晶硅层的表面上沿晶界形成大约400至1000的突起。这些在半导体层上待形成的栅极绝缘层的界面上引起应力。发现该工艺中的应力比准分子激光退火中的应力大十倍，并且这导致TFT特性的退化。
此外，在晶化之前需要用于除去包含于非晶硅中的氢的脱氢工艺。因此，使制造方法变复杂。
发明内容
本发明的一个目的在于提供一种用于多晶化的掩模和能够解决传统技术问题的薄膜晶体管的制造方法。
提供一种用于把非晶硅转化为多晶硅的激光照射用多晶化掩模，该掩模包括：多个第一透光区，具有第一透光度；多个第二透光区，具有与第一透光度不同的第二透光度；以及，不透光区，其中第一和第二透光区有具有宽度和长度的狭缝形状。
优选，第一透光区包括半透光膜，并且/或者第二透光区是开口。
优选，包括第一和第二透光区的狭缝沿着长度方向以横向间距排列，并且沿着宽度方向以纵向间距地排列，从而形成以基本等于横向间距一半的第二间距排列的多个狭缝列。
优选，邻近两个狭缝列中的狭缝以纵向间距的一半偏开。
优选，每个狭缝列包括第一透光区和第二透光区之一，并且狭缝列包括彼此相邻并包括第一透光区的第一和第二列以及彼此邻近并包括第二透光区的第三和第四列。
优选，第一和第二以及第三和第四列沿着长度方向交替排列。
提供一种用于把非晶硅转化为多晶硅的激光照射用多晶化掩模，该掩模包括：多个第一区，包括具有第一透光度和第一不透光部分的多个第一狭缝部分；以及，多个第二区，包括具有第二透光度和第二不透光部分的多个第二狭缝部分。
优选，第一区和第二区交替排列，并且第一狭缝部分包括半透光膜而第二狭缝部分包括开口。
优选，第一和第二狭缝部分沿着第一方向以第一间距排列，并且每个第一和第二区中的第一或第二狭缝部分包括沿着第二方向以第一间距的一半偏开的第五和第六狭缝部分。
优选，每个第一和第二区中第一或第二狭缝部分形成两个狭缝列。
提供一种薄膜晶体管的制造方法，该方法包括：在绝缘衬底上形成非晶硅薄膜；通过用包括多个狭缝部分的曝光掩模以激光束照射非晶硅薄膜并晶化非晶硅薄膜以形成多晶硅薄膜，狭缝部分具有至少两个透光度；构图多晶硅薄膜以形成半导体层；在半导体层上形成栅极绝缘层；在与半导体层相对的栅极绝缘层上形成栅极电极；将杂质注入到半导体层中以形成相对于栅极电极彼此相对的源极区和漏极区；以及，形成分别电连接到源极区和漏极区的源极电极和漏极电极。
该方法还包括：形成具有暴露漏极电极的接触孔的钝化层；以及，形成经接触孔连接到漏极电极的像素电极。
优选，狭缝部分包括具有第一透光度的多个第一狭缝部分和具有第二透光度的多个第二狭缝部分，而曝光掩模包括具有第一狭缝部分的多个第一区和具有第二狭缝部分的多个第二区。
优选，第一区和第二区交替排列，并且第一狭缝部分包括半透光膜而第二狭缝部分包括开口。
优选，第一和第二狭缝部分沿着第一方向以第一间距排列，并且每个第一和第二区中的第一或第二狭缝部分包括沿着第二方向以第一间距的一半偏开的第五和第六狭缝部分。
优选，每个第一和第二区中第一或第二狭缝部分形成两个狭缝列。
附图说明
通过参照附图详细说明本发明的优选实施例，其上述和其它优点将更为明显，附图中：
图1是根据本发明实施例的用于多晶化的掩模的平面图；
图2A至2F是说明使用根据本发明实施例的如图1所示的掩模进行连续横向固化的截面图；
图3是根据本发明实施例的多晶硅TFT的截面图；以及
图4A至4F是根据本发明实施例的如图3所示的多晶硅TFT在其制造方法的中间步骤中的截面图。
具体实施方式
以下，将参照附图更完整地描述本发明，附图中示出了本发明的优选实施例。但是，本发明可以以许多不同的方式实现并不应解释为限于这里所阐释的实施例。
在附图中，为了清晰起见，放大了层、膜、面板、区等的厚度。相同的附图标记始终代表相同的元件。将可以理解，当元件(例如层、膜、区或衬底)被称之为在另一个元件“上”时，它可以直接在该另一个元件上或还可以存在置于其间的元件。相比之下，当称一个元件“直接”位于另一个元件“上”时，不存在置于其间的元件。
现在将参照附图描述根据本发明实施例的用于多晶化的掩模和多晶TFT的制造方法。
根据本发明的实施例，非晶硅通过连续横向固化工艺。即，通过使激光束通过掩模的狭缝状透光区，部分非晶硅完全熔化以形成多个以狭缝图案排列的液相区。接着，沿着垂直于固相区的边界方向生长晶粒。掩模设计为使透光区的透光度具有至少两个值。
参照图1，描述了根据本发明实施例的用于多晶化的掩模。
图1是根据本发明实施例的用于多晶化掩模的平面图，它是用于连续横向固化工艺中的曝光掩模。
参照图1，根据本发明实施例的掩模110包括具有狭缝111形状的多个透光区。每个狭缝111沿着横向方向拉长，并具有宽度和长度。狭缝111形成多个狭缝列，并且每列中的狭缝111以预定间距(下文称作“纵向间距”)排列。邻近两列中的狭缝111大约偏开间距的一半。狭缝111以预定间距(下文称作“横向间距”)沿着行方向排列。
狭缝111的透光度具有每两列交替的两个值。换言之，具有不同透光度的狭缝111的两个区A和B交替排列。例如，A区中的狭缝111是半透明的，而B区中的狭缝是透明的。A区中的每个半透明狭缝111包括可以部分透过激光束的半透光膜HT，而每个透明狭缝111不包括薄膜或包括可以完全透过激光束的透明膜。
根据本发明的实施例，通过沉积不透光膜(例如Cr膜)、构图不透光膜以形成多个开口、沉积半透光膜并除去B区上的半透光膜部分来制备掩模110。因此，A区中的不透光区包括不透光膜和半透光膜，而在B区中的不透光区b仅包括不透光膜。
使用图1所示掩模的典型连续横向固化工艺包括脱氢步骤、多晶化步骤和去突起步骤，其将参照图2A至2F详细描述。
图2A至2F为说明根据本发明实施例的使用图1所示掩模的连续横向固化的截面图。
参照图2A，通过化学汽相沉积(CVD)在绝缘衬底120上沉积非晶硅膜130。如图1所示的多晶化掩模110与衬底120对齐，并且通过掩模110照射激光束。在半透光狭缝111中的半透光膜HT使得与其相对的部分非晶硅膜130部分地熔化，以在如图2A所示部分的顶端上形成液相区131。蒸发掉与半透光膜HT相对的部分非晶硅膜130中包括的氢以使其从液相区131除去。
参照图2B，通过横向间隔沿着横向方向上移动多晶化掩模110，以使透明狭缝111的开口T与部分非晶硅膜130对齐，非晶硅膜130已经过脱氢。通过掩模110的激光束照射使该部分成为液相区131。
参照图2C，冷却液相区131中的液体非晶硅以结晶化。如图2C中的箭头所示，晶化开始于接触没有暴露于激光束的固相区的液相区131的界面，并沿着垂直于界面的方向继续进行。附图标记133代表晶化区或晶粒。
参照图2D，当晶粒到达液相区131的中心时，停止晶粒生长，而且在晶化区133的表面上在中心附近沿晶界形成具有大约400至1000尺寸的突起。
参照图2E，多晶化掩模110沿着横向方向以横向间距移动，以使半透光狭缝111的半透光膜HT与已经过晶化的部分非晶硅膜130对齐。通过掩模110照射激光束，把晶化区133的顶部转化为液相区134，以除去突起。
参照图2F，冷却液相区134中的液体非晶硅以再次晶化。再次晶化开始于接触晶化区133的液相区134的底表面，并沿着垂直于底表面的向上方向继续进行以形成再次晶化区133’。
参照图2A至2F的每个上述步骤以横向间距的一半进行两次。如图1所示，因为狭缝列具有等于横向间距一半的间距，并且邻近列中的狭缝111偏开，所以非晶硅膜139的整个部分晶化。
再参照图1，因为狭缝宽度限定了晶粒的宽度，所以通过调整狭缝111的宽度和间距来控制晶粒的尺寸。
因为此方法不需要脱氢的附加步骤，其简化了制造方法并防止了包括多晶硅膜的TFT特性的退化。
下面，将参照图3至4F描述根据本发明实施例使用如图1所示掩模的连续横向固化的多晶硅TFT及其制造方法。
图3是说明根据本发明实施例的多晶硅TFT结构的截面图。
如图3所示，在绝缘衬底10上形成由多晶硅构成的半导体层20。半导体层20包括沟道区21和相对于沟道区21彼此相对的源极和漏极区22和23。这里，源极和漏极区22和23用n型或p型杂质掺杂并可以包括硅化物层。
在衬底10上形成优选由SiO2或SiNx构成并覆盖半导体层20的栅极绝缘层30，并在与沟道区21相对的栅极绝缘层30上形成栅极电极40。虽然在附图中没有示出，优选在栅极绝缘层30上添加连接到栅极电极的栅极线。
在栅极绝缘层30上形成覆盖栅极电极40的层间绝缘层50，并且栅极绝缘层30和层间绝缘层50具有暴露源极和漏极区22和23的接触孔52和53。
在层间绝缘层50上形成源极电极62和漏极电极63。源极电极62经接触孔52连接到源极区22，并且漏极电极63相对于栅极电极40与源极电极62相对，并经接触孔53连接到漏极区23。在层间绝缘层50上，虽然附图中没有示出，优选添加连接到源极电极62的数据线。
在层间绝缘层50上形成由氮化硅、SiOC、SiOF或有机绝缘材料构成的钝化层170。在钝化层70上形成经钝化层70中的接触孔72连接到漏极电极63的像素电极80。
在此TFT中，在衬底10与半导体层20之间可以设置缓冲层。
接着，将参照图3和图4A至4F描述根据本发明实施例的，如图3所示的多晶硅TFT的制造方法。
图4A至4F是根据本发明实施例的多晶硅TFT在其制造方法的中间步骤中的截面图。
首先，如图4A所示，通过低压化学汽相沉积(“CVD”)、等离子体增强CVD或溅射在衬底10上沉积非晶硅薄膜，接着如图1所示的多晶化掩模110与衬底10对齐。其后，使用准分子激光晶化或横向固化工艺形成多晶硅薄膜25。即，通过掩模110用激光束照射非晶硅薄膜以使其熔化为液相，接着冷却以形成晶粒。因为以上参照图2A至2F描述了多晶化的详细步骤，所以省略对其说明。如上述，因为在此实施例中的晶化步骤不需要脱氢的附加步骤，其简化了制造方法并防止了TFT特性退化。
接着，如图4B所示，通过使用有源掩模的光刻构图多晶硅薄膜25以形成半导体层20。
接着，如图4C所示，沉积氧化硅或氮化硅以形成栅极绝缘层30，并接着沉积并构图用于栅极线的导电材料以在半导体层20的沟道区21上形成栅极电极40。接着，使用栅极电极40作为掩模，把p型或n型杂质离子注入到半导体层20中，并激活该p型或n型杂质以形成相对于沟道区21彼此相对的源极和漏极区22和23。
接着，如图4D所示，在栅极绝缘层30上形成覆盖栅极电极40的层间绝缘层50，并接着构图层间绝缘层50和栅极绝缘层30以形成暴露半导体层20的源极和漏极区22和23的接触孔52和53。
接着，如图4E所示，在绝缘衬底10上沉积并构图用于数据线的金属以形成分别经接触孔52和53连接至源极区22和漏极区23的源极电极62和漏极电极63。
接着，如图4F所示，在绝缘衬底10上沉积绝缘材料以形成钝化层70，然后构图以形成暴露漏极电极63的接触孔72。
接着，如图3所示，沉积并构图透明导电材料(例如ITO(铟锡氧化物)或IZO(铟锌氧化物))或反射导电材料以形成像素电极80。
虽然已经描述了TFT的制造工艺包括形成像素电极的步骤，但是本发明的技术还适用于使用多晶硅薄膜作为显示器件(例如有机EL器件)的开关元件的制造工艺。
如上所述，用具有不同透光度的透光区掩模实施了本发明的多晶化并同时除去多晶膜的氢和突起。这些简化了制造方法并防止了TFT特性的退化。
虽然上文已经详细地描述了本发明的优选实施例，但应该清楚地明白这里教导的对本领域技术人员显而易见的基本发明构思的许多变型和/或改进仍将落入本发明的思想和范围之内，如所附权利要求的限定。
Claims (20)
1.一种用于把非晶硅转化为多晶硅的激光照射用多晶化掩模，该掩模包括：
多个第一透光区，具有第一透光度；
多个第二透光区，具有与第一透光度不同的第二透光度；以及
不透光区，
其中第一和第二透光区有具有宽度和长度的狭缝形状。
2.如权利要求1所述的掩模，其中第一透光区包括半透光膜。
3.如权利要求2所述的掩模，其中第二透光区是开口。
4.如权利要求1所述的掩模，其中包括第一和第二透光区的狭缝沿着长度方向以横向间距排列，并且沿着宽度方向以纵向间距地排列，从而形成以基本等于横向间距一半的第二间距排列的多个狭缝列。
5.如权利要求4所述的掩模，其中邻近两个狭缝列中的狭缝以纵向间距的一半偏开。
6.如权利要求5所述的掩模，其中每个狭缝列包括第一透光区和第二透光区之一，并且狭缝列包括彼此相邻并包括第一透光区的第一和第二列以及彼此邻近并包括第二透光区的第三和第四列。
7.如权利要求6所述的掩模，其中第一和第二以及第三和第四列沿着长度方向交替排列。
8.一种用于把非晶硅转化为多晶硅的激光照射用多晶化掩模，该掩模包括：
多个第一区，包括具有第一透光度和第一不透光部分的多个第一狭缝部分；以及
多个第二区，包括具有第二透光度和第二不透光部分的多个第二狭缝部分。
9.如权利要求8所述的掩模，其中第一区和第二区交替排列。
10.如权利要求8所述的掩模，其中第一狭缝部分包括半透光膜。
11.如权利要求10所述的掩模，其中第二狭缝部分包括开口。
12.如权利要求8所述的掩模，其中第一和第二狭缝部分沿着第一方向以第一间距排列，并且每个第一和第二区中的第一或第二狭缝部分包括沿着第二方向以第一间距的一半偏开的第五和第六狭缝部分。
13.如权利要求8所述的掩模，其中每个第一和第二区中第一或第二狭缝部分形成两个狭缝列。
14.一种薄膜晶体管的制造方法，该方法包括：
在绝缘衬底上形成非晶硅薄膜；
通过用包括多个狭缝部分的曝光掩模以激光束照射非晶硅薄膜并晶化非晶硅薄膜以形成多晶硅薄膜，狭缝部分具有至少两个透光度；
构图多晶硅薄膜以形成半导体层；
在半导体层上形成栅极绝缘层；
在与半导体层相对的栅极绝缘层上形成栅极电极；
将杂质注入到半导体层中以形成相对于栅极电极彼此相对的源极区和漏极区；以及
形成分别电连接到源极区和漏极区的源极电极和漏极电极。
15.如权利要求14所述的方法，还包括：
形成具有暴露漏极电极的接触孔的钝化层；以及
形成经接触孔连接到漏极电极的像素电极。
16.如权利要求14所述的方法，其中狭缝部分包括具有第一透光度的多个第一狭缝部分和具有第二透光度的多个第二狭缝部分，而曝光掩模包括具有第一狭缝部分的多个第一区和具有第二狭缝部分的多个第二区。
17.如权利要求16所述的方法，其中第一区和第二区交替排列。
18.如权利要求16所述的方法，其中第一狭缝部分包括半透光膜，而第二狭缝部分包括开口。
19.如权利要求16所述的方法，其中第一和第二狭缝部分沿着第一方向以第一间距排列，并且每个第一和第二区中的第一或第二狭缝部分包括沿着第二方向以第一间距的一半偏开的第五和第六狭缝部分。
20.如权利要求16所述的方法，其中每个第一和第二区中第一或第二狭缝部分形成两个狭缝列。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR0056138/2002 | 2002-09-16 | ||
| KR1020020056138A KR100878240B1 (ko) | 2002-09-16 | 2002-09-16 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
| KR0056138/02 | 2002-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1501437A true CN1501437A (zh) | 2004-06-02 |
| CN100361271C CN100361271C (zh) | 2008-01-09 |
Family
ID=32291662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031649831A Expired - Lifetime CN100361271C (zh) | 2002-09-16 | 2003-09-16 | 用于多晶化的掩模和用其制造薄膜晶体管的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7011911B2 (zh) |
| JP (1) | JP4536345B2 (zh) |
| KR (1) | KR100878240B1 (zh) |
| CN (1) | CN100361271C (zh) |
| TW (1) | TWI322446B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7241650B2 (en) | 2004-11-15 | 2007-07-10 | Au Optronics Corp. | Method of manufacturing a polysilicon layer and a mask used therein |
| CN100394548C (zh) * | 2004-11-25 | 2008-06-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| CN107861302A (zh) * | 2017-10-25 | 2018-03-30 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| WO2019174195A1 (zh) * | 2018-03-12 | 2019-09-19 | 深圳市华星光电技术有限公司 | 低温多晶硅、薄膜晶体管及阵列基板的制作方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040077605A1 (en) * | 2001-06-20 | 2004-04-22 | Salvati Mark E. | Fused heterocyclic succinimide compounds and analogs thereof, modulators of nuclear hormone receptor function |
| JP2004265897A (ja) * | 2003-01-20 | 2004-09-24 | Sharp Corp | 結晶化半導体素子およびその製造方法ならびに結晶化装置 |
| KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
| KR100997971B1 (ko) * | 2003-11-19 | 2010-12-02 | 삼성전자주식회사 | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 |
| KR100781440B1 (ko) * | 2004-07-20 | 2007-12-03 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘막 형성방법 |
| KR101316633B1 (ko) * | 2004-07-28 | 2013-10-15 | 삼성디스플레이 주식회사 | 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 |
| KR101167662B1 (ko) * | 2005-08-04 | 2012-07-23 | 삼성전자주식회사 | 순차 측면 고상화용 마스크 및 이의 제조 방법 |
| TWI271451B (en) * | 2005-12-19 | 2007-01-21 | Ind Tech Res Inst | Method for forming poly-silicon film |
| JP2007207896A (ja) * | 2006-01-31 | 2007-08-16 | Sharp Corp | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 |
| US20080035548A1 (en) * | 2006-08-01 | 2008-02-14 | Quos, Inc. | Multi-functional filtration and ultra-pure water generator |
| US8258441B2 (en) | 2006-05-09 | 2012-09-04 | Tsi Technologies Llc | Magnetic element temperature sensors |
| US7794142B2 (en) * | 2006-05-09 | 2010-09-14 | Tsi Technologies Llc | Magnetic element temperature sensors |
| US8192080B2 (en) * | 2007-01-23 | 2012-06-05 | Tsi Technologies Llc | Microwire-controlled autoclave and method |
| KR101499232B1 (ko) * | 2008-04-10 | 2015-03-06 | 삼성디스플레이 주식회사 | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 |
| TWI339410B (en) * | 2008-07-09 | 2011-03-21 | Au Optronics Corp | Mask and fabricating method of a polysilicon layer using the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914202A (en) * | 1996-06-10 | 1999-06-22 | Sharp Microeletronics Technology, Inc. | Method for forming a multi-level reticle |
| JP3363835B2 (ja) * | 1999-06-07 | 2003-01-08 | 住友重機械工業株式会社 | 戻り光除去方法と装置 |
| JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP4954401B2 (ja) * | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR100478758B1 (ko) * | 2002-04-16 | 2005-03-24 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| JP2004031809A (ja) * | 2002-06-27 | 2004-01-29 | Toshiba Corp | フォトマスク及び半導体薄膜の結晶化方法 |
-
2002
- 2002-09-16 KR KR1020020056138A patent/KR100878240B1/ko active IP Right Grant
-
2003
- 2003-09-16 JP JP2003323656A patent/JP4536345B2/ja not_active Expired - Fee Related
- 2003-09-16 US US10/663,081 patent/US7011911B2/en not_active Expired - Lifetime
- 2003-09-16 CN CNB031649831A patent/CN100361271C/zh not_active Expired - Lifetime
- 2003-09-16 TW TW092125505A patent/TWI322446B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7241650B2 (en) | 2004-11-15 | 2007-07-10 | Au Optronics Corp. | Method of manufacturing a polysilicon layer and a mask used therein |
| CN100394548C (zh) * | 2004-11-25 | 2008-06-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| CN107861302A (zh) * | 2017-10-25 | 2018-03-30 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| WO2019174195A1 (zh) * | 2018-03-12 | 2019-09-19 | 深圳市华星光电技术有限公司 | 低温多晶硅、薄膜晶体管及阵列基板的制作方法 |
| US10699905B2 (en) | 2018-03-12 | 2020-06-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040024711A (ko) | 2004-03-22 |
| KR100878240B1 (ko) | 2009-01-13 |
| US20040106241A1 (en) | 2004-06-03 |
| JP4536345B2 (ja) | 2010-09-01 |
| TWI322446B (en) | 2010-03-21 |
| CN100361271C (zh) | 2008-01-09 |
| US7011911B2 (en) | 2006-03-14 |
| TW200425221A (en) | 2004-11-16 |
| JP2004111972A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| CN1215568C (zh) | 平板显示器及其制造方法 | |
| KR100796758B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| CN1917155A (zh) | 薄膜晶体管基板及其制造 | |
| CN101043047A (zh) | 显示装置及其制造方法 | |
| CN1790733A (zh) | 有机发光显示装置及其制造方法 | |
| CN1913146A (zh) | 薄膜导体及其制造方法 | |
| CN1744772A (zh) | 有机发光器件及其制造方法 | |
| CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| CN1702879A (zh) | 薄膜晶体管衬底和其制造方法 | |
| CN1841780A (zh) | 薄膜晶体管、薄膜晶体管显示板及其制造方法 | |
| CN101504934A (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| CN100350576C (zh) | 包含薄膜晶体管的电子器件的制造方法 | |
| CN1841779A (zh) | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 | |
| CN1761033A (zh) | 掩模及其制造方法和用其制造薄膜晶体管的方法 | |
| CN1255701C (zh) | 有源矩阵型液晶显示装置及其制造方法 | |
| CN1629907A (zh) | 平板显示器和制造该平板显示器的方法 | |
| CN1215567C (zh) | 平板显示器及其制造方法 | |
| CN1797152A (zh) | 液晶显示器件及其制造方法 | |
| CN1639872A (zh) | 利用多晶硅的薄膜晶体管制造方法 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 | |
| CN1652349A (zh) | 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器 | |
| CN1610111A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| TWI252059B (en) | Electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MONITOR CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121026 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121026 Address after: Gyeonggi Do, South Korea Patentee after: SAMSUNG DISPLAY Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co.,Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20080109 |
|
| CX01 | Expiry of patent term |