CN1841780A - 薄膜晶体管、薄膜晶体管显示板及其制造方法 - Google Patents

薄膜晶体管、薄膜晶体管显示板及其制造方法 Download PDF

Info

Publication number
CN1841780A
CN1841780A CNA2006100676109A CN200610067610A CN1841780A CN 1841780 A CN1841780 A CN 1841780A CN A2006100676109 A CNA2006100676109 A CN A2006100676109A CN 200610067610 A CN200610067610 A CN 200610067610A CN 1841780 A CN1841780 A CN 1841780A
Authority
CN
China
Prior art keywords
film transistor
display panel
thin film
insulating barrier
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100676109A
Other languages
English (en)
Other versions
CN1841780B (zh
Inventor
卢水贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1841780A publication Critical patent/CN1841780A/zh
Application granted granted Critical
Publication of CN1841780B publication Critical patent/CN1841780B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管。所述薄膜晶体管包括在基板上形成的具有多个沟槽的框架，布置在所述沟槽的至少一个当中的线形半导体，与所述线形半导体重叠的第一电极，以及连接至所述线形半导体的末端的第二和第三电极。

Description

薄膜晶体管、薄膜晶体管显示板及其制造方法
技术领域
本发明涉及薄膜晶体管、薄膜晶体管显示板及其制造方法，更具体来讲，涉及具有晶体硅的薄膜晶体管、具有所述薄膜晶体管的显示板及其制造方法。
背景技术
通常，在诸如液晶显示(LCD)设备和有机发光显示(OLED)设备的屏板显示设备中，采用薄膜晶体管(TFT)作为开关装置，用于独立驱动像素。薄膜晶体管显示板包括薄膜晶体管、连接至所述薄膜晶体管的像素电极、用于向所述薄膜晶体管传输扫描信号的扫描信号线(或栅极线)以及用于传输数据信号的数据线。
每一薄膜晶体管包括连接至所述栅极线的栅电极、连接至所述数据线的源电极、连接至所述像素电极的漏电极和布置在所述源电极和漏电极之间的栅电极上的半导体。薄膜晶体管根据来自栅极线的扫描信号将来自数据线的数据信号传送至像素电极。这里，所述薄膜晶体管的半导体由多晶硅或非晶硅构成。
通常，根据晶态将硅划分为非晶硅和多晶硅。由于能够在低温下淀积非晶硅形成薄膜，因此，主要将非晶硅用于显示设备，其中，采用具有低熔点的玻璃作为基板。但是，与晶体硅相比，由于非晶硅的低场效应迁移率，难以直接通过在显示设备屏板上设计并形成驱动电路来实施玻璃中芯片(Chip-in-Glass)。因此，提高了其生产成本。
另一方面，尽管多晶硅比非晶硅具有更好的场效应迁移率，但是形成多晶硅的工艺是非常复杂的。
发明内容
以示范性实施例提供了一种具有高电迁移率的薄膜晶体管，其能够将制造成本降到最低，此外，还提供了一种具有所述薄膜晶体管的薄膜晶体管显示板，以及一种制造所述薄膜晶体管的方法。
另一示范性实施例提供了一种制造薄膜晶体管的方法，其能够采用线形半导体(纳米线)形成薄膜晶体管的半导体。
根据本发明的示范性实施例，提供了一种薄膜晶体管，其包括形成于基板上的具有多个沟槽的框架，布置在所述沟槽的至少一个中的线形半导体，与所述线形半导体重叠的第一电极，以及连接至所述线形半导体的末端的第二和第三电极。
在根据本发明的另一示范性实施例中，提供了一种薄膜晶体管显示板，其包括基板，形成于所述基板上的具有多个沟槽的框架，布置在所述沟槽的至少一个当中的线形半导体，与所述线形半导体重叠的栅极线，连接至所述线形半导体的末端的数据线和漏电极，以及连接至所述漏电极的像素电极。
在根据本发明的另一示范性实施例中，提供了一种制造薄膜晶体管显示板的方法，其包括在基板上形成具有多个沟槽的框架；向所述沟槽中布置线形半导体；形成与所述线形半导体重叠的栅极线；形成与所述栅极线绝缘并与所述栅极线交叉的数据线和漏电极，其中所述数据线和所述漏电极连接至所述线形半导体的末端；以及形成连接至所述漏电极的像素电极。
附图说明
通过参照附图，对本发明的示范性实施例予以详细说明，本发明的上述特征和优势会变得更加明显，其中：
图1是说明根据本发明的用于液晶显示设备的薄膜晶体管显示板中的像素的示范性实施例的布局图；
图2是说明图1所示的薄膜晶体管显示板的部分II的放大布局图；
图3是沿图1中的III-III′线获得的薄膜晶体管显示板的横截面图；
图4是沿图2中的IV-IV′线获得的横截面图；
图5是布局图，说明根据本发明的图1到图4所示的制造液晶显示设备所采用的薄膜晶体管显示板的方法的中间步骤的示范性实施例；
图6A和6B分别是沿图5中的VIA-VIA′线和VIB-VIB′线得到的薄膜晶体管显示板的横截面图；
图7A和7B是说明在图6A和图6B所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的横截面图；
图8A和8B是说明在图7A和图7B所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的横截面图；
图9是说明在图8A和图8B中所示的步骤之后发生的制造方法步骤的示范性实施例中的薄膜晶体管显示板的示范性实施例的布局图；
图10A和图10B分别是沿图9中的XA-XA′线和XB-XB′线得到的薄膜晶体管显示板的横截面图；
图11是说明在图9中所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的布局图；
图12A和图12B分别是沿图11中的XIIA-XIIA′线和XIIB-XIIB′线得到的薄膜晶体管显示板的横截面图；
图13是说明在图11中所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管屏板的示范性实施例的布局图；
图14A和图14B分别是沿图13中的XIVA-XIVA′线和XIVB-XIVB′线得到的薄膜晶体管显示板的横截面图；以及
图15是根据本发明的薄膜晶体管显示板的示范性实施例的示意性等效电路图。
具体实施方式
在下文中，将参照附图对本发明的示范性实施例予以说明，从而使本领域技术人员容易将本发明付诸实践。但是，可以从多种方面实施本发明。本发明不仅限于下述实施例。
在附图当中，出于对层和区域进行清晰的图示说明的目的放大了厚度。此外，在整个说明书中采用类似的附图标记表示类似的元件。在提及层、膜、区域或板位于不同的元件之上时，其包括层、膜、区域或板恰好位于不同元件之上的情况，也包括其间布置了其他元件的情况。反之，如果提及一元件恰好位于另一元件之上，其表示其间没有其他元件。类似的附图标记始终指代类似的元件。如本文所采用的，术语“和/或”包括一个或更多相关列举项目的任何和所有组合。
应当理解，尽管本文采用第一、第二、第三等术语描述各种元件、组件、区域、层和/或部分，但是不应采用这些术语限制这些元件、组件、区域、层和/或部分。这些术语仅用于将某一元件、组件、区域、层或部分与其他元件、组件、区域、层或部分区分开。因此，在不背离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。本文所采用的具有空间相对性的术语，例如“下”、“上”等，用于方便描述某一元件或功能部件在图中与其他元件或功能部件之间的关系。应当理解，空间相对术语意图涵盖除附图所示方向之外的、使用或运行中的器件的不同的方向。例如，如果图中的器件反转过来，那么被描述为在其他元件或部件“下方”的元件将会指向其他元件或部件的“上方”。因此，示范性术语“下”可能包括上下两个方向。因此，器件可能朝向相反的方向(旋转90度或朝向另一方向)，并对这里所采用的空间意义上的相对用语进行相应的解释。
本文所采用的术语的目的仅在于描述具体的实施例，而不是对本发明进行限制。正如这里所采用的，除非上下文明确指出其他情况，单数形式“一”、“该”也意在包括复数形式。应当进一步理解的是，在用于本说明书中时，术语“包括”指定了所述部件、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他部件、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
这里参考截面图描述本发明的实施例，截面图为本发明理想化实施例(和中间结构)的示意图。照此，可以预期由(例如)制造技术和/或允许偏差导致的与图示说明的外形变化。因此，不应将本发明的实施例视为仅限于本文图示中的具体区域外形，而是包括由(例如)制造导致的外形偏差。
例如，图示中为长方形的注入区域通常可以具有圆弧(rounded)或弯曲特征和/或在其边缘处具有注入浓度梯度，而不是从注入区域到非注入区域具有双态(binary)变化。同样地，通过注入形成的掩埋层可能导致在所述掩埋层和发生注入所通过的表面之间的区域内存在一些注入。因此，图中所示的区域在本质上是示意性的，其外形不是旨在对器件区域的实际外形予以说明，也不是为了对本发明的范围予以限制。
除非另行定义，本文中所采用的所有术语(包括技术和科学术语)与本发明所属的技术领域中的普通技术人员通常理解的含义相同。应当进一步理解的是，本文中的术语，诸如那些在通常使用的词典中定义的术语，应当被解释为具有与在相关技术的背景下一致的含义，而不应理解为理想化的或过于正式的含义，除非在本文中这样明确定义。现在，将参照附图对根据本发明的薄膜晶体管、薄膜晶体管显示板及其制造方法的示范性实施例予以说明。
将参照图1到图4对根据本发明的用于显示设备的薄膜晶体管显示板的示范性实施例予以说明。图1是说明根据本发明的用于液晶显示设备的薄膜晶体管显示板中像素的示范性实施例的布局图，图2是说明图1所示的薄膜晶体管显示板的部分II的放大布局图，图3是沿图1中的III-III′线获得的薄膜晶体管显示板的横截面图，图4是沿图2中的IV-IV′线获得的横截面图。
参照图1到图4，在透明介电基板110上形成由透明有机材料构成的多个框架(frame)800。每一框架800具有多个沟槽810。对准沟槽810，使之基本上沿纵向和横向相互平行。在示范性实施例中，每一沟槽810的高度H可以是2μm或更低。相邻沟槽810之间的间隔L可以处于大约2μm到大约4μm的范围内。在另一示范性实施例中，相邻沟槽810之间的间隔L可以处于大约2μm到大约3μm的范围内。在其他示范性实施例中，在基本上垂直于间隔L的方向上，框架800的平面图案的边的长度处于4μm到10μm的范围内。
采用多个基本上沿沟槽810的纵向延伸的线形半导体填充所述沟槽810。每一线形半导体(纳米线)154包括芯154a、围绕所述芯154a的绝缘层154b和围绕所述绝缘层154b的导电层154c。所述芯可以包括但不限于单晶。在示范性实施例中，可以通过去除部分导电层154c和布置在每一线性半导体154的两端的绝缘层154b暴露芯154a。
基本上采用围绕半导体154的芯154a的绝缘层154b作为薄膜晶体管的栅极绝缘层。
在基板110上形成基本上沿纵向延伸的多个栅极线121和存储电极线131。栅极线121传输栅极信号并包括多个栅电极124。参照图1，栅电极124沿基本上垂直于栅极线121的方向从栅极线121向下延伸，并与线形半导体154重叠。栅电极124沿纵向突出，即基本上垂直于沟槽810。
存储电极线131接收诸如施加到公共电极(未示出)上的公共电压的预定电压。存储电极线131包括存储电极133。再次参照图1，存储电极133沿基本上垂直于存储电极线131的方向从存储电极线131的相对侧突出，基本上从存储电极线131“沿上下方向增大”。
在示范性实施例中，栅极线121和存储电极线131可以由诸如钼(Mo)和钼合金的基于钼的金属，诸如铬(Cr)、钛(Ti)或钽(Ta)的难熔金属，以及其合金构成。在备选示范性实施例中，栅极线121和存储电极线131可以具有多层结构，其包括具有不同物理特性的两个导电层(未示出)。在一示范性实施例中，两个导电层中的一个可以由难熔金属构成。另外一个导电层可以由具有低电阻率的金属构成。所述金属的示范性实施例可以包括，但不限于：诸如铝(Al)和铝合金的基于铝的金属，诸如银(Ag)和银合金的基于银的金属，以及诸如铜(Cu)和铜合金的基于铜的金属，从而降低栅极线121和存储电极线131的信号延迟和电压降。在另一示范性实施例中，优选具有双层结构，所述双层结构是下部铝(合金)层和上部铬(或钼)(合金)层的组合。
在示范性实施例中，栅极线121的侧表面可以相对于基板110的表面倾斜。在一示范性实施例中，倾斜角优选处于大约30°到80°的范围内。
在栅极线121上形成层间绝缘层160。层间绝缘层160可以由诸如氮化硅和氧化硅的无机绝缘材料、有机绝缘材料、低介电常数绝缘材料、包含上述材料中的至少一种的材料组合或任何适于本文中所描述的目的的材料构成。在示范性实施例中，低介电常数绝缘材料的介电常数为4.0或更低。在图示说明的示范性实施例中，低介电常数绝缘材料可以是a-Si:C:O或a-Si:O:F，其可以通过等离子体增强化学气相淀积(PECVD)工艺形成。层间绝缘层160可以由具有感光性的有机绝缘材料构成。层间绝缘层160的表面可以进行平面化。此外，层间绝缘层160可以具有由下部无机层和上部有机层构成的双层结构，从而保护线形半导体154的暴露部分，并具有有机层的优势。
通过去除位于每一线形半导体154的两端的一部分绝缘层154b和一部分导电层154c暴露芯154a，从而在层间绝缘层160中形成接触孔163和165。
在层间绝缘层160上形成多个数据线171和多个漏电极175。
用于传输数据信号的数据线171沿基本上垂直交叉栅极线121的横向延伸。数据线171包括通过接触孔163连接至线形半导体154的芯154a的源电极173。
每一数据线171的末端部分可以具有增大部分，从而与其他层或外部驱动电路(未示出)相连接。在图示说明的示范性实施例中，可以在基板110上集成产生数据信号的数据驱动电路(未示出)，数据线171可以直接连接至数据驱动电路。
将每一漏电极175与源电极173隔开，并将其通过接触孔165连接至线形半导体154的芯154a。在示范性实施例中，可以由导电层构成数据线171和漏电极175，所述导电层由基于铝的金属、基于银的金属、基于铜的金属、基于钼的金属、铬(Cr)、钛(Ti)或钽(Ta)，或者其合金构成。在备选示范性实施例中，数据线171和漏电极175可以具有包含两个具有不同物理性质的导电层(未示出)的多层结构。在一示范性实施例中，所述两个导电层中的一个可以由具有低电阻率的金属构成，其包括但不限于基于铝的金属、基于银的金属和基于铜的金属，从而降低信号延迟或电压降。另一导电层可以由具有良好的物理、化学特性和与其他材料，尤其是与ITO(氧化铟锡)和IZO(氧化铟锌)具有良好的电接触特性的材料构成，例如基于钼的金属、铬、钛和钽。在另一示范性实施例中，优选具有下部铬层和上部铝(合金)层的组合，以及下部铝(合金)层和上部钼(合金)层的组合。
数据线171和漏电极175的侧表面相对于基板110的表面倾斜。在示范性实施例中，所述倾角处于大约30到大约80的范围内。在数据线171、漏电极175和层间绝缘层160上形成钝化层180。在示范性实施例中，可以由与层间绝缘层160相同的材料构成钝化层180。钝化层180包括暴露漏电极175的多个接触孔185。
像素电极190可以包括诸如ITO(氧化铟锡)和IZO(氧化铟锌)的透明导电材料，或者诸如铝(Al)和银(Ag)的不透明反射导电材料。
可以通过接触孔185将像素电极190连接至漏电极175，并从所述漏电极175向所述像素电极190施加数据电压。
施加了数据电压的像素电极190和施加了公共电压的公共电极(未示出)生成电场，从而对两个电极之间的液晶层(未示出)的液晶分子进行配向。此外，当电流通过两个电极之间的发光层(未示出)时，能够发光。
像素电极190和布置在显示板上与所述像素电极190相对的公共电极构成了电容器(下文称为“液晶电容器”)，即使在关闭薄膜晶体管时，其也可以维持所施加的电压。为了增大电压存储能力，提供了另一并联到所述液晶电容器的电容器，这一电容器被称为存储电容器。通过重叠像素电极190和存储电极线131构成存储电容器。在示范性实施例中，为了增大存储电容器的电容，即存储电容，所述存储电极线131包括存储电极133，所述存储电极133与存储电极线131的其他部分相比具有增大的宽度。在备选示范性实施例中，可以通过将像素电极190与相邻栅电极121(下文称为“在先栅极线”，previous gate line)重叠构成存储电容器。
在示范性实施例中，钝化层180可以包括低介电常数有机材料，并且可以通过将数据线171与栅极线121重叠构成像素电极190，从而增大开口率。
在根据本发明的示范性实施例中，由于线形半导体154可以由具有高迁移率的单晶硅构成，因此与采用非晶硅和多晶硅的薄膜晶体管相比，所述薄膜晶体管可以具有改善的驱动性能。有利地，可以采用薄膜晶体管作为开关装置，用于接通或关闭施加到像素上的电压，并将其用作构成栅极驱动电路和数据驱动电路的驱动装置。在其他示范性实施例中，在薄膜晶体管显示板上形成用于开关像素的薄膜晶体管时，可以连同所述的用于开关像素的薄膜晶体管一起形成所述栅极驱动电路和数据驱动电路。
将参照图5到图14B，连同图1到图4，对图1到图4所示的薄膜晶体管显示板的制造方法的示范性实施例予以详细说明。
图5是布局图，说明根据本发明的制造图1到图4所示的液晶显示设备所采用的薄膜晶体管显示板的方法的中间步骤的示范性实施例，图6A和6B分别是沿图5中的VIA-VIA′线和VIB-VIB′线得到的薄膜晶体管显示板的横截面图，图7A和7B是说明在图6A和图6B所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的横截面图。图8A和8B是说明在图7A和图7B所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的横截面图，图9是说明在图8A和图8B中所示的步骤之后发生的制造方法步骤的示范性实施例中的薄膜晶体管显示板的示范性实施例的布局图，图10A和图10B分别是沿图9中的XA-XA′线和XB-XB′线得到的薄膜晶体管显示板的横截面图的示范性实施例。图11是说明在图9中所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的布局图，图12A和图12B分别是沿图11中的XIIA-XIIA′线和XIIB-XIIB′线得到的薄膜晶体管显示板的横截面图，图13是说明在图11中所示的步骤之后发生的制造方法的步骤的示范性实施例的薄膜晶体管显示板的示范性实施例的布局图，图14A和图14B分别是沿图13中的XIVA-XIVA′线和XIVB-XIVB′线得到的薄膜晶体管显示板的横截面图的示范性实施例。
参照图5到图6B，在透明介电基板110上形成由具有感光性的有机材料构成的有机层。接下来，采用光工艺对有机层构图，以形成具有沟槽810的框架800。可以通过形成沟槽810暴露基板。在备选示范性实施例中，可以通过形成沟槽810，在沟槽810的底部之上保留一部分有机材料。
在其他备选示范性实施例中，在形成框架800的有机材料不具有感光性时，可以采用光刻工艺通过感光图案对所述有机层进行构图，以形成沟槽810。
参照图7A和图7B，通过涂布感光材料在基板110上形成感光层。通过向具有感光性的有机材料中插入线形半导体154构建感光材料。基本上沿沟槽810的纵向排列线形半导体154。线形半导体154接触基板110，也可以浮置在感光层中，不接触基板110。
通过光工艺在框架800上形成感光图案PR。感光图案PR的形成基本上暴露了线形半导体154的末端，如图7A所示。
通过主要采用感光图案作为蚀刻掩模，去除在线形半导体154中暴露的导电层154c和绝缘层154b。
参照图8A和图8B，采用干法蚀刻工艺或灰化工艺实施感光图案PR的去除。在示范性实施例中，对感光图案PR进行过蚀刻(over-etched)，直到暴露下方的导电层154c的1/2到2/5。在备选示范性实施例中，可以部分地去除框架800的上侧部分。
参照图9到10B，通过溅射工艺在基板110上形成导电层，之后对所述导电层进行构图，以形成包括栅电极124的栅极线121和包含存储电极133的存储电极线131。
参照图11到12B，形成一层绝缘材料，以覆盖栅极线121和存储电极线131，以形成层间绝缘层160。在层间绝缘层160中形成接触孔163和165，以暴露线形半导体154的两端。在示范性实施例中，通过光工艺(photoprocess)或光刻工艺形成接触孔163和165。
形成导电层，之后对所述导电层进行构图，以形成数据线171和漏电极175，数据线171通过接触孔163连接至线形半导体154的芯154a，漏电极175通过接触孔165连接至线形半导体154的芯154a。在示范性实施例中，可以通过溅射工艺形成导电层。
参照图13到14B，形成钝化层180，覆盖数据线171和漏电极175，之后形成接触孔185。在示范性实施例中，可以采用光工艺形成接触孔185。在备选示范性实施例中，当钝化层180不具有感光性时，可以采用单独的感光图案，通过光刻工艺形成接触孔185。
最后，参照图1和图3，可以在钝化层180上淀积诸如ITO和IZO的透明导电材料和具有良好反射率的金属。在示范性实施例中，可以通过构图工艺形成像素电极190。可以通过接触孔185将像素电极190连接至漏电极175。
在根据本发明的示范性实施例中，从薄膜晶体管的常规方法中减少或基本删除了诸如杂质掺杂工艺和结晶工艺的复杂工艺。有利地，有可能简化制造薄膜晶体管显示板的工艺。
在根据本发明的另一示范性实施例中，通过形成框架有规则地排列线形半导体，因此，线形半导体可以准确地与栅电极重叠，并被连接至源电极和漏电极。
图15是根据本发明的薄膜晶体管显示板的示范性实施例的示意性等效电路图。
参照图1到图4，在单个像素P上形成多个薄膜晶体管。在根据本发明地示范性实施例中，一一(individually)形成用于所述线形半导体地沟道(channel)，使得所述多个薄膜晶体管并联。
在所形成的框架、源电极和漏电极与常规薄膜晶体管显示板中的半导体具有基本上相似的尺寸时，可以将所述源电极和漏电极连接至所述多个线形半导体，因此可以形成多个薄膜晶体管，如图15所示。
采用这种方式，向单个像素提供了多个并联的薄膜晶体管。有利地，如果一个薄膜晶体管发生了故障，可以由其他薄膜晶体管驱动像素P。
在另一示范性实施例中，可以形成具有纳米尺寸的线形半导体。有利地，在采用少量线形半导体形成薄膜晶体管时，可以极大降低覆盖像素的薄膜晶体管的面积。因此，可以增大像素的开口率。
在另一示范性实施例中，由于采用线形半导体形成了薄膜晶体管，因此可以提高薄膜晶体管的驱动性能。有利地，可以在基板的上部上直接形成驱动电路。此外，可以简化制造工艺，使制造成本降至最低成为可能。
在另一示范性实施例中，由于在未减小开口率的情况下在单个像素中形成了多个薄膜晶体管，因此可以使由薄膜晶体管的缺陷引起的缺陷像素减至最少，因此可以提高薄膜晶体管显示板的制造成品率。
尽管已经对本发明的示范性实施例和修改实例进行了说明，但是本发明不只局限于这些实施例和实例，在不背离附加的权利要求和本发明的说明书和附图的范围的情况下可以对其做出各种修改。因此，这些修改自然属于本
发明的范围。
本申请要求于2005年3月17日提交的韩国专利申请No.2005-0022379的优先权，在此将其全文引入以供参考。

Claims (20)

1.一种薄膜晶体管，其包括：
在基板上形成的、具有多个沟槽的框架；
设置在所述沟槽的至少一个当中的线形半导体；
与所述线形半导体重叠的第一电极；以及
连接至所述线形半导体末端的第二和第三电极。
2.如权利要求1所述的薄膜晶体管，其中，所述线形半导体包括由单晶硅构成的芯、围绕所述芯的绝缘层和围绕所述绝缘层的导电层。
3.如权利要求2所述的薄膜晶体管，
其中，去除位于所述线形半导体的末端的所述绝缘层和所述导电层，且
其中，将所述第二和第三电极直接连接至所述芯。
4.如权利要求1所述的薄膜晶体管，其中，所述沟槽的高度为2μm或更小。
5.如权利要求1所述的薄膜晶体管，其中，相邻沟槽之间的间隔处于2μm到4μm的范围内。
6.一种薄膜晶体管显示板，其包括：
一基板
在基板上形成的、具有多个沟槽的框架；
设置在所述沟槽的至少一个当中的线形半导体；
与所述线形半导体重叠的栅极线；
连接至所述线形半导体的末端的数据线和漏电极；以及
连接至所述漏电极的像素电极。
7.如权利要求6所述的薄膜晶体管显示板，其中，所述线形半导体包括由单晶硅构成的芯、围绕所述芯的绝缘层和围绕所述绝缘层的导电层。
8.如权利要求7所述的薄膜晶体管显示板，其中，去除位于所述线形半导体末端的所述绝缘层和所述导电层，且
其中，将所述数据线和所述漏电极直接连接至所述芯。
9.如权利要求6所述的薄膜晶体管显示板，其中，所述框架包括透明有机材料。
10.如权利要求6所述的薄膜晶体管显示板，其中，所述沟槽的高度为2μm或更小。
11.如权利要求6所述的薄膜晶体管显示板，其中，相邻沟槽之间的间隔处于2μm到4μm的范围内。
12.如权利要求6所述的薄膜晶体管显示板，其中，所述框架的平面边处于大约4μm到大约10μm的范围内。
13.一种制造薄膜晶体管显示板的方法，其包括的步骤有：
在基板上形成具有多个沟槽的框架；
将线形半导体设置到所述沟槽当中；
形成与所述线形半导体重叠的栅极线；
形成与所述栅极线绝缘并与所述栅极线交叉的数据线和漏电极，其中，所述数据线和所述漏电极连接至所述线形半导体的末端；以及
形成连接至所述漏电极的像素电极。
14.如权利要求13所述的方法，其中，所述设置线形半导体的步骤包括：
涂布具有线形半导体的感光材料，并形成包括所述线形半导体的感光层；
对所述感光层进行构图，并形成感光图案，所述感光图案与所述框架重叠，其中，暴露所述线形半导体的一部分；以及
去除具有所述线形半导体的所述感光图案的感光材料。
15.如权利要求14所述的方法，其中，所述每一线形半导体包括由单晶硅构成的芯、围绕所述芯的绝缘层和围绕所述绝缘层的导电层。
16.如权利要求15所述的方法，其进一步包括去除暴露的所述线形半导体的所述绝缘层和所述导电层。
17.如权利要求14所述的方法，其中，所述线形半导体包括由单晶硅构成的芯、围绕所述芯的绝缘层和围绕所述绝缘层的导电层；且
其中，所述感光材料的去除包括暴露所述导电层的大约1/2到2/5。
18.如权利要求13所述的方法，其中，所述框架包括具有感光性的透明有机材料。
19.如权利要求13所述的方法，其中，所述沟槽的高度为2μm或更小，且相邻沟槽之间的间隔处于2μm到4μm的范围内。
20.如权利要求13的方法，其中，所述数据线和所述漏电极的形成包括：
在所述栅极线上淀积绝缘层；
在所述绝缘层上形成接触孔，并暴露所述线形半导体的末端；以及
在所述绝缘层上涂布导电层，并对其进行构图。
CN2006100676109A 2005-03-17 2006-03-17 薄膜晶体管、薄膜晶体管显示板及其制造方法 Expired - Fee Related CN1841780B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050022379A KR101100887B1 (ko) 2005-03-17 2005-03-17 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR22379/05 2005-03-17

Publications (2)

Publication Number Publication Date
CN1841780A true CN1841780A (zh) 2006-10-04
CN1841780B CN1841780B (zh) 2011-06-29

Family

ID=37030692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100676109A Expired - Fee Related CN1841780B (zh) 2005-03-17 2006-03-17 薄膜晶体管、薄膜晶体管显示板及其制造方法

Country Status (5)

Country Link
US (2) US7910930B2 (zh)
JP (1) JP5403854B2 (zh)
KR (1) KR101100887B1 (zh)
CN (1) CN1841780B (zh)
TW (1) TWI378561B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916733A (zh) * 2010-07-12 2010-12-15 友达光电股份有限公司 显示面板的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
US7767564B2 (en) * 2005-12-09 2010-08-03 Zt3 Technologies, Inc. Nanowire electronic devices and method for producing the same
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
KR100858223B1 (ko) * 2007-05-21 2008-09-10 연세대학교 산학협력단 자가정렬된 반도체 나노와이어 박막 트랜지스터 및 그 제조 방법
TWI427357B (zh) * 2010-06-30 2014-02-21 Au Optronics Corp 顯示面板的製造方法
CN103926760B (zh) * 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
CN105023898B (zh) * 2014-04-21 2017-12-08 台达电子工业股份有限公司 半导体装置封装体
KR102404780B1 (ko) * 2015-02-25 2022-06-02 삼성디스플레이 주식회사 플렉서블 표시 장치
WO2017161412A1 (en) * 2016-03-21 2017-09-28 Puta Václav Wind tower
US10948470B2 (en) * 2016-04-29 2021-03-16 TricornTech Taiwan System and method for in-line monitoring of airborne contamination and process health

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140637A (ja) * 1992-10-28 1994-05-20 Sanyo Electric Co Ltd 電界効果型トランジスタ
US5962863A (en) * 1993-09-09 1999-10-05 The United States Of America As Represented By The Secretary Of The Navy Laterally disposed nanostructures of silicon on an insulating substrate
US5904515A (en) * 1995-01-27 1999-05-18 Goldstar Electron Co., Ltd. Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US5892558A (en) * 1997-06-26 1999-04-06 Gl Displays, Inc. Wire electrode structure based on 2 or 3 terminal device employed in a liquid crystal display
DE60044238D1 (de) * 1999-02-22 2010-06-02 Clawson Joseph E Elektronisches bauteil auf basis von nanostrukturen
US6559468B1 (en) 1999-03-29 2003-05-06 Hewlett-Packard Development Company Lp Molecular wire transistor (MWT)
EP2239794A3 (en) 1999-07-02 2011-03-23 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6741019B1 (en) 1999-10-18 2004-05-25 Agere Systems, Inc. Article comprising aligned nanowires
US6248674B1 (en) 2000-02-02 2001-06-19 Hewlett-Packard Company Method of aligning nanowires
EP1170799A3 (de) 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
EP1314189B1 (en) 2000-08-22 2013-02-27 President and Fellows of Harvard College Electrical device comprising doped semiconductor nanowires and method for its production
JP3467246B2 (ja) * 2000-11-10 2003-11-17 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置
US6663797B2 (en) 2000-12-14 2003-12-16 Hewlett-Packard Development Company, L.P. Stabilization of configurable molecular mechanical devices
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US7252749B2 (en) 2001-11-30 2007-08-07 The University Of North Carolina At Chapel Hill Deposition method for nanostructure materials
KR100617029B1 (ko) * 2001-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US6699779B2 (en) 2002-03-22 2004-03-02 Hewlett-Packard Development Company, L.P. Method for making nanoscale wires and gaps for switches and transistors
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
GB2391686B (en) * 2002-07-31 2006-03-22 Dainippon Printing Co Ltd Electroluminescent display and process for producing the same
KR20040023551A (ko) * 2002-09-11 2004-03-18 옵트렉스 가부시키가이샤 복합 표시 장치 및 그 구동 방법
WO2004032193A2 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
JP2004122283A (ja) 2002-10-01 2004-04-22 Japan Science & Technology Corp 規則配列したナノサイズの微細構造物の作製方法
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
WO2004093500A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 有機ｅｌ表示装置
KR100958055B1 (ko) * 2003-05-02 2010-05-13 삼성전자주식회사 게이트에 의해 둘러싸인 카본나노튜브 전계효과트랜지스터및 그 제조방법
JP3855056B2 (ja) 2003-05-26 2006-12-06 独立行政法人物質・材料研究機構 マグネシウム基板上に配列した酸化ホウ素ナノワイヤーとその製造方法
WO2006016914A2 (en) * 2004-07-07 2006-02-16 Nanosys, Inc. Methods for nanowire growth
KR100615233B1 (ko) * 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치
US7473943B2 (en) * 2004-10-15 2009-01-06 Nanosys, Inc. Gate configuration for nanowire electronic devices
KR101109623B1 (ko) * 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
US7880382B2 (en) * 2006-03-08 2011-02-01 Toppan Printing Co., Ltd. Organic electroluminescence panel and manufacturing method of the same
TW201031985A (en) * 2009-02-26 2010-09-01 Wintek Corp Electrophoretic display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916733A (zh) * 2010-07-12 2010-12-15 友达光电股份有限公司 显示面板的制造方法
CN101916733B (zh) * 2010-07-12 2012-07-04 友达光电股份有限公司 显示面板的制造方法

Also Published As

Publication number Publication date
TW200701473A (en) 2007-01-01
CN1841780B (zh) 2011-06-29
TWI378561B (en) 2012-12-01
US7910930B2 (en) 2011-03-22
JP2006261678A (ja) 2006-09-28
JP5403854B2 (ja) 2014-01-29
US20110136279A1 (en) 2011-06-09
KR101100887B1 (ko) 2012-01-02
US20060220015A1 (en) 2006-10-05
KR20060100661A (ko) 2006-09-21

Similar Documents

Publication Publication Date Title
CN1841780A (zh) 薄膜晶体管、薄膜晶体管显示板及其制造方法
US8008857B2 (en) Organic light emitting display with reflective electrode
US20080044982A1 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
CN1105324C (zh) 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法
US20110266542A1 (en) Semiconductor device and method of fabricating the same
CN1680861A (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN100416889C (zh) 平板显示装置
US9806136B2 (en) Organic light emitting diode display device and method for repairing organic light emitting diode display
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
CN1210995C (zh) 有源矩阵有机发光器件及其制作方法
TWI392096B (zh) 薄膜電晶體陣列面板
CN108011049B (zh) 具有修复区的有机发光显示装置
TW200828240A (en) Organic light emitting device and method for manufacturing the same
CN101055889A (zh) 有机el显示装置及其制造方法
CN104733470A (zh) 一种平板显示装置及其制备方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
CN1893096A (zh) 薄膜晶体管阵列面板及其制造方法
US9608009B2 (en) Display device and method of fabricating the same
US20150206982A1 (en) Thin film transistor for a display device, display device and method of manufacturing a display device
CN1950949A (zh) 具有附加源/漏绝缘层的共面薄膜晶体管
CN1215567C (zh) 平板显示器及其制造方法
US9224988B2 (en) Method for manufacturing display device
CN100405610C (zh) 在接触孔中形成的配线分层结构，配线分层结构的制作方法，以及具有该配线分层结构的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20200317

CF01 Termination of patent right due to non-payment of annual fee