CN109427820A - 一种基板及其制备方法、显示面板 - Google Patents

一种基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN109427820A
CN109427820A CN201710778807.1A CN201710778807A CN109427820A CN 109427820 A CN109427820 A CN 109427820A CN 201710778807 A CN201710778807 A CN 201710778807A CN 109427820 A CN109427820 A CN 109427820A
Authority
CN
China
Prior art keywords
area
electrode
substrate
layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710778807.1A
Other languages
English (en)
Other versions
CN109427820B (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710778807.1A priority Critical patent/CN109427820B/zh
Priority to JP2018562625A priority patent/JP7060210B2/ja
Priority to PCT/CN2018/074123 priority patent/WO2019041742A1/en
Priority to EP18796571.0A priority patent/EP3688807A4/en
Priority to US16/079,744 priority patent/US11239297B2/en
Publication of CN109427820A publication Critical patent/CN109427820A/zh
Application granted granted Critical
Publication of CN109427820B publication Critical patent/CN109427820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的实施例提供一种基板及其制备方法、显示面板，涉及显示技术领域，可降低存储电容所占用的面积，从而提高分辨率。一种基板，包括衬底、设置于衬底上每个子像素区域的第一TFT；第一TFT包括第一有源层和第一栅极；第一有源层包括第一有源区、位于所述第一有源区两侧的第一导体化区和第二导体化区，第一导体化区的面积大于第二导体化区的面积；第一有源区在衬底上的正投影与第一栅极在衬底上的正投影至少部分重叠；所述基板还包括电容电极，电容电极在衬底上的正投影与第一导体化区在衬底上的正投影至少部分重叠，且所述电容电极与所述第一栅极电连接；所述电容电极与所述第一有源层之间通过栅绝缘层隔离。

Description

一种基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种基板及其制备方法、显示面板。
背景技术
随着显示技术的发展，显示装置向着高分辨率方向发展。然而，在每个子像素中，除了TFT(Thin Film Transistor，薄膜晶体管)外，存储电容(Cst)也会占用较大的面积。因此，在满足显示要求的电容值的基础上，如何降低存储电容所占用的面积，从而提高分辨率，是一直以来存在的难题。
发明内容
本发明的实施例提供一种基板及其制备方法、显示面板，可降低存储电容所占用的面积，从而提高分辨率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种基板，包括衬底、设置于所述衬底上每个子像素区域的第一TFT；所述第一TFT包括第一有源层和第一栅极；所述第一有源层包括第一有源区、位于所述第一有源区两侧的第一导体化区和第二导体化区，所述第一导体化区的面积大于所述第二导体化区的面积；所述第一有源区在衬底上的正投影与所述第一栅极在衬底上的正投影至少部分重叠；所述基板还包括电容电极，所述电容电极在所述衬底上的正投影与所述第一导体化区在所述衬底上的正投影至少部分重叠，且所述电容电极与所述第一栅极电连接；所述电容电极与所述第一有源层之间通过栅绝缘层隔离。
优选的，所述第一有源层、所述栅绝缘层和所述第一栅极依次沿远离所述衬底的方向设置；所述基板还包括设置于所述第一栅极远离所述衬底一侧的层间绝缘层、设置于所述层间绝缘层远离所述衬底一侧的第一电极和第二电极；所述第一电极与所述第一导体化区电连接，所述第二电极与所述第二导体化区电连接。
进一步优选的，所述第一电极在衬底上的正投影与所述电容电极在所述衬底上的正投影至少部分重叠。
优选的，每个子像素区域还包括第二TFT；所述第二TFT包括第二有源层、第二栅极、第三电极和第四电极；所述第二有源层包括第二有源区、位于所述第二有源区两侧的第三导体化区和第四导体化区；所述第二有源区在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影至少部分重叠；所述第三电极与所述第三导体化区电连接，所述第四电极与所述第四导体化区电连接，且所述电容电极与所述第一栅极通过所述第四电极电连接；其中，所述第一有源层的面积大于所述第二有源层的面积，且二者之间电性绝缘。
进一步优选的，所述第一有源层和所述第二有源层同层设置；所述第一栅极、所述第二栅极和所述电容电极同层设置；第一电极、第二电极、所述第三电极和所述第四电极同层设置。
优选的，所述基板还包括设置于每个子像素区域的OLED元件，所述OLED元件包括阳极、有机材料功能层和阴极；所述阳极或所述阴极与所述第一电极电连接。
进一步的，所述OLED元件为顶发射型。
优选的，所述栅绝缘层的厚度在的范围内。
可选的，所述第一有源层的材料包括氧化物、非晶硅、多晶硅、有机材料中的一种。
第二方面，提供一种显示面板，包括第一方面所述的基板。
第三方面，提供一种基板的制备方法，包括：在衬底上每个子像素区域形成第一TFT；所述第一TFT包括第一有源层和第一栅极；所述第一有源层包括第一有源区、位于所述第一有源区两侧的第一导体化区和第二导体化区，所述第一导体化区的面积大于所述第二导体化区的面积；所述第一有源区在衬底上的正投影与所述第一栅极在衬底上的正投影至少部分重叠；所述制备方法还包括形成电容电极，所述电容电极在所述衬底上的正投影与所述第一导体化区在所述衬底上的正投影至少部分重叠，且所述电容电极与所述第一栅极电连接；所述电容电极与所述第一有源层之间通过栅绝缘层隔离。
优选的，所述第一有源层、所述栅绝缘层和所述第一栅极依次沿远离所述衬底的方向形成；所述制备方法还包括在所述第一栅极远离所述衬底一侧形成层间绝缘层，在所述层间绝缘层远离所述衬底一侧形成第一电极和第二电极；所述第一电极通过所述层间绝缘层和所述栅绝缘层上的过孔与所述第一导体化区电连接，所述第二电极通过所述层间绝缘层和所述栅绝缘层上的过孔与所述第二导体化区电连接。
进一步优选的，所述第一电极在衬底上的正投影与所述电容电极在所述衬底上的正投影至少部分重叠。
优选的，在每个子像素区域还形成第二TFT；所述第二TFT包括第二有源层、第二栅极、第三电极和第四电极；所述第二有源层包括第二有源区、位于所述第二有源区两侧的第三导体化区和第四导体化区；所述第二有源区在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影至少部分重叠；所述第三电极与所述第三导体化区电连接，所述第四电极与所述第四导体化区电连接，且所述电容电极与所述第一栅极通过所述第四电极电连接；其中，所述第一有源层的面积大于所述第二有源层的面积，且二者之间电性绝缘。
进一步优选的，所述第一有源层和所述第二有源层同步形成；所述第一栅极、所述第二栅极和所述电容电极同步形成；第一电极、第二电极、所述第三电极和所述第四电极同步形成。
进一步可选的，形成所述第一有源层、所述第二有源层，包括：形成半导体薄膜，并在所述半导体薄膜上形成第一光刻胶层；采用半色调掩模板对所述第一光刻胶层进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；所述光刻胶完全保留部分与待形成的所述第一有源区和所述第二有源区对应，所述光刻胶半保留部分与待形成的所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区对应，所述光刻胶完全去除与其他区域对应；采用刻蚀工艺对与所述光刻胶完全去除部分对应的所述半导体薄膜进行刻蚀；去除所述光刻胶半保留部分，对所述光刻胶半保留部分对应的所述半导体薄膜进行导体化处理，分别形成所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区，与所述光刻胶完全保留部分对应的所述半导体薄膜形成所述第一有源区和所述第二有源区；去除所述光刻胶完全保留部分。
可选的，形成所述第一有源层、所述第二有源层，包括：形成第一半导体层、第二半导体层，且所述第一半导体层和所述第二半导体层上方均保留光刻胶；所述第一半导体层位于待形成所述第一有源层的区域，所述第二半导体层位于待形成所述第二有源层的区域；形成第二光刻胶层，所述第二光刻胶层中的光刻胶为负性光刻胶；采用用于形成所述第一栅极、所述第二栅极和所述电容电极的掩模板，并有选择性的对所述第二光刻胶层进行曝光，以使得显影后保留与待形成所述第一有源区和所述第二有源区对应的光刻胶；其中，用于形成所述第一栅极、所述第二栅极和所述电容电极的掩模板中的透光区域与所述第一栅极、所述第二栅极和所述电容电极对应；去除待形成所述第一有源区和所述第二有源区以外的光刻胶，露出所述第一半导体层和所述第二半导体层的其余部分，并对露出部分进行导体化处理，分别形成所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区，被光刻胶覆盖的所述第一半导体层形成所述第一有源区，被光刻胶覆盖的所述第二半导体层形成所述第二有源区；去除剩余的光刻胶。
优选的，所述制备方法还包括在每个子像素区域形成OLED元件，所述OLED元件包括阳极、有机材料功能层和阴极；所述阳极或所述阴极与所述第一电极电连接。
进一步的，所述OLED元件为顶发射型。
优选的，所述栅绝缘层的厚度在的范围内。
本发明的实施例提供一种基板及其制备方法、显示面板，在每个子像素的第一TFT区域，通过合理设置第一导体化区和第二导体化区，使第一导体化区的面积尽量大，在此基础上，通过合理设置电容电极，可使电容电极与第一导体化区之间具有尽量大的重叠面积，因而，根据平行板电容公式，可使电容电极与第一导体化区形成的存储电容的容值较大。基于此，在要求的存储电容一定的情况下，可以减小存储电容区所占用的面积，从而有助于提高分辨率。此外，由于在存储电容较小时，会出现写入数据信号时容易受到TFT寄生电容影响的问题，而本发明也可避免此问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本发明提供的一种基板中一个子像素区域的俯视示意图一；
图1b为图1a中AA′向剖视示意图；
图1c为图1a中BB′向剖视示意图；
图2a为本发明提供的一种基板中一个子像素区域的俯视示意图二；
图2b为图2a中CC′向剖视示意图；
图2c为图2a中DD′向剖视示意图；
图3为本发明提供的一种形成存储电容的层叠结构示意图；
图4a为本发明提供的一种基板中一个子像素区域的俯视示意图三；
图4b为图4a中EE′向剖视示意图；
图4c为图4a中FF′向剖视示意图；
图5为本发明提供的一种第一TFT、第二TFT连接关系以及存储电容的等效电路图；
图6a为本发明提供的一种同步形成第一有源层和第二有源层后的俯视示意图；
图6b为本发明提供的一种同步形成第一栅极、第二栅极和电容电极后的俯视示意图；
图6c为本发明提供的一种形成过孔的俯视示意图；
图7a-图7f为本发明提供的一种形成第一有源层和第二有源层的过程示意图一；
图8a-8c为本发明提供的一种形成第一有源层和第二有源层的过程示意图二；
图9为本发明提供的一种用于形成第一栅极、第二栅极、电容电极的掩模板的示意图。
附图标记：
10-衬底；11-第一TFT；12-第二TFT；21-第一有源层；211-第一有源区；212-第一导体化区；213-第二导体化区；22-第二有源层；221-第二有源区；222-第三导体化区；223-第四导体化区；23-第一半导体层；24-第二半导体层；30-栅绝缘层；41-第一栅极；42-第二栅极；43-电容电极；50-层间绝缘层；61-第一电极；62-第二电极；63-第三电极；64-第四电极；70-第一光刻胶层；71-光刻胶完全保留部分；72-光刻胶半保留部分；80-半色调掩模板；81-完全不透明部分；82-半透明部分；83-完全透明部分；90-掩模板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基板，如图1a-图1c、图2a-图2c所示，包括衬底10、设置于衬底10上每个子像素区域的第一TFT11；第一TFT11包括第一有源层21和第一栅极41；第一有源层21包括第一有源区211、位于第一有源区211两侧的第一导体化区212和第二导体化区213，第一导体化区212的面积大于第二导体化区213的面积；第一有源区211在衬底10上的正投影与第一栅极41在衬底10上的正投影至少部分重叠；在此基础上，所述基板还包括电容电极43，电容电极43在衬底10上的正投影与第一导体化区212在衬底10上的正投影至少部分重叠，且电容电极43与第一栅极41电连接(图中未示意出)；电容电极43与第一有源层21之间通过栅绝缘层30隔离。
当然，对于第一TFT11而言，其还包括第一电极61和第二电极62，二者即为源极和漏极。第一电极61与第一导体化区212接触，第二电极62与第二导体化区213接触。当第一电极61与第一导体化区212接触后，可使第一导电化区212与第一电极61具有相同的电位；同理，当第二电极62与第二导体化区213接触后，可使第二导电化区213与第二电极62具有相同的电位。
需要说明的是，第一，第一有源区211为未被导体化的区域。在本发明中，第一有源区211即为第一TFT11的沟道区。
第二，第一TFT可以是底栅型，也可以是顶栅型。
第三，电容电极43与第一栅极41可以直接电连接，也可以通过其他导电电极使电容电极43与第一栅极41电连接。
本发明实施例提供一种基板，在每个子像素的第一TFT11区域，通过合理设置第一导体化区212和第二导体化区213，使第一导体化区212的面积尽量大，在此基础上，通过合理设置电容电极43，可使电容电极43与第一导体化区212之间具有尽量大的重叠面积，因而，根据平行板电容公式，可使电容电极43与第一导体化区212形成的存储电容的容值较大。基于此，在要求的存储电容一定的情况下，可以减小存储电容区所占用的面积，从而有助于提高分辨率。此外，由于在存储电容较小时，会出现写入数据信号时容易受到TFT寄生电容影响的问题，而本发明也可避免此问题。
优选的，栅绝缘层30的厚度在的范围内。这样，当电容电极43与第一导体化区212之间仅有栅绝缘层30时，可在保证起到绝缘作用的基础上，使电容电极43与第一导体化区212之间的厚度尽量小，从而进一步提高电容电极43与第一导体化区212形成的存储电容的容值。
优选的，如图2a-图2c所示，第一有源层21、栅绝缘层30和第一栅极41依次沿远离衬底10的方向设置；在此基础上，所述基板还包括设置于第一栅极41远离衬底10一侧的层间绝缘层50，第一电极61和第二电极62通过层间绝缘层50和栅绝缘层30上的过孔分别与第一导体化区212和第二导体化区213电连接。
即：第一TFT11为顶栅型。
本发明实施例通过将第一TFT11设置为顶栅型，可具有较小的寄生电容，因而，可用于高刷新频率的显示面板中，尤其是大尺寸显示面板中。此外，由于第一TFT11的除第一有源区211外，其余区域都被导体化，能够进一步减小第一TFT11的寄生电阻，可提高开态电流。
进一步优选的，如图2a-图2c所示，第一电极61在衬底10上的正投影与电容电极43在衬底10上的正投影至少部分重叠。
由于第一电极61与第一导体化区212电连接，二者等电位，且第一电极61和电容电极43之间存在层间绝缘层50，因而，如图3所示，电容电极43与第一导体化区212形成的存储电容为Cst1，电容电极43与第一电极61形成的存储电容为Cst2；Cst1与Cst2并联。
需要说明的是，可通过合理设置第一电极61，可使第一电极61与第一导体化区212之间具有尽量大的重叠面积。
在电容电极43与第一导体化区212形成存储电容Cst1的基础上，通过使电容电极43与第一电极61形成存储电容Cst2，而Cst1与Cst2并联，使得总存储电容Cst进一步的增大，更有利于提高分辨率。此外，虽然层间绝缘层50的厚度比栅绝缘层30的厚度厚，但是不可避免的还会存在断线以及其他缺陷导致位于其两侧的电极电连接，因而，可适当的增加层间绝缘层50的厚度以提升良率，这样虽然Cst2会减小，但总存储电容Cst还是会大于Cst1。
其中，层间绝缘层50的厚度可设置为
优选的，如图4a-图4c所示，每个子像素区域还包括第二TFT12；第二TFT12包括第二有源层22、第二栅极42、第三电极63和第四电极64；第二有源层22包括第二有源区221、位于第二有源区221两侧的第三导体化区222和第四导体化区223；第二有源区221在衬底10上的正投影与第二栅极42在衬底10上的正投影至少部分重叠；第三电极63与第三导体化区222电连接，第四电极64与第四导体化区223电连接，且电容电极43与第一栅极41通过第四电极电连接64。其中，第一有源层21的面积大于第二有源层22的面积，且二者之间电性绝缘。
第一TFT11、第二TFT12连接关系以及存储电容的等效电路图如图5所示。第二TFT12的第二栅极42可与栅线连接，第二TFT12的第三电极63可与数据线连接，第二TFT12用于开关TFT；第一TFT11的第二电极62与供电电压线连接，第一TFT11的第一电极61与显示元件连接，通过第一TFT11驱动显示元件发光。
需要说明的是，第二有源区221为未被导体化的区域。在本发明中，第二有源区221即为第二TFT12的沟道区。
本发明实施例通过在每个子像素中设置第一TFT11和第二TFT12，将第一TFT11用作开关TFT，第二TFT12用作驱动TFT，可使本发明的基板应用于高端显示产品，例如OLED(Organic Light-Emitting Diode，有机电致发光二极管)显示装置中。
进一步优选的，第一有源层21和第二有源层22同层设置；第一栅极41、第二栅极42和电容电极43同层设置；第一电极61、第二电极62、第三电极63和第四电极64同层设置。这样，可简化制备工艺。
其中，当第一有源层21和第二有源层22同层设置时，为使二者电性绝缘，可使第一有源层21和第二有源层22之间具有一定的间距。
可选的，所述基板还包括设置于每个子像素区域的OLED元件，OLED元件可包括阳极、有机材料功能层和阴极。
其中，第一电极61可与阳极或所述阴极电连接。本领域技术人员可以理解，当OLED元件中阳极按像素隔开，阴极用于接收统一信时，第一电极61与阳极电连接；当OLED元件中阴极按像素隔开，阳极用于接收统一信时，第一电极61与阴极电连接。本发明实施例以第一电极61与阳极电连接为例进行说明。有机材料功能层和阴极依次设置于阳极远离衬底10的一侧。有机材料功能层可包括空穴注入层、空穴传输层、发光层、电子传输层、电子注入层。
本发明的基板可应用于OLED显示装置中，而OLED显示装置具有低功耗、高对比度、宽视角、易于实现柔性等优点。
进一步优选的，所述OLED元件为顶发射型。
即，在阳极、有机材料功能层和阴极依次设置于衬底10上的情况下，阳极不透光，阴极透光。
为实现较好的发光性能，阳极材料应为高功函数材料，阴极材料应应为低功函数材料，基于此，阳极可采用ITO(氧化铟锡)/Ag(银)/ITO的层叠结构，阴极可采用Ag等低功函数材料。在此情况下，阴极应制作的薄一些，以保证光能阴极可透过。
本发明实施例通过将OLED元件设置为顶发射型，可提高开口率，因而可进一步提高分辨率，当该基板应用于显示面板时，有利于实现4K甚至8K超高清显示，从而得到高清晰度，高保真的显示画面。
基于上述，第一有源层21、第二有源层22的材料可以为氧化物、非晶硅、多晶硅、有机材料中的一种。
其中，氧化物包括：a-IGZO(非晶铟-镓-氧化锌)，ZnON(锌氮氧化物)，IZTO(铟锌锡氧化物)等。有机材料包括：六噻吩，聚噻吩等。
栅绝缘层30和层间绝缘层50的材料包括但不限于SiOx(氧化硅)、SiNx(氮化硅)、SiON(氮氧化硅)等介质材料，也可以是各种新型的有机绝缘材料，或高介电常数(k)的材料如AlOx(氧化铝)，HfOx(氧化铪)，TaOx(氧化钽)等。
第一电极61、第二电极62、第三电极63、第四电极64、电容电极43、第一栅极41、第二栅极42等电极的材料包括但不限于Ag(银)，Cu(铜)，Al(铝)，Mo(钼)等金属材料；也可以是包括上述金属材料的合金，例如AlNd(铝钕合金)、MoNb(钼铌合金)等。其中，这些电极可以是一层结构，也可以是多层结构，例如Mo/Cu/Mo的三层结构。
本发明实施例还提供一种显示面板，包括上述的基板。其具有与上述基板相同的效果，在此不再赘述。
本发明实施例还提供一种基板的制备方法，如图1a-图1c、图2a-图2c所示，包括：在衬底10上每个子像素区域形成第一TFT11；第一TFT11包括第一有源层21和第一栅极41；第一有源层21包括第一有源区211、位于第一有源区211两侧的第一导体化区212和第二导体化区213，第一导体化区212的面积大于第二导体化区213的面积；第一有源区211在衬底10上的正投影与第一栅极41在衬底10上的正投影至少部分重叠；在此基础上，所述制备方法还包括形成电容电极43，电容电极43在衬底10上的正投影与第一导体化区212在衬底10上的正投影至少部分重叠，且电容电极43与第一栅极41电连接(图中未示意出)；电容电极43与第一有源层21之间通过栅绝缘层30隔离。
当然，对于第一TFT11而言，其还包括第一电极61和第二电极62，二者即为源极和漏极。第一电极61与第一导体化区212接触，第二电极62与第二导体化区213接触。当第一电极61与第一导体化区212接触后，可使第一导电化区212与第一电极61具有相同的电位；同理，当第二电极62与第二导体化区213接触后，可使第二导电化区213与第二电极62具有相同的电位。
本发明实施例提供一种基板的制备方法，在每个子像素的第一TFT11区域，通过合理设置第一导体化区212和第二导体化区213，使第一导体化区212的面积尽量大，在此基础上，通过合理设置电容电极43，可使电容电极43与第一导体化区212之间具有尽量大的重叠面积，因而，根据平行板电容公式，可使电容电极43与第一导体化区212形成的存储电容的容值较大。基于此，在要求的存储电容一定的情况下，可以减小存储电容区所占用的面积，从而有助于提高分辨率。此外，由于存储电容较小，写入数据信号时容易受到TFT寄生电容的影响，而本发明也可避免此问题。
优选的，栅绝缘层30的厚度在的范围内。这样，当电容电极43与第一导体化区212之间仅有栅绝缘层30时，可在保证起到绝缘作用的基础上，使电容电极43与第一导体化区212之间的厚度尽量小，从而进一步提高电容电极43与第一导体化区212形成的存储电容的容值。
优选的，如图2a-图2c所示，第一有源层21、栅绝缘层30和第一栅极41依次沿远离衬底10的方向形成；在此基础上，所述制备方法还包括在第一栅极41远离衬底10一侧形成层间绝缘层50，第一电极61通过层间绝缘层50和栅绝缘层30上的过孔与第一导体化区212接触而电连接，第二电极62通过层间绝缘层50和栅绝缘层30上的过孔与第二导体化区213接触而电连接。
即：第一TFT11为顶栅型。
本发明实施例通过将第一TFT11形成为顶栅型结构，可具有较小的寄生电容，因而，可用于高刷新频率的显示面板中，尤其是大尺寸显示面板中。此外，由于第一TFT11的除第一有源区211外，其余区域都被导体化，能够进一步提高减小第一TFT11的寄生电阻，可提高开态电流。
进一步优选的，如图2a-图2c所示，第一电极61在衬底10上的正投影与电容电极43在衬底10上的正投影至少部分重叠。
由于第一电极61与第一导体化区212电连接，二者等电位，且第一电极61和电容电极43之间存在层间绝缘层50，因而，如图3所示，电容电极43与第一导体化区212形成的存储电容为Cst1，电容电极43与第一电极61形成的存储电容为Cst2；Cst1与Cst2并联。
需要说明的是，可通过合理设置第一电极61，可使第一电极61与第一导体化区212之间具有尽量大的重叠面积。
在电容电极43与第一导体化区212形成存储电容Cst1的基础上，通过使电容电极43与第一电极61形成存储电容Cst2，而Cst1与Cst2并联，使得总存储电容Cst进一步的增大，更有利于提高分辨率。此外，虽然层间绝缘层50的厚度比栅绝缘层30的厚度厚，但是不可避免的还会存在断线以及其他缺陷导致位于其两侧的电极电连接，因而，可适当的增加层间绝缘层50的厚度以提升良率，这样虽然Cst2会减小，但总存储电容Cst还是会大于Cst1。
其中，层间绝缘层50的厚度可设置为
优选的，如图4a-图4c所示，在每个子像素区域还形成第二TFT12；第二TFT12包括第二有源层22、第二栅极42、第三电极63和第四电极64；第二有源层22包括第二有源区221、位于第二有源区221两侧的第三导体化区222和第四导体化区223；第二有源区221在衬底10上的正投影与第二栅极42在衬底10上的正投影至少部分重叠；第三电极63与第三导体化区222电连接，第四电极64与第四导体化区223电连接，且电容电极43与第一栅极41通过第四电极64电连接。其中，第一有源层21的面积大于第二有源层22的面积，且二者之间电性绝缘。
第一TFT11、第二TFT12连接关系以及存储电容的等效电路图如图5所示。第二TFT12的第二栅极42可与栅线连接，第二TFT12的第三电极63可与数据线连接，第二TFT12用于开关TFT；第一TFT11的第二电极62与供电电压线连接，第一TFT11的第一电极61与显示元件连接，通过第一TFT11驱动显示元件发光。
本发明实施例通过在每个子像素中设置第一TFT11和第二TFT12，将第一TFT11用作开关TFT，第二TFT12用作驱动TFT，可使本发明的基板应用于高端显示产品，例如OLED显示装置中。
进一步的，如图6a所示，第一有源层21和第二有源层22同步形成；如图6b所示，第一栅极41、第二栅极42和电容电极43同步形成；在此基础上，参考图4a所示，第一电极61、第二电极62、第三电极63和第四电极64同步形成。这样，可简化制备工艺。
当第一有源层21和第二有源层22同步形成时，为使二者电性绝缘，可使第一有源层21和第二有源层22之间具有一定的间距。
当然，在形成第一电极61、第二电极62、第三电极63和第四电极64之前，如图6c所示，需先形成贯穿层间绝缘层50和栅绝缘层30的过孔，以使第一电极61与第一导体化区212电连接，第二电极62与第二导体化区213电连接，第三电极63与第三导体化区222电连接，第四电极64与第四导体化区223电连接；并在层间绝缘层50上形成过孔，以使第四电极64与第一栅极41和电容电极43电连接。
其中，第一有源层21、第二有源层22的材料可以为氧化物、非晶硅、多晶硅、有机材料中的一种。
其中，氧化物包括：a-IGZO，ZnON，IZTO等。有机材料包括：六噻吩，聚噻吩等。
第一电极61、第二电极62、第三电极63、第四电极64、电容电极43、第一栅极41、第二栅极42等电极的材料包括但不限于Ag，Cu，Al，Mo等金属材料；也可以是包括上述金属材料的合金，例如AlNd、MoNb等。其中，这些电极可以是一层结构，也可以是多层结构，例如Mo/Cu/Mo的三层结构。
栅绝缘层30和层间绝缘层50的材料包括但不限于SiOx、SiNx、SiON等介质材料，也可以是各种新型的有机绝缘材料，或高介电常数(k)的材料如AlOx，HfOx，TaOx等。
进一步可选的，形成第一有源层21、第二有源层22，具体包括如下步骤：
S11、如图7a所示，形成半导体薄膜20，并在半导体薄膜20上形成第一光刻胶层70。
S12、如图7b和图7c所示，采用半色调掩模板80对第一光刻胶层70进行曝光，显影后形成光刻胶完全保留部分71、光刻胶半保留部分72和光刻胶完全去除部分；光刻胶完全保留部分71与待形成的第一有源区211和第二有源区221对应，光刻胶半保留部分72与待形成的第一导体化区212、第二导体化区213、第三导体化区222和第四导体化区223对应，光刻胶完全去除与其他区域对应。
参考图7b所示，半色调掩模板80包括完全不透明部分81、半透明部分82、完全透明部分83；即：半色调掩模板80是指在透明衬底材料上在某些区域形成不透光的遮光层，在另外一些区域形成半透光的遮光层，其他区域不形成任何遮光层；其中，半透明部分82的遮光层厚度小于完全不透明部分81的遮光层厚度；此外，可以通过调节半透明部分82的遮光层厚度来改变半透明部分82遮光层对紫外光的透过率。
基于此，半色调掩模板80的工作原理说明如下：通过控制半色调掩模板80上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使第一光刻胶层70进行有选择性的曝光、显影后，形成与半色调掩模板80的完全不透明部分81、半透明部分82以及完全透明部分83分别对应的光刻胶完全保留部分71、光刻胶半保留部分72和光刻胶完全去除部分。
其中，上述以光刻胶为正性胶进行说明。当然，光刻胶也可以是负性胶，在此情况下，在曝光后，光刻胶完全保留部分71与半色调掩模板80的完全透明部分83对应，光刻胶完全去除部分与半色调掩模板80的完全不透明部分81对应，具体原理与上述一致，在此不再赘述。
S13、如图7d所示，采用刻蚀工艺对与光刻胶完全去除部分对应的半导体薄膜20进行刻蚀。
示例的，可采用干法刻蚀工艺，对与光刻胶完全去除部分对应的半导体薄膜20进行刻蚀。
S14、如图7e所示，去除光刻胶半保留部分72，对光刻胶半保留部分对应的半导体薄膜20进行导体化处理，分别形成第一导体化区212、第二导体化区213、第三导体化区222和第四导体化区223，与光刻胶完全保留部分71对应的半导体薄膜20形成第一有源区211和第二有源区221。
示例的，可采用灰化工艺去除光刻胶半保留部分72。
其中，导体化处理的可采用等离子体处理、采用惰性气体轰击、掺杂等方法。
S15、如图7f所示，去除光刻胶完全保留部分。
基于上述S11-S14，通过一次构图工艺便可形成第一有源层21和第二有源层22。
或者，可选的，形成第一有源层21、第二有源层22，具体包括如下步骤：
S21、如图8a所示，形成第一半导体层23、第二半导体层24，且第一半导体层23和第二半导体层24上方均保留光刻胶；第一半导体层23位于第一有源层21的区域，第二半导体层24位于待形成第二有源层22的区域。
该步骤中，具体为：先形成半导体薄膜，经过曝光、显影、刻蚀后可形成第一半导体层23和第二半导体层24。但是对第一半导体层23和第二半导体层24上方的光刻胶进行保留。
S22、如图8b所示，形成第二光刻胶层，第二光刻胶层中的光刻胶为负性光刻胶；采用用于形成第一栅极41、第二栅极42和电容电极43的掩模板，并有选择性的对第二光刻胶层进行曝光，以使得显影后保留与待形成第一有源区211和第二有源区221对应的光刻胶；其中，用于形成第一栅极41、第二栅极42和电容电极43的掩模板90中的透光区域与第一栅极41、第二栅极42和电容电极43对应(如图9所示)。
其中，由于第一有源区211与第一栅极41交叠，第二有源区221与第二栅极42交叠，因此，在有选择性的曝光时，仅使第一栅极41与第一有源区211重叠的区域所对应的掩模板的透光区域曝光，使第二栅极42与第二有源区221重叠的区域所对应的透光区域曝光。
选择性曝光可通过修改曝光机中的作业文件(Jobfile)实现，本领域技术人员能够理解，比如只曝光第一有源区211以及第二有源区221对应部分的光刻胶，这样可以借用用于形成所述第一栅极、所述第二栅极和所述电容电极的掩模板来进行第一半导体层23和第二半导体层24的其余部分的导体化处理，节约成本。
S23、如图8c所示，去除待形成第一有源区211和第二有源区221以外的光刻胶，露出第一半导体层23和第二半导体层24的其余部分，并对露出部分进行导体化处理，分别形成第一导体化区212、第二导体化区213、第三导体化区222和第四导体化区223，被光刻胶覆盖的第一半导体层23形成第一有源区211，被光刻胶覆盖的第二半导体层24形成第二有源区221(参考图7e所示)。
示例的，可采用灰化工艺去除待形成第一有源区211和第二有源区221以外的光刻胶。由于第一有源区211和第二有源区221上方的光刻胶厚度比其他区域后，因此，在灰化工艺后，第一有源区211和第二有源区221上方的光刻胶仅是减薄一定厚度，仍然有光刻胶存在。
S24、参考图7f所示，去除剩余的光刻胶。
基于上述S21-S24，通过两次光刻，可区分出需要导体化的区域和非导体化区域，而且，第二次光刻采用的是用于形成第一栅极41、第二栅极42和电容电极43的掩模板，并未增加掩模板，不会导致成本的增加。
可选的，所述制备方法还包括在每个子像素区域形成OLED元件，OLED元件可包括阳极、有机材料功能层和阴极。
其中，第一电极61可与阳极电连接。有机材料功能层和阴极依次设置于阳极远离衬底10的一侧。有机材料功能层可包括空穴注入层、空穴传输层、发光层、电子传输层、电子注入层。
本发明的基板可应用于OLED显示装置中，而OLED显示装置具有低功耗、高对比度、宽视角、易于实现柔性等优点。
进一步优选的，所述OLED元件为顶发射型。
即，在阳极、有机材料功能层和阴极依次设置于衬底10上的情况下，阳极不透光，阴极透光。
为实现较好的发光性能，阳极材料应为高功函数材料，阴极材料应应为低功函数材料，基于此，阳极可采用ITO(氧化铟锡)/Ag(银)/ITO的层叠结构，阴极可采用Ag等低功函数材料。在此情况下，阴极应制作的薄一些，以保证光能阴极可透过。
本发明实施例通过将OLED元件设置为顶发射型，可提高开口率，因而可进一步提高分辨率，当该基板应用于显示面板时，有利于实现4K甚至8K超高清显示，从而得到高清晰度，高保真的显示画面。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种基板，其特征在于，包括衬底、设置于所述衬底上每个子像素区域的第一TFT；所述第一TFT包括第一有源层和第一栅极；
所述第一有源层包括第一有源区、位于所述第一有源区两侧的第一导体化区和第二导体化区，所述第一导体化区的面积大于所述第二导体化区的面积；所述第一有源区在衬底上的正投影与所述第一栅极在衬底上的正投影至少部分重叠；
所述基板还包括电容电极，所述电容电极在所述衬底上的正投影与所述第一导体化区在所述衬底上的正投影至少部分重叠，且所述电容电极与所述第一栅极电连接；所述电容电极与所述第一有源层之间通过栅绝缘层隔离。
2.根据权利要求1所述的基板，其特征在于，所述第一有源层、所述栅绝缘层和所述第一栅极依次沿远离所述衬底的方向设置；
所述基板还包括设置于所述第一栅极远离所述衬底一侧的层间绝缘层、设置于所述层间绝缘层远离所述衬底一侧的第一电极和第二电极；所述第一电极与所述第一导体化区电连接，所述第二电极与所述第二导体化区电连接。
3.根据权利要求2所述的基板，其特征在于，所述第一电极在衬底上的正投影与所述电容电极在所述衬底上的正投影至少部分重叠。
4.根据权利要求1-3任一项所述的基板，其特征在于，每个子像素区域还包括第二TFT；所述第二TFT包括第二有源层、第二栅极、第三电极和第四电极；
所述第二有源层包括第二有源区、位于所述第二有源区两侧的第三导体化区和第四导体化区；所述第二有源区在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影至少部分重叠；所述第三电极与所述第三导体化区电连接，所述第四电极与所述第四导体化区电连接，且所述电容电极与所述第一栅极通过所述第四电极电连接；
其中，所述第一有源层的面积大于所述第二有源层的面积，且二者之间电性绝缘。
5.根据权利要求4所述的基板，其特征在于，所述第一有源层和所述第二有源层同层设置；
所述第一栅极、所述第二栅极和所述电容电极同层设置；
第一电极、第二电极、所述第三电极和所述第四电极同层设置。
6.根据权利要求2所述的基板，其特征在于，还包括设置于每个子像素区域的OLED元件，所述OLED元件包括阳极、有机材料功能层和阴极；
所述阳极或所述阴极与所述第一电极电连接。
7.根据权利要求6所述的基板，其特征在于，所述OLED元件为顶发射型。
8.根据权利要求1所述的基板，其特征在于，所述栅绝缘层的厚度在的范围内。
9.根据权利要求1所述的基板，其特征在于，所述第一有源层的材料包括氧化物、非晶硅、多晶硅、有机材料中的一种。
10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的基板。
11.一种基板的制备方法，其特征在于，包括：在衬底上每个子像素区域形成第一TFT；所述第一TFT包括第一有源层和第一栅极；
所述第一有源层包括第一有源区、位于所述第一有源区两侧的第一导体化区和第二导体化区，所述第一导体化区的面积大于所述第二导体化区的面积；所述第一有源区在衬底上的正投影与所述第一栅极在衬底上的正投影至少部分重叠；
所述制备方法还包括形成电容电极，所述电容电极在所述衬底上的正投影与所述第一导体化区在所述衬底上的正投影至少部分重叠，且所述电容电极与所述第一栅极电连接；所述电容电极与所述第一有源层之间通过栅绝缘层隔离。
12.根据权利要求11所述的制备方法，其特征在于，所述第一有源层、所述栅绝缘层和所述第一栅极依次沿远离所述衬底的方向形成；
所述制备方法还包括在所述第一栅极远离所述衬底一侧形成层间绝缘层，在所述层间绝缘层远离所述衬底一侧形成第一电极和第二电极；所述第一电极通过所述层间绝缘层和所述栅绝缘层上的过孔与所述第一导体化区电连接，所述第二电极通过所述层间绝缘层和所述栅绝缘层上的过孔与所述第二导体化区电连接。
13.根据权利要求12所述的制备方法，其特征在于，所述第一电极在衬底上的正投影与所述电容电极在所述衬底上的正投影至少部分重叠。
14.根据权利要求11-13任一项所述的制备方法，其特征在于，在每个子像素区域还形成第二TFT；所述第二TFT包括第二有源层、第二栅极、第三电极和第四电极；
所述第二有源层包括第二有源区、位于所述第二有源区两侧的第三导体化区和第四导体化区；所述第二有源区在所述衬底上的正投影与所述第二栅极在所述衬底上的正投影至少部分重叠；所述第三电极与所述第三导体化区电连接，所述第四电极与所述第四导体化区电连接，且所述电容电极与所述第一栅极通过所述第四电极电连接；
其中，所述第一有源层的面积大于所述第二有源层的面积，且二者之间电性绝缘。
15.根据权利要求14所述的制备方法，其特征在于，所述第一有源层和所述第二有源层同步形成；
所述第一栅极、所述第二栅极和所述电容电极同步形成；
第一电极、第二电极、所述第三电极和所述第四电极同步形成。
16.根据权利要求15所述的制备方法，其特征在于，形成所述第一有源层、所述第二有源层，包括：
形成半导体薄膜，并在所述半导体薄膜上形成第一光刻胶层；
采用半色调掩模板对所述第一光刻胶层进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；所述光刻胶完全保留部分与待形成的所述第一有源区和所述第二有源区对应，所述光刻胶半保留部分与待形成的所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区对应，所述光刻胶完全去除与其他区域对应；
采用刻蚀工艺对与所述光刻胶完全去除部分对应的所述半导体薄膜进行刻蚀；
去除所述光刻胶半保留部分，对所述光刻胶半保留部分对应的所述半导体薄膜进行导体化处理，分别形成所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区，与所述光刻胶完全保留部分对应的所述半导体薄膜形成所述第一有源区和所述第二有源区；
去除所述光刻胶完全保留部分。
17.根据权利要求15所述的制备方法，其特征在于，形成所述第一有源层、所述第二有源层，包括：
形成第一半导体层、第二半导体层，且所述第一半导体层和所述第二半导体层上方均保留光刻胶；所述第一半导体层位于待形成所述第一有源层的区域，所述第二半导体层位于待形成所述第二有源层的区域；
形成第二光刻胶层，所述第二光刻胶层中的光刻胶为负性光刻胶；采用用于形成所述第一栅极、所述第二栅极和所述电容电极的掩模板，并有选择性的对所述第二光刻胶层进行曝光，以使得显影后保留与待形成所述第一有源区和所述第二有源区对应的光刻胶；其中，用于形成所述第一栅极、所述第二栅极和所述电容电极的掩模板中的透光区域与所述第一栅极、所述第二栅极和所述电容电极对应；
去除待形成所述第一有源区和所述第二有源区以外的光刻胶，露出所述第一半导体层和所述第二半导体层的其余部分，并对露出部分进行导体化处理，分别形成所述第一导体化区、所述第二导体化区、所述第三导体化区和所述第四导体化区，被光刻胶覆盖的所述第一半导体层形成所述第一有源区，被光刻胶覆盖的所述第二半导体层形成所述第二有源区；
去除剩余的光刻胶。
18.根据权利要求12所述的制备方法，其特征在于，还包括在每个子像素区域形成OLED元件，所述OLED元件包括阳极、有机材料功能层和阴极；
所述阳极或所述阴极与所述第一电极电连接。
19.根据权利要求11所述的制备方法，其特征在于，所述OLED元件为顶发射型。
20.根据权利要求11所述的制备方法，其特征在于，所述栅绝缘层的厚度在的范围内。
CN201710778807.1A 2017-08-31 2017-08-31 一种显示装置用基板及其制备方法、显示面板 Active CN109427820B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710778807.1A CN109427820B (zh) 2017-08-31 2017-08-31 一种显示装置用基板及其制备方法、显示面板
JP2018562625A JP7060210B2 (ja) 2017-08-31 2018-01-25 アレイ基板、表示装置およびアレイ基板の製造方法
PCT/CN2018/074123 WO2019041742A1 (en) 2017-08-31 2018-01-25 MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
EP18796571.0A EP3688807A4 (en) 2017-08-31 2018-01-25 MATRIX SUBSTRATE, DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
US16/079,744 US11239297B2 (en) 2017-08-31 2018-01-25 Array substrate with capacitor including conductive part of active layer and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710778807.1A CN109427820B (zh) 2017-08-31 2017-08-31 一种显示装置用基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN109427820A true CN109427820A (zh) 2019-03-05
CN109427820B CN109427820B (zh) 2021-02-23

Family

ID=65512825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710778807.1A Active CN109427820B (zh) 2017-08-31 2017-08-31 一种显示装置用基板及其制备方法、显示面板

Country Status (5)

Country Link
US (1) US11239297B2 (zh)
EP (1) EP3688807A4 (zh)
JP (1) JP7060210B2 (zh)
CN (1) CN109427820B (zh)
WO (1) WO2019041742A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312772A (zh) * 2020-02-25 2020-06-19 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置
CN115440789A (zh) * 2022-11-09 2022-12-06 北京京东方技术开发有限公司 显示面板和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068379A4 (en) * 2019-11-29 2023-05-17 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND METHOD OF MANUFACTURE THEREOF AND DISPLAY PANEL
WO2023224594A1 (en) * 2022-05-16 2023-11-23 OLEDWorks LLC Segmented oled with electrostatic discharge protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048861A1 (en) * 2001-06-01 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
CN105408813A (zh) * 2013-08-26 2016-03-16 苹果公司 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器
CN106129097A (zh) * 2016-05-25 2016-11-16 友达光电股份有限公司 像素结构及其显示面板
TWM535405U (zh) * 2016-10-07 2017-01-11 友達光電股份有限公司 有機發光二極體元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904807B2 (ja) * 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2010177223A (ja) * 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
US9412799B2 (en) * 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9887253B2 (en) * 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
CN103985736A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 Amoled阵列基板及制作方法和显示装置
CN104134674B (zh) 2014-07-18 2017-02-01 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
KR101631549B1 (ko) * 2014-09-04 2016-06-20 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 제조하는 방법
EP3029733B1 (en) * 2014-12-06 2020-03-04 LG Display Co., Ltd. Organic light emitting display device
KR102541552B1 (ko) * 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048861A1 (en) * 2001-06-01 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
CN105408813A (zh) * 2013-08-26 2016-03-16 苹果公司 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器
TWI552333B (zh) * 2013-08-26 2016-10-01 蘋果公司 具有矽及半導電性氧化物薄膜電晶體之顯示器
CN106129097A (zh) * 2016-05-25 2016-11-16 友达光电股份有限公司 像素结构及其显示面板
TWM535405U (zh) * 2016-10-07 2017-01-11 友達光電股份有限公司 有機發光二極體元件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312772A (zh) * 2020-02-25 2020-06-19 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN111312772B (zh) * 2020-02-25 2022-10-25 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US11711944B2 (en) 2020-02-25 2023-07-25 Boe Technology Group Co., Ltd. Organic light-emitting diode display substrate, manufacturing method thereof, and display device
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置
US11955063B2 (en) 2021-12-09 2024-04-09 Boe Technology Group Co., Ltd. Display panel and display device
CN115440789A (zh) * 2022-11-09 2022-12-06 北京京东方技术开发有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN109427820B (zh) 2021-02-23
WO2019041742A1 (en) 2019-03-07
EP3688807A1 (en) 2020-08-05
US20210193768A1 (en) 2021-06-24
JP7060210B2 (ja) 2022-04-26
EP3688807A4 (en) 2021-05-19
US11239297B2 (en) 2022-02-01
JP2021500588A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US10084030B2 (en) Backplane substrate and organic light emitting diode display using the same
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
WO2019185011A1 (zh) 阵列基板及其制备方法、显示装置
CN109728000B (zh) 一种透明显示基板和显示面板
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN109256396A (zh) 一种透明显示基板及透明显示面板
CN109427820A (zh) 一种基板及其制备方法、显示面板
EP3278368B1 (en) Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
CN109166896A (zh) 显示面板及其制作方法
US20070152217A1 (en) Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
CN107546245A (zh) 有机发光显示装置及其制造方法
CN109326624B (zh) 像素电路、其制造方法及显示装置
US10355064B2 (en) AMOLED display substrate, method for fabricating the same and display device
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
JP2006286773A (ja) 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
CN110416278A (zh) 显示基板及其制备方法、显示装置
KR20100042932A (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US12022710B2 (en) Organic light emitting display device
US20220102458A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
CN104009043A (zh) 像素结构及其制作方法
TWI546954B (zh) 電激發光顯示面板之畫素結構及其製作方法
TWI549265B (zh) 畫素結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant