CN1841779A - 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管、薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1841779A
CN1841779A CNA2006100591238A CN200610059123A CN1841779A CN 1841779 A CN1841779 A CN 1841779A CN A2006100591238 A CNA2006100591238 A CN A2006100591238A CN 200610059123 A CN200610059123 A CN 200610059123A CN 1841779 A CN1841779 A CN 1841779A
Authority
CN
China
Prior art keywords
electrode
semiconductor
film transistor
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100591238A
Other languages
English (en)
Other versions
CN1841779B (zh
Inventor
崔埈厚
高俊哲
崔凡洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1841779A publication Critical patent/CN1841779A/zh
Application granted granted Critical
Publication of CN1841779B publication Critical patent/CN1841779B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种TFT、一种TFT阵列面板和制造TFT阵列面板的方法。制造TFT阵列面板的方法包括：在基板上形成彼此分开的第一电极和第二电极；在基板上形成包括非晶硅和多晶硅的硅层；通过构图硅层形成半导体；在半导体上形成栅极绝缘层；形成第三电极来与栅极绝缘层上的半导体重叠；在第三电极上形成钝化层；以及在钝化层上形成像素电极。因为TFT在TFT的沟道区包括多晶硅，所以TFT阵列面板具有高的迁移率。

Description

薄膜晶体管、薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管(TFT)，一种TFT阵列面板以及TFT阵列面板的制造方法。
背景技术
根据它们的晶态，存在两种类型的硅。一种是非晶硅而另一种是晶体硅。
非晶硅常用于形成TFT的半导体，该TFT用在使用具有相对低熔点的玻璃基板的显示装置中。
然而，非晶硅具有低电迁移率的问题。因为这样的问题，所以不适于将其应用到大尺寸显示装置的半导体。
低电迁移率的问题可以通过使用多晶硅取代非晶硅来克服。多晶硅具有好的电特性，比如高电迁移率，在高频工作时的更好的性能以及更少的泄漏电流。
多晶硅通常由非晶硅的激光退火获得，比如准分子激光退火或连续横向固化技术。因此，显示面板的处理成本增加。而且，在该情形，难于在整个显示面板上获得具有均匀结晶度的多晶硅。
发明内容
本发明提供了一种显示面板，其以低制造成本来制造，同时在面板的整个区域上显示了均匀的特性。
本发明还提供了一种制造这种显示面板的方法。
根据本发明的一方面，TFT包括：形成于基板上且彼此分开的第一电极和第二电极；形成于第一和第二电极上且具有非晶硅和多晶硅的半导体；形成于半导体中的第一绝缘层；以及形成于第一绝缘层上且放置在半导体上的第三电极。
这里，半导体中多晶硅相对于非晶硅的比例在接近第三电极的半导体的第一表面最高，且其可以从底部向半导体的第一表面增加。半导体中多晶硅的每个晶粒的尺寸可以大于200。
TFT还可以包括单独形成于第一电极和半导体之间以及形成于第二电极和半导体之间的第一欧姆接触和第二欧姆接触。第一和第二欧姆接触可以包括用杂质掺杂的非晶硅，而且半导体可以包括硅。
TFT还可以包括形成于半导体和第一绝缘层之间的第二绝缘层。第二绝缘层可以具有基本与半导体相同的平面形状，或其可以覆盖半导体的整个部分。
根据本发明的另一方面，TFT阵列面板包括：基板、形成于基板上的第一TFT，以及连接到第一TFT的像素电极。
在该结构中，第一TFT包括：具有彼此相对放置的第一表面和第二表面的半导体；与半导体重叠且与半导体的第一表面接触的第一电极；与半导体重叠且与半导体的第一表面接触且与像素电极连接的第二电极；形成于半导体的第二表面上的第一绝缘元件；以及形成于第一绝缘元件上且设置为与半导体重叠的第三电极。
半导体包括非晶硅和多晶硅。半导体中多晶硅相对于非晶硅的比例在第二表面最高。半导体中多晶硅相对于非晶硅的比例从第一表面向第二表面增加。
半导体中多晶硅的每个晶粒的尺寸可以大于200，且半导体的第一表面可以距基板比第二表面更近。
第一TFT可以还包括单独形成于第一电极和半导体之间以及形成于第二电极和半导体之间的第一欧姆接触和第二欧姆接触。第一和第二欧姆接触可以包括用杂质掺杂的非晶硅，而且半导体可以包括硅。
TFT阵列面板还可以包括形成于半导体和第一绝缘元件之间的第二绝缘元件。第二绝缘元件可以具有基本与半导体相同的平面形状，或其可以覆盖半导体的整个部分。
TFT阵列面板还可以包括相对于像素电极的公共电极，且其还可以包括像素电极和公共电极之间的有机发光元件或液晶层。
根据又一方面，TFT阵列面板的制造方法包括的步骤为：(A)在基板上形成彼此分开的第一电极和第二电极；(B)在基板上形成包括非晶硅和多晶硅的硅层；(C)通过构图硅层形成半导体；(D)在半导体上形成栅极绝缘层；(E)形成第三电极来与栅极绝缘层上的半导体重叠；(F)在第三电极上形成钝化层；以及(G)在钝化层上形成像素电极。
硅层可以通过化学气相沉积(CVD)或溅射形成。步骤(B)可以包括利用含硅气体和氢气的混合气体作为反应气体而进行的化学气相沉积工艺。在该情形，含硅气体的优选的体积可以小于反应气体的总体积的0.05％，且可以在250℃到370℃的沉积温度下进行化学气相沉积工艺。含硅气体可以包括SiH4、SiH2Cl2和SiH2F2的至少一种。
步骤(B)可以包括利用硅靶而进行的溅射工艺。在该情形，溅射工艺可以包括通过利用非活性气体和氢气的混合气体而形成籽层(seed layer)的步骤，和在反应室中仅引入非活性气体来在籽层上生长硅的步骤。另外，溅射工艺可以在250℃到370℃的沉积温度下在0mTorr到5.5mTorr的工作压力下进行。非活性气体可以为氩气。
TFT阵列面板的制造方法还可以包括在半导体和栅极绝缘层之间形成绝缘元件的步骤。
另外，TFT阵列面板的制造方法还可以包括：形成在像素电极上放置有开口的阻挡层的步骤；在开口中形成有机发光元件的步骤；以及在有机发光元件上形成公共电极的步骤。
附图说明
通过参考附图更详细地描述本发明的优选实施例，本发明的以上目的和其他优点将变得更加显见。
图1是根据本发明的实施例的OLED的等效电路图。
图2是根据本发明的实施例的OLED的布局图。
图3、图5和图7是沿图2的III-III’截取的横截面图，示出了图2的OLED的替换的实施例。
图4、图6和图8是沿图2的IV-IV’截取的横截面图，且示出了图2的OLED的替换的实施例。
图9、图11、图14、图16、图18和图20是布局图，用于说明制造图2到图4所示的OLED的中间工艺步骤。
图10A和10B是沿图9的XA-XA’和XB-XB’截取的示意性横截面图。
图12A和12B是沿图11的XIIA-XIIA’和XIIB-XIIB’截取的示意性横截面图。
图13是显示通过透射电子显微镜(TEM)拍摄的半导体的垂直配置的照片。
图15A和15B是沿图14的XVA-XVA’和XVB-XVB’截取的示意性横截面图。
图17A和17B是沿图16的XVIIA-XVIIA’和XVIIB-XVIIB’截取的示意性横截面图。
图19A和19B是沿图18的XVIIIA-XVIIIA’和XVIIIB-XVIIIB’截取的示意性横截面图。
图21A和21B是沿图20的XXIA-XXIA’和XXIB-XXIB’截取的示意性横截面图。
图22显示了根据本发明的另一实施例的LCD的等效电路图。
具体实施方式
现将参考其中显示本发明的实施例的附图在下文更加全面地描述本发明。然而，本发明可以以不同的形式实现，且由此不应解释为限于这里阐释的实施例。而是，提供这些实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达本发明的范围。
在附图中，为了清晰夸大了层、膜和区域的厚度。通篇相似的附图标记指示相似的元件。当比如层、膜、区域和基板的元件被称为在另一元件“上”时，它可以直接在其他元件上或也可以存在中间的元件。
以下将参考附图描述根据本发明的优选实施例的有机发光显示器(OLED)。
首先，将参考图1详细描述根据本发明的实施例的OLED的等效电路。
参考图1，本实施例的OLED包括多个信号线和多个连接到其且基本以矩阵排列的像素P。
信号线包括：多个用于传输栅极信号(也被称为“扫描信号”)的栅线121；多个用于传输数据信号的数据线171；以及多个用于传输驱动电压的驱动电压线172。栅线121基本在行方向延伸且基本彼此平行，而且数据线171和驱动电压线172基本沿列方向延伸且基本彼此平行。
每个像素P具有有机发光二极管LD、驱动晶体管Qd、电容器Cst、以及开关晶体管Qs。
驱动晶体管Qd具有三个端子：连接到开关晶体管Qs的控制端子；连接到驱动电压线172之一的输入端子；以及连接到有机发光二极管LD的输出端子。
有机发光二极管LD具有连接到驱动晶体管Qd的输出端子的阳极和连接到公共电压Vcom的阴极。有机发光二极管LD响应从驱动晶体管Qd提供的电流而产生光。从有机发光二极管LD发射的光的亮度根据所提供的电流的强度而变化。因此，通过控制施加到有机发光二极管LD的电流的强度，可以实现期望的图像显示。这里，电流极大地依赖于驱动晶体管Qd的栅极端子和源极端子之间的电压。
开关晶体管Qs具有三个端子：连接到栅线121之一的控制端子；连接到数据线171之一的输入端子；以及连接到驱动晶体管Qd的控制端子的输出端子。依据施加到栅线121的栅极信号，开关晶体管Qs传输数据信号，其被施加到数据线171和驱动晶体管Qd。
电容器Cst连接在驱动晶体管Qd的控制端子和输入端子之间。电容器Cst以电荷的形式存储施加到驱动晶体管Qd的控制端子的数据信号，且保持存储的电荷。
以下将再次参考图2到8更详细地描述上述的OLED的结构。
图2是根据本发明的实施例的OLED的布局图，图3、5、和7是沿图2的III-III’截取的横截面图，且图4、6、和8是沿图2的IV-IV’截取的横截面图，图3-8示出了图2的OLED的替换实施例。
参考图2到4，在由玻璃等制成的透明绝缘基板110上形成包括多条数据线171、多条驱动电压线172和多对第一和第二输出电极175a和175b的多个数据导体。
用于传输数据信号的数据线171基本在垂直方向上延伸来与栅线121交叉。每条数据线171的端部分(未显示)可以形成得宽于同一数据线171的其它部分，以连接到不同的层或外部装置。在产生数据信号的数据驱动器(未显示)被集成入基板110的情形，数据线171可以直接连接到数据驱动器。每条数据线171包括多个在水平方向突出的第一输入电极173a。每条第一输入电极173a的一边面对第一输出电极175a之一的一边。
传输驱动电压的驱动电压线172基本在垂直方向延伸，且接近各自的数据线171放置。每条驱动电压线172包括在水平方向突出的多个第二输入电极173b。每个第二输入电极173b的一边面对第二输出电极175b之一的一边。
数据导体171、172、175a和175b可以由比如钼(Mo)、铬(Cr)、钛(Ti)和钽(Ta)，或任何的其合金的难熔金属制成。它们还可以配置为多层结构，其中包括具有不同物理性质的至少两个导电层(未显示)。在这样的结构中，两个导电层之一由难熔金属制成，且另一由比如含铝(Al)金属、含银(Ag)金属或含铜(Cu)金属的低电阻率金属制成，以减少数据导体171、172、175a、175b中信号的延迟或电压降。多层结构的较佳示例是由Al或Al合金制成的下层和由Cr、Mo或Mo合金制成的上层。
数据导体171、172、175a、175b的所有的横侧面优选相对于基板110的表面倾斜约30°到约80°之间。
多个岛状欧姆接触163a、163b、165a和165b分别形成于数据导体171、172、175a和175b上。欧姆接触163a、163b、165a和165b由硅化物或用比如磷(P)的N型杂质高度掺杂的N+氢化非晶硅(简称为“a-Si”)制成。
多个半导体154a形成于欧姆接触163a和165a上，且多个半导体154b形成于欧姆接触163b和165b上。如图3所示，每个半导体154a通过欧姆接触163a和165a连接到第一输入电极173a和第一输出电极175a，且部分地与第一输入电极173a和第一输出电极175a重叠。同时，如图4所示，每个半导体154b通过欧姆接触163b和165b连接到第二输入电极173b和第二输出电极175b，且部分地与第二输入电极173b和第二输出电极175b重叠。
半导体154a和154b包含微晶硅或非晶硅和多晶硅。半导体154a和154b的下部分主要包括微晶硅或非晶硅，而上部分(具体而言，接近顶表面的部分)主要包括多晶硅。或者，在每个半导体中，多晶硅的量可以从底部向半导体的顶表面增加。每个多晶硅晶粒的优选的尺寸大于约200。
由氮化硅(SiNx)或氧化硅(SiO2)制成的栅极绝缘层140形成于半导体154a和154b上。在图5和6所示的图2的OLED的替换的实施例中，多个绝缘元件140a和140b可以形成于栅极绝缘层140与半导体154a和154b之间。在该结构中，绝缘元件140a和140b具有与半导体154a和154b基本相同的平面形状。然而，在另一实施例中，绝缘元件140a和140b可以形成为完全覆盖半导体154a和154b，如图7和8所示。
返回图2-4，包括多条栅线121和多个第二控制电极124b的多个栅极导体形成于栅极绝缘层140上。
传输栅极信号的栅线121基本在水平方向延伸以交叉数据线171。每条栅线121包括多个向相应的半导体154a突出的第一控制电极124a。每个第一控制电极124a部分地与半导体154a、第一输入电极173a和第一输出电极175a重叠。每条栅线121的端部分(未显示)可以形成得宽于同一栅线121的其它部分，以连接到不同的层或外部装置。
每个第二控制电极124b包括：相对大的尺寸的扩展部、从扩展部向下延伸的垂直部分、和连接垂直部分和存储电极线127的水平部分，存储电极线127放置在第二控制电极124b的右侧且沿驱动电压线172延伸。第二控制电极124b的扩展部与半导体154b重叠。而且，第二控制电极124b的扩展部部分地与第二输入电极173b和第二输出电极175b重叠。存储电极线127与驱动电压线172重叠，且重叠的部分成为存储电容器Cst。
第一控制电极124a、第一输入电极173a和第一输出电极175a与半导体154a和一对欧姆接触163a和165a一起形成开关TFTQs。开关TFTQs的沟道形成于设置于第一输入电极173a和第一输出电极175a之间的半导体154a中。第二控制电极124b、第二输入电极173b和第二输出电极175b与半导体154b和一对欧姆接触163b和165b一起形成驱动TFTQd。驱动TFTQd的沟道形成于设置于第二输入电极173b和第二输出电极175b之间的半导体154b中。
具体而言，开关TFTQs和驱动TFTQd的沟道形成得接近与栅极绝缘层140接触的半导体154a和154b的顶表面。这些接近顶表面的部分包括具有好电学性能的多晶硅。因此，与具有仅包括非晶硅的半导体或具有其下部分包括多晶硅的半导体的不同的TFT相比，以该方式形成的TFTQs和Qd具有好的TFT特性。
栅极导体121和124b由含Al金属、含Ag金属、含Cu金属、含Mo金属、Cr、Ti、Ta或任何其合金制成。它们还可以配置为多层结构，其中包括了具有不同物理性质的至少两个导电层(未显示)。在这样的结构中，两个导电层之一由低电阻率金属制成，比如含Al金属、含Ag金属或含Cu金属，以减少数据导体121和124b中信号的延迟或电压降。另一导电层由与比如氧化铟锡(ITO)和氧化铟锌(IZO)的其它材料具有好的物理、化学和电接触性能的材料制成。例如，可以使用Mo、Cr、Ta、Ti或任何其合金来形成同一层。两层的组合的较佳示例是下Cr层和上Al(或Al合金)层，以及下Al(或Al合金)层和上Mo(Mo合金)层。
钝化层180形成于栅线121、第二控制电极124b和栅极绝缘层140上。钝化层180由无机绝缘体、有机绝缘体或具有小于4.0的介电常数的低介电绝缘体制成。低介电绝缘体的较佳示例是通过等离子体增强化学气相沉积(PECVD)制造的a-Si∶C∶O、a-Si∶O∶F等。用于形成钝化层180的有机绝缘体可以具有光敏性。钝化层180的顶表面可以是平的。钝化层180可以被配置为双层结构，其包括下无机绝缘层和上有机绝缘层。该结构具有好的绝缘特性，而且保护半导体154a和154b的暴露的部分免受损伤。
钝化层180配有多个接触孔184，通过所述孔暴露第一控制电极124b。多个接触孔185a和185b形成于钝化层180和栅极绝缘层140中以分别暴露第一和第二输出电极175a和175b。
多个像素电极190和多个接触辅助85形成于钝化层180上。
像素电极190和接触辅助85优选地由比如ITO或IZO的透明导体或比如Al、Ag或任何其合金的好的反射材料制成。
每个像素电极190通过接触孔185b物理和电学地连接到第二输出电极175b。每个接触辅助85通过接触孔185a和184连接到第一输出电极175a和第二栅电极124b。
由有机绝缘体或无机绝缘体制成的阻挡层360形成于钝化层180和像素电极190上。阻挡层360通过以堤岸的形状围绕像素电极190的边界界定了开口。
多个有机发光元件370形成于电极190上。每个有机发光元件370形成于由阻挡层360限制的开口中。
每个有机发光元件370可以配置为多层结构，该多层结构包括产生光的发射层(未显示)和额外提供的用以改善发射层的发射效率的附属层(subordinate layer)。在附属层中，包括电子传输层、空穴传输层、电子注入层和空穴注入层。为了改善发射层的发射效率，电子传输层和空穴传输层引起电子和空穴的平衡，而电子注入层和空穴注入层提高了电子和空穴的注入。可以省略这些附属层。
公共电极270形成于阻挡层360和有机发光元件370上。公共电极270接收公共电压且由比如ITO或IZO的透明导体或比如钙(Ca)、钡(Ba)、Cr、Al或Ag的反射金属制成。
一般地，从发射层的上侧发射光的顶发射型OLED采用了由不透明材料制成的像素电极190和由透明材料制成的公共电极270，而从发射层的下侧发射光的底发射型OLED采用了由透明材料制成的像素电极190和由不透明材料制成的公共电极270。
像素电极190、有机发光元件370和公共电极270形成了图1所示的有机发光二极管LD。这里，像素电极190成为有机发光二极管LD的阳极且公共电极270成为其阴极。相反，像素电极190可以为阴极且公共电极270可以为阳极。
根据用于形成发光元件370的有机材料，每个有机发光二极管LD唯一地表现三原色(红、绿和蓝色)之一，且原色的空间和(spatial sum)被认识为期望的颜色。
以下将参考图9到图21B以及图2到8详细描述图2到4中所示的OLED的制造方法。
图9、11、14、16、18和20是布局图，用于说明制造图2到图4所示的OLED的中间工艺步骤。图10A和10B是沿图9的XA-XA’和XB-XB’截取的示意性横截面图，图12A和12B是沿图11的XIIA-XIIA’和XIIB-XIIB’截取的示意性横截面图，图13是显示通过透射电子显微镜(TEM)拍摄的半导体的垂直配置的照片，图15A和15B是沿图14的XVA-XVA’和XVB-XVB’截取的示意性横截面图，图17A和17B是沿图16的XVIIA-XVIIA’和XVIIB-XVIIB’截取的示意性横截面图，图19A和19B是沿图18的XVIIIA-XVIIIA’和XVIIIB-XVIIIB’截取的示意性横截面图，图21A和21B是沿图20的XXIA-XXIA’和XXIB-XXIB’截取的示意性横截面图。
参考图9到图10B说明第一工艺步骤。
首先通过溅射工艺在绝缘基板110上方形成导电层。然后，通过化学气相沉积(CVD)工艺在导电层上沉积用N+杂质掺杂的非晶硅层。
接下来，通过光刻选择性地蚀刻导电层和非晶硅层。因此，如图9、图10A和图10B所示，形成了具有第一输入电极173a的多条数据线171、具有第二输入电极173b的多条驱动电压线172、以及多对第一和第二输出电极175a和175b、多个线形半导体161和162、以及多个岛状半导体165a’和165b’。
参考图11、图12A和图12B说明下一步骤。
通过CVD工艺或溅射工艺在图10A和10B所示的结构上形成本征硅层。
利用氢和比如SiH4、SiH2Cl2或SiH2F2的含硅气体的混合气作为反应气体，在250℃到370℃的沉积温度下进行CVD工艺。含硅气体的优选的体积小于反应气体的总体积的0.05％。
如图13的TEM照片所示，在CVD工艺的初始阶段仅发生非晶硅的生长(表示为黑色)，但是多晶硅的量(表示为白色)随工艺时间流逝而逐渐增加。最终，在工艺的后面的阶段仅发生多晶硅的生长。
或者，在利用反应磁溅射技术的溅射工艺中，将基板110放置在具有硅靶的反应室中。在该工艺期间，室内的压力保持在OmTorr和5.5mTorr之间，且室内的温度保持在250℃和400℃之间。首先，将惰性气体(比如，氩、氦或氖)和氢的混合物的非活性气体注入反应室中，使得在基板110上沉积具有100以下厚度的极薄籽层。籽层具有非晶硅或微晶硅的状态。接下来，仅将没有氢的非活性气体注入室内。在气体注入的情况下，硅的生长在籽层上开始。在最初的阶段，仅发生非晶硅的生长。然而，随着工艺时间流逝，非晶硅的生长逐渐增加。
在使用反应磁溅射设备的溅射工艺中，通过向基板110上的正在生长的硅膜的离子流量来控制硅膜的结晶度，该流量由施加到磁线圈的电流的强度决定。因此，适当的电流控制可以改善结晶度。
然而，在通过溅射或CVD首先形成籽层之后，可以通过CVD或溅射在籽层上进行硅的生长。
以上述方式形成的多晶硅在整个基板11O上具有均匀的结晶度。
接下来，通过光刻来选择性地蚀刻上面的本征硅层和下面的线性和岛状杂质半导体161、162、165a’和165b’。结果，形成了多个岛状半导体154a和154b，同时制成了多个欧姆接触163a、163b、165a和165b，如图12A和12B所示。
如图5和图6所示，多个绝缘元件140a和140b可以形成于岛状半导体154a和154b上。在该情形，在本征硅层上沉积由SiO2和SiNx制成的薄绝缘层之后，通过光刻工艺同时蚀刻绝缘层和本征硅层，使得绝缘元件140a和140b以及半导体154a和154b同时形成。然而，可以通过氧化岛状半导体154a和154b的表面来获得绝缘元件140a和140b。
可以形成绝缘元件140a和140b以完全覆盖岛状半导体154a和154b，如图7和图8所示。在该情形，在完成岛状半导体154a和154b之后，在半导体154a和154b上沉积薄绝缘层，且然后进行绝缘层的蚀刻工艺。
绝缘元件140a和140b保护半导体154a和154b的表面免受随后的蚀刻工艺引起的污染物的影响。
参考图14到图15B说明下一步骤。在图12A和图12B的所得物上沉积栅极绝缘层140，且通过溅射工艺在栅极绝缘层140上沉积导电层。然后使用掩模构图导电层。结果，在栅极绝缘层140上形成了具有第一控制电极124a的多个栅线121和多个第二控制电极124b，如图15A和图15B所示。
参考图16到图17B说明下一步骤。在栅线121和第二控制电极124b上沉积钝化层180。然后进行蚀刻工艺，从而制造多个接触孔184、185a和185b。如图17A和图17B所示，在钝化层180中形成了接触孔184以暴露第二控制电极124b，同时在钝化层180和栅极绝缘层140中形成接触孔185a和185b以暴露第一和第二输出电极175a和175b。
参考图18到19B说明下一步骤。通过溅射工艺在钝化层180上形成由比如ITO或IZO的透明导体制成的导电层。通过光刻选择性地蚀刻导电层，由此形成多个像素电极190和多个接触辅助85。
参考图20到图21B说明下一步骤。在基板110上涂布具有黑颜料的有机材料。将有机层部分地曝光并显影，由此形成阻挡层360。如图21B所示，阻挡层360通过围绕像素电极190的边界在像素电极190上界定了多个开口。每个开口用有机发光元件370填充。有机发光元件370由喷墨印刷技术来制造。
最后，在有机发光元件370上沉积导电材料，由此形成公共电极270，如图3到图8所示。
图2到8所示的结构和图9到19B所示的方法也适用于液晶显示器(LCD)。
与OLED不同，LCD具有两个彼此面对的面板(未显示)和设置于两个面板之间的液晶(LC)层(未显示)。在LCD中，像素电极190和公共电极270形成于不同的面板上。而且，LCD没有发光元件370、没有驱动电压线172且没有驱动晶体管Qd。或者，在LCD中，像素电极190直接连接到开关晶体管Qs的第一输出电极175a。
图22显示了LCD的等效电路图。参考图22，每个像素包括LC电容器C1C，其包括像素电极190、公共电极270和夹置在两个电极之间的LC层。在LCD中，每个像素还包括并联连接到LC电容器的存储电容器Cst。存储电容器Cst通过将像素电极190或连接到像素电极190的第一输出电极175a与比如存储电极(未显示)或在前栅线(previous gate line)121的独立信号线重叠而实现。
LCD配备有独立的光源和至少一个偏振器(均未显示)，因为它是不能自发光的光接收装置。另外，对于全色显示器而言，在LCD中还包括了多个与各自的像素电极190对准的滤色器(未显示)。
另外，LCD还包括两个配向层以将在LC层中的LC分子取向在期望的方向。
如上所述，因为用于形成TFT的沟道区的多晶硅，所以本发明的TFT具有高的迁移率。因此，具有如此TFT的TFT阵列面板表现好的特性。而且，制造如此的面板的工艺时间被缩短且制造成本被减小。
本发明不应被认为限于上述的特定的实施例，而是应被理解覆盖了如在权利要求中清楚地阐述的本发明的所有的方面。在看完本说明书之后，本发明可以适用的各种修改、等效工艺和多种结构对于本发明所属领域的技术人员来说将是明显的。
本申请要求于2005年3月14日提交的韩国专利申请No.2005-0021014的优先权，其全部内容引入于此作为参考。

Claims (34)

1、一种薄膜晶体管，包括：
形成于基板上且彼此分开的第一电极和第二电极；
形成于所述第一和第二电极上且包括非晶硅和多晶硅的半导体；
形成于所述半导体中的第一绝缘层；以及
形成于所述第一绝缘层上且放置在所述半导体上的第三电极，
其中所述半导体中所述多晶硅相对于所述非晶硅的比例在接近所述第三电极的所述半导体的第一表面最高。
2、根据权利要求1所述的薄膜晶体管，其中，所述半导体中所述多晶硅相对于所述非晶硅的比例向所述半导体的所述第一表面增加。
3、根据权利要求1所述的薄膜晶体管，其中，所述半导体中的多晶硅具有尺寸大于200的晶粒。
4、根据权利要求1所述的薄膜晶体管，还包括分别形成于所述第一电极和所述半导体之间以及形成于所述第二电极和所述半导体之间的第一欧姆接触和第二欧姆接触。
5、根据权利要求4所述的薄膜晶体管，其中，所述第一和第二欧姆接触包括用杂质掺杂的非晶硅。
6、根据权利要求5所述的薄膜晶体管，其中，所述半导体包括硅。
7、根据权利要求1所述的薄膜晶体管，还包括形成于所述半导体和所述第一绝缘层之间的第二绝缘层。
8、根据权利要求7所述的薄膜晶体管，其中，所述第二绝缘层具有基本与所述半导体相同的平面形状。
9、根据权利要求7所述的薄膜晶体管，其中，所述第二绝缘层覆盖所述半导体的整个部分。
10、一种薄膜晶体管阵列面板，包括：
基板；
形成于所述基板上的第一薄膜晶体管；以及
连接到所述第一薄膜晶体管的像素电极，
其中，所述第一薄膜晶体管包括：具有彼此面对的第一表面和第二表面的半导体；与所述半导体重叠且与所述半导体的第一表面接触的第一电极；与所述半导体重叠且与所述半导体的所述第一表面接触且与所述像素电极连接的第二电极；形成于所述半导体的第二表面上的第一绝缘元件；以及形成于所述第一绝缘元件上且设置成与所述半导体重叠的第三电极，
其中，所述半导体包括非晶硅和多晶硅，且
其中，所述半导体中所述多晶硅相对于所述非晶硅的比例在所述第二表面最高。
11、根据权利要求10所述的面板，其中，所述半导体中所述多晶硅相对于所述非晶硅的比例从所述第一表面向所述第二表面增加。
12、根据权利要求11所述的面板，其中，所述半导体中的所述多晶硅具有尺寸大于200的晶粒。
13、根据权利要求11所述的面板，其中，所述半导体的所述第一表面距所述基板比所述第二表面更近。
14、根据权利要求10所述的面板，其中，所述第一薄膜晶体管还包括分别形成于所述第一电极和所述半导体之间以及形成于所述第二电极和所述半导体之间的第一欧姆接触和第二欧姆接触。
15、根据权利要求14所述的面板，其中，所述半导体包括硅，而所述第一和第二欧姆接触包括用杂质掺杂的非晶硅。
16、根据权利要求10所述的面板，还包括形成于所述半导体和所述第一绝缘元件之间的第二绝缘元件。
17、根据权利要求16所述的面板，其中，所述第二绝缘元件具有基本与所述半导体基本相同的平面形状。
18、根据权利要求16所述的面板，其中，所述第二绝缘元件覆盖所述半导体的整个部分。
19、根据权利要求10所述的面板，还包括相对于所述像素电极的公共电极。
20、根据权利要求19所述的面板，还包括夹置在所述像素电极和所述公共电极之间的有机发光元件。
21、根据权利要求20所述的面板，还包括连接到所述第一薄膜晶体管的所述第三电极的第二薄膜晶体管；连接到所述第二薄膜晶体管的栅线和数据线；以及连接到所述第一薄膜晶体管的所述第一电极的驱动电压线。
22、根据权利要求19所述的面板，还包括连接到所述第一薄膜晶体管的所述第三电极的栅线；连接到所述第一薄膜晶体管的所述第一电极的数据线；和夹置在所述像素电极和所述公共电极之间的液晶层。
23、一种薄膜晶体管阵列面板的制造方法，包括：
(A)在基板上形成彼此分开的第一电极和第二电极；
(B)在所述基板上形成包括非晶硅和多晶硅的硅层；
(C)通过构图所述硅层形成半导体；
(D)在所述半导体上形成栅极绝缘层；
(E)形成第三电极以与所述栅极绝缘层上的所述半导体重叠；
(F)在所述第三电极上形成钝化层；以及
(G)在所述钝化层上形成像素电极。
24、根据权利要求23所述的方法，其中，所述硅层通过化学气相沉积或溅射形成。
25、根据权利要求23所述的方法，其中，形成所述硅层包括利用含硅气体和氢气的混合气体作为反应气体而进行的化学气相沉积工艺。
26、根据权利要求25所述的方法，其中，所述含硅气体的优选的体积小于所述反应气体总体积的0.05％。
27、根据权利要求25所述的方法，其中，在250℃到370℃的沉积温度下进行所述化学气相沉积工艺。
28、根据权利要求25所述的方法，其中，所述含硅气体包括SiH4、SiH2Cl2和SiH2F2的至少一种。
29、根据权利要求23所述的方法，其中，形成所述硅层包括利用硅靶而进行的溅射工艺。
30、根据权利要求29所述的方法，其中，所述溅射工艺包括通过利用非活性气体和氢气的混合气体而形成籽层，和在反应室中仅引入非活性气体来在所述籽层上生长硅。
31、根据权利要求30所述的方法，其中，所述溅射工艺在250℃到370℃的沉积温度下在0mTorr到5.5mTorr的工作压力下进行。
32、根据权利要求30所述的方法，其中，所述非活性气体包括氩气。
33、根据权利要求23所述的方法，还包括在所述半导体和所述栅极绝缘层之间形成绝缘元件。
34、根据权利要求23所述的方法，还包括：
形成在所述像素电极上放置有开口的阻挡层；
在所述开口中形成有机发光元件；以及
在所述有机发光元件上形成公共电极。
CN2006100591238A 2005-03-14 2006-03-14 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 Expired - Fee Related CN1841779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050021014A KR101133764B1 (ko) 2005-03-14 2005-03-14 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR21014/05 2005-03-14

Publications (2)

Publication Number Publication Date
CN1841779A true CN1841779A (zh) 2006-10-04
CN1841779B CN1841779B (zh) 2012-01-04

Family

ID=36969890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100591238A Expired - Fee Related CN1841779B (zh) 2005-03-14 2006-03-14 薄膜晶体管、薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (1) US7935578B2 (zh)
JP (1) JP5214111B2 (zh)
KR (1) KR101133764B1 (zh)
CN (1) CN1841779B (zh)
TW (1) TWI394281B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745828B2 (en) 2007-01-11 2010-06-29 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof
CN107863355A (zh) * 2017-10-26 2018-03-30 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN109411531A (zh) * 2018-10-18 2019-03-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2784248C (en) 2004-12-30 2015-02-10 Sun Drilling Products Corporation Thermoset nanocomposite particles, processing for their production, and their use in oil and natural gas drilling applications
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5413549B2 (ja) * 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101406889B1 (ko) * 2007-12-24 2014-06-13 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조 방법
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
DE102009007947B4 (de) * 2009-02-06 2014-08-14 Universität Stuttgart Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
JPH0562917A (ja) * 1991-09-04 1993-03-12 Canon Inc アモルフアスシリコン薄膜の製造法
JP3705733B2 (ja) * 1992-04-30 2005-10-12 株式会社東芝 半導体装置の製造方法
JP3281431B2 (ja) * 1992-12-14 2002-05-13 株式会社日立製作所 薄膜トランジスタ
JPH07268622A (ja) * 1994-03-01 1995-10-17 Applied Sci & Technol Inc マイクロ波プラズマ付着源
KR100218500B1 (ko) 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
JPH09139504A (ja) * 1995-11-14 1997-05-27 Sharp Corp コプラナ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
US6208399B1 (en) * 1997-04-11 2001-03-27 Hitachi, Ltd. Liquid crystal display device
JP4300435B2 (ja) 1998-08-18 2009-07-22 ソニー株式会社 電気光学装置の製造方法、及び電気光学装置用の駆動基板の製造方法
US6096626A (en) * 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
JP2000111952A (ja) 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
JP2000214484A (ja) 1999-01-27 2000-08-04 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR100317622B1 (ko) 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
JP2001077372A (ja) * 1999-09-08 2001-03-23 Canon Inc 薄膜トランジスタ
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
TW515103B (en) * 2000-07-24 2002-12-21 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display device, EL display device, and manufacturing methods of semiconductor thin film and semiconductor device
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002294451A (ja) 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4644964B2 (ja) 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP4182673B2 (ja) 2002-04-10 2008-11-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法、及び電気光学装置の製造方法
KR100579182B1 (ko) 2002-10-30 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745828B2 (en) 2007-01-11 2010-06-29 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof
CN101221976B (zh) * 2007-01-11 2013-01-23 三星显示有限公司 有机发光装置及其制造方法
CN107863355A (zh) * 2017-10-26 2018-03-30 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN109411531A (zh) * 2018-10-18 2019-03-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109411531B (zh) * 2018-10-18 2022-04-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
TW200642088A (en) 2006-12-01
KR101133764B1 (ko) 2012-04-09
JP5214111B2 (ja) 2013-06-19
JP2006261672A (ja) 2006-09-28
US20060202204A1 (en) 2006-09-14
US7935578B2 (en) 2011-05-03
KR20060099658A (ko) 2006-09-20
TWI394281B (zh) 2013-04-21
CN1841779B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN1215568C (zh) 平板显示器及其制造方法
TWI430450B (zh) 設有半導體元件的顯示裝置和其製造方法、及安裝有設有半導體元件的顯示裝置之電子裝置
CN101043047A (zh) 显示装置及其制造方法
US7812895B2 (en) Thin film transistor (TFT) array panel with TFTs having varying leakage currents
CN101064318A (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1956225A (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
KR20090004587A (ko) 발광 장치
CN1735302A (zh) 显示板
CN1645979A (zh) 有机发光显示器及其制造方法
CN1716637A (zh) 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法
CN1573491A (zh) 薄膜晶体管阵列板和包含该板的液晶显示器
CN1668148A (zh) 顶部发射型有机发光显示器件及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1481205A (zh) 有机电致发光显示装置及其制造方法
CN1434667A (zh) 发光装置及电子机器
CN1770465A (zh) 有机发光二极管显示器及其制造方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1794069A (zh) 薄膜晶体管阵列面板
US10553660B2 (en) Light emitting display device
CN1878438A (zh) 有机电致发光显示装置及其制造方法
CN1702879A (zh) 薄膜晶体管衬底和其制造方法
CN1536542A (zh) 具有薄膜晶体管的平板显示器
US10192901B2 (en) Organic light emitting diode display and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121105

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20210314