CN1716637A - 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法 - Google Patents

薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法 Download PDF

Info

Publication number
CN1716637A
CN1716637A CNA2005100913114A CN200510091311A CN1716637A CN 1716637 A CN1716637 A CN 1716637A CN A2005100913114 A CNA2005100913114 A CN A2005100913114A CN 200510091311 A CN200510091311 A CN 200510091311A CN 1716637 A CN1716637 A CN 1716637A
Authority
CN
China
Prior art keywords
source
drain
metal layer
tft
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100913114A
Other languages
English (en)
Other versions
CN100487920C (zh
Inventor
金泰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1716637A publication Critical patent/CN1716637A/zh
Application granted granted Critical
Publication of CN100487920C publication Critical patent/CN100487920C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

薄膜晶体管(TFT)能够减小源极/漏极的互连电阻，防止有源层的污染，减少像素电极和源极/漏极之间的接触电阻，平稳地向有源层提供氢并具有高迁移率、开电流特性和阈值电压特性。该TFT包括：具有沟道区和源极/漏极区的有源层；用于向沟道区提供信号的栅极；分别与源极/漏极区相连的源极/漏极，该源极/漏极包括钛、钛合金、钽、钽合金中的至少一种；夹在源极/漏极和有源层之间的绝缘层，其包括氮化硅。

Description

薄膜晶体管(TFT)和包括该薄膜 晶体管的平板显示器以及它们的制造方法
优先权要求
本申请参照并结合了2004年6月30日向韩国工业产权局递交的系列号为10-2004-0050421，标题为《TFT、其制造方法、具有该TFT的平板显示器件及制造该平板显示器件的方法》的专利申请，根据35U.S.C.§119，本申请要求该专利申请的全部权益。
技术领域
本发明涉及一种薄膜晶体管(TFT)、制造该TFT的方法和包括该TFT的平板显示器及其制造方法。具体地说，本发明涉及一种具有改进结构的TFT，该结构包括层间介电(Interlevel Dielectric，ILD)层和源极/漏极极电极，以及一种制造该TFT的方法，和包括该TFT的平板显示器件。
背景技术
平板显示器件，如液晶显示器(LCD)、有机发光二极管(OLED)或无机发光二极管，按照驱动方法分为使用无源驱动方法的无源矩阵(PM)平面显示器件和使用有源驱动方法的有源矩阵(AM)平板显示器件。
在PM平板显示器件中，阳极和阴极分别以多个列和行设置，扫描信号通过行驱动电路供给到阴极上。在这种情况下，只选择多行中的一行。另外，数据信号通过列驱动电路输输入到每一个像素中。
AM平板显示器件广泛地用作显示器件，其使用薄膜晶体管(TFT)来控制信号输入到每个像素中，适合于巨大信号量的处理，以实现动态图像。
在TFT平板显示器中，在基质上形成有由半导体构成的有源层。在有源层上形成有栅绝缘层，以覆盖有源层。栅极40形成在栅绝缘层上。栅极由层间介电(ILD)层覆盖，且在栅绝缘层和ILD层中形成接触孔，通过该接触孔暴露有源层的源极/漏极区。在ILD层上形成源极/漏极。源极/漏极通过接触孔与有源层的源极/漏极区相连。当形成源极/漏极时，一起形成了平板显示器的各种信号互连。
源极/漏极和信号互连可由钼或钼合金形成。由于钼具有较高的电阻率，所以增加了源极/漏极和信号互连的电阻，导致包括TFT的平板显示器的信号延迟。信号延迟使得平板显示器的图像质量降低。
为了解决这些问题，源极/漏极和信号互连由双层形成，该双层包括：钼层和形成在钼层上具有低电阻的铝层。但是，源极/漏极之一与像素电极(没有示出)的氧化铟锡(ITO)层接触。由于铝层和ITO层之间形成了氧化层，所以像素电极和与像素电极接触的源极/漏极之间的接触电阻增加了。
发明内容
本发明提供了一种薄膜晶体管(TFT)和具有该TFT的平面显示器，这种TFT能够降低源极/漏极的互连电阻(interconnection resistance)，防止有源层的污染，降低像素电极和与像素电极接触的源极/漏极之间的接触电阻，平稳地向有源层提供氢，具有高迁移率、开电流(on-current)特性和阈值电压特性。
根据本发明的一个方面，提供了一种薄膜晶体管(TFT)，该TFT包括：具有沟道区和源极/漏极区的有源层；适于向沟道区提供信号的栅极；分别连接到源极/漏极区的源极/漏极，该源极/漏极包括钛、钛合金、钽、钽合金中的至少一种；插入源极/漏极和有源层之间的绝缘层，其包括氮化硅。
源极/漏极包括第一金属层图案，第二金属层图案和第三金属层图案，这些金属层图案在有源层方向上顺序堆叠。
第一金属层图案包括铬、铬合金、钼和钼合金中的至少一种。
第二金属层图案包括Al、AlSi、AlNd和AlCu中的至少一种。
第三金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
第一金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
该TFT进一步包括设置在第一和第二金属层图案之间的保护层图案。
该保护层图案包括钛、钛合金、钽和钽合金中的至少一种。
所述绝缘层覆盖栅极。
所述绝缘层夹在栅极和有源层之间。
该有源层包括多晶硅。
根据发明的另一个方面，提供了一种包括薄膜晶体管(TFT)的平板显示器，其中该TFT包括：具有沟道区和源极/漏极区的有源层；适于向沟道区提供信号的栅极；分别连接到源极/漏极区的源极/漏极，该源极/漏极包括钛、钛合金、钽和钽合金中的至少一种；插入源极/漏极和有源层之间的绝缘层，其包括氮化硅。
根据发明的另一个方面，提供了一种制造薄膜晶体管的方法，该方法包括：在基质上形成通过栅绝缘层而彼此绝缘的有源层和栅极，并形成层间介电层来覆盖有源层和栅极，栅绝缘层和ILD层中的至少一个包含氮化硅；热处理所述基质；在栅绝缘层和ILD层的至少一个中形成源极/漏极接触孔；形成源极/漏极，该源极/漏极排列在ILD层上，通过源极/漏极接触孔与有源层相接触，并包括钛、钛合金、钽和钽合金中的至少一种。
形成源极/漏极极电极包括：形成第一金属层图案，第二金属层图案和第三金属层图案，这些金属层图案设置在ILD层上并且通过源极/漏极接触孔与有源层接触。
形成源极/漏极包括：在包含通过源极/漏极接触孔而暴露的有源层的基质的整个表面上堆叠第一金属层；图案化第一金属层以形成第一金属层图案；在第一金属层图案上顺序堆叠第二金属层和第三金属层；图案化第二金属层和第三金属层，以形成第二金属层图案和第三金属层图案。
形成源极/漏极包括：在包含通过源极/漏极接触孔而暴露的有源层的基质的整个表面上顺序堆叠第一金属层、第二金属层和第三金属层；图案化第一金属层、第二金属层和第三金属层，以形成第一金属层图案、第二金属层图案和第三金属层图案。
第一金属层图案包括铬、铬合金、钼和钼合金中的至少一种。
第二金属层图案包括Al、AlSi、AlNd和AlCu中的至少一种。第三金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
第一金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
该方法进一步包括在形成第二金属层图案之前在第一金属层图案上形成保护层图案。
根据本发明的另外一个方面，提供一种制造平板显示器的方法，该方法包括：制造薄膜晶体管(TFT)，其包括：在基质上形成通过栅绝缘层而彼此绝缘的有源层和栅极，并形成层间介电(ILD)层来覆盖有源层和栅极，栅绝缘层和ILD层中的至少一个包含氮化硅；热处理所述基质；在栅绝缘层和ILD层的至少一个中形成源极/漏极接触孔；形成源极/漏极，该源极/漏极设置在ILD层上，其通过源极/漏极接触孔与有源层接触，并包括钛、钛合金、钽和钽合金中的至少一种；形成绝缘层来覆盖TFT；以及在绝缘层上形成与TFT的源极/漏极连接的像素电极。
附图说明
由于结合附图考虑并参照下面的详细描述，本发明会更好理解，对本发明更加完整的理解及其一些伴随的优点将更显然，相同的附图标记表示相同或相似的部件，其中：
图1是平板显示器薄膜晶体管(TFT)的横截面视图；
图2是依照本发明的一个实施方案的TFT的横截面视图；
图3是依照本发明另一个实施方案的TFT的横截面视图；
图4是依照本发明另一个实施方案的TFT的横截面视图；
图5是依照本发明另一个实施方案的TFT的横截面视图；
图6是包括图2中的TFT的有机发光二极管(OLED)的横截面视图；
图7是包括图3中的TFT的OLED的横截面视图；
图8是包括图4中的TFT的OLED的横截面视图；
图9是包括图5中的TFT的OLED的横截面视图；
具体实施方式
图1是平板显示器TFT的横截面视图。参照图1，在基质10上形成由半导体构成的有源层20。在有源层20上形成栅绝缘层30以覆盖有源层20。在栅绝缘层30上形成栅极40。栅极40被层间介电(ILD)层50覆盖。在栅绝缘层30和ILD层50中形成接触孔50a，通过该接触孔暴露有源层20的源极/漏极区域。在ILD层50上形成源极/漏极55。源极/漏极55通过接触孔50a与有源层20的源极/漏极区域相连。当形成源极/漏极55时，一起形成了平板显示器的各种信号互连(没有示出)。
源极/漏极55和信号互连由钼或钼合金形成。由于钼具有较高的电阻率，所以增加了源极/漏极55和信号互连的电阻，导致包含该TFT的平板显示器中的信号延迟。该信号延迟使得平板显示器的图像质量降低。
为了解决这些问题，源极/漏极55和信号互连由包含钼层和形成在钼层上面的具有低电阻的铝层的双层形成。但是，源极/漏极55之一与像素电极(没有示出)的氧化铟锡(ITO)层相接触。由于在铝层和ITO层之间形成氧化层，所以像素电极和与像素电极接触的源极/漏极55之间的接触电阻增加了。
将参照其中示出了本发明典型实施方案的附图更加全面地描述本发明。但是，本发明可以表现为不同的形式，不应该解释为局限于在这里列出的实施方案。更恰当地说，提供的这些实施方案，以使公开更加全面和完整，并将对于本领域技术人员完整传达本发明的范围。
应当理解到，当层被提到在另一层或在半导体基质上时，则该层可直接在另一层或在半导体基质上，或也可以存在中间层。为了便于理解，在可能的地方使用了相同的参考数字来指定附图中共用的相同元件。
图2是依照本发明一个实施方案的薄膜晶体管(TFT)的横截面视图。参阅图2，TFT形成在基质100上。基质100可以是玻璃、塑料或金属基质。在基质100上形成缓冲层105。缓冲层105用来保护在随后步骤中形成的TFT免受例如从基质100发射出来的碱性离子等杂质，该缓冲层可由氧化硅或氮化硅形成。
在缓冲层105上堆叠非晶硅层，并且通过晶化非晶硅层来形成多晶硅层。可以使用例如准分子激光退火(ELA)，顺序横向固化(SLS)，金属诱导晶化(MIC)或金属诱导横向晶化(MILC)的方法将非晶硅层晶化。
将多晶硅层图案化，以便在基质100上形成有源层110。然后，在包含有源层110的基质100的整个表面上形成栅绝缘层115。在栅绝缘层115上堆叠栅极材料，并将其图案化从而形成栅极120以对应于有源层110的预定部分，例如有源层110的沟道区110b。栅极材料可以是铝、铝合金、钼和钼合金中的至少一种。特别是，钼钨合金可以用作栅极材料。
使用栅极120在有源层110上掺杂离子，以在有源层110中形成源极/漏极区110a，同时确定插在源极/漏极区110a之间的沟道区110b。接下来，形成层间介电层125，以覆盖栅极120。在该情形中，栅极120和有源层110的堆叠次序可以相反。
ILD层125形成以后，形成源极/漏极接触孔122，以将ILD层125和栅绝缘层115打孔，从而通过源极/漏极接触孔122暴露有源层110的源极/漏极区110a。
通过源极/漏极接触孔122形成源极/漏极131，其包括钛、钛合金、钽和钽合金中的至少一种。
在图2的实施方案中，源极/漏极131包括第一金属层图案131a，第二金属层图案131c和第三金属层图案131d，这些金属层在有源层110的方向上顺序堆垒。
第一金属层图案131a可由作为耐热金属的铬、铬合金、钼、钼合金，或钛或钽中的至少一种形成。
第二金属层图案131c可由含有铝的金属层形成。基于铝的金属可以是Al、AlSi、AlNd或AlCu。在形成第二金属层图案131c中可使用包含预定比率硅的AlSi。
第三金属层图案131d可以由钛或钽形成。
可将第一金属层图案131a形成这么一个厚度，在该厚度时，能防止堆叠在第一金属层图案131a上的由基于铝的材料形成的第二金属层图案131c直接与有源层110的多晶硅层的表面突出相接触。第一金属层图案131a的厚度可以是大约500-1500。
当第一金属层图案131a由铬、铬合金、钼或钼合金中的至少一种形成时，在随后的热处理步骤中，第一金属层图案131a具有高的热稳定性。另外，第一金属层图案131a具有比由基于铝的金属形成的第二金属层图案131c高的抗腐蚀性，源极/漏极131，有源层110和绝缘层115和125彼此平滑地接触。
当第一金属层图案131a由钛或钽形成时，可防止在形成第二金属层图案131c中使用的基于铝的金属直接与有源层110接触，防止有源层110的硅扩散进入由基于铝的金属形成的第二金属层图案131c而引起缺陷。另外，钛或钽用来防止由基于铝的金属形成的第二金属层图案131c中的如小突起这样的缺陷。
在形成第二金属层图案131c中使用基于铝的金属，以改善源极/漏极131的导电性，并降低互连电阻。
另外，当第二金属层图案131c由基于铝的金属形成时和当第二金属层图案131c直接接触平板显示器件的像素电极时，如上面所述形成了氧化层。为了防止该氧化层的形成，在形成第三金属层图案131d中使用钛或钽，其用来防止如基于铝的金属的小突起这样的缺陷。
第一至第三金属层图案131a，131c和131d是这样形成的：首先在源极/漏极接触孔122中形成第一金属层图案131a，然后在第一金属层图案131a上顺序堆叠在形成第二和第三金属层图案131c和131d中使用的的金属并同时进行图案化，由此形成第二和第三金属层图案131c和131d。
但是，顺序堆叠第一金属层图案131a，第二金属层图案131c和第三金属层图案131d并起图案化，由此形成了第一至第三金属层图案131a，131c和131d。
在图2显示的实施方案中，栅绝缘层115和ILD层125中的至少一个可含有氮化硅。在氮化硅的形成处理过程中，它含有大量的氢。使用热处理步骤可以将氮化硅中含的氢扩散到有源层110中去。扩散到有源层110中的氢防止在有源层110中的悬空键(dangling bonds)。
但是，如前面所述，因为源极/漏极131中包含的钛或钽很好地与栅绝缘层115和/或ILD层125中的氮化硅中包含的氢反应，所以阻止了氢的扩散，并减少了有源层110中的氢化作用。因此，在图2显示的实施方案中，为了弥补氢化作用的减少，在形成包含钛或钽等的源极/漏极131和源极/漏极131之前，对包含氮化硅的栅绝缘层115和/或ILD层125进行预热处理。
这个热处理在大约380℃下进行。由于该热处理步骤，有源层110的源极/漏极区110a中掺杂的离子被活化，这样栅绝缘层115和/或ILD层125中包含的氢被扩散到有源层110中。
在图3显示的另一个实施方案中，ILD层125由具有第一ILD层125a和第二ILD层125b的双层形成。在远离源极/漏极131的第一ILD层125a中可含有氮化硅。在源极/漏极131形成之前进行热处理以弥补氢化作用。在图3中，ILD层125只有双层，但是本发明不限于此。本实施方案还可包括具有多层结构的ILD层125。在最接近有源层110的一侧可形成氮化硅层。该双层或多层结构也可应用于栅绝缘层115。
图3所示的实施方案的其他特征和图2所示的实施方案相同，因此，其详细描述就省略了。
图4是依照本发明另外一个实施方案的TFT的横截面视图。如图4所示，在第一金属层图案131a和第二金属层图案131c之间形成保护层图案131b。
第一金属层图案131a可包括铬、铬合金、钼和钼合金中的至少一种。该保护层图案131b可包括钛或钽。
所述层具有四层结构的原因是当第一金属层图案131a不足够厚时，由于有源层110的表面粗糙度，有源层110和第二金属层图案131c可以相互接触。
当通过使用激光，也就是使用ELA或SLS，将有源层晶化而形成多晶硅层时，这个多晶硅层可具有由表面的突起而产生的粗糙表面。由于粗糙表面可穿过第一金属层图案131a并与第二金属层图案131c相接触，从而产生破坏，所以形成保护层131b以防止这种破坏。
在图4的实施方案中，在栅绝缘层115和/或ILD层125上形成氮化硅。为了防止由源极/漏极131的钛或钽引起的有源层110中氢化作用的减少，在源极/漏极131形成以前对基质进行热处理。
图4所示的实施方案的其他特征和如上描述的图2和3的实施方案相同，因此，其详细描述就省略了。
图5是依照本发明另一个实施方案的TFT的横截面视图。在图5的实施方案中，ILD层125由含第一ILD层125a和第二ILD层125b的双层形成。在远离源极/漏极131的第一ILD层125a中可含有氮化硅。在源极/漏极131形成之前进行热处理以弥补氢化作用。
在图5中，ILD层125只有双层，但是本发明不限于此。本实施方案也可以包括具有多层结构的ILD层125。在最接近有源层110一侧可形成氮化硅层。该双层或多层结构也可应用于栅绝缘层115。
图5所示的实施方案的其他特征和如上描述的图2至4的实施方案相同，因此，其详细描述就省略了。
上面的TFT可以应用到有源矩阵有机发光二极管(OLED)或液晶显示器(LCD)中。
图6是具有图2中的TFT的有机发光二极管(OLED)的视图，其中设置在发射区域中的子像素形成图像。
大量的子像素设置在发射区域中。在全色OLED中，以各种图案，例如线形，马赛克或格子等排列红(R)、绿(G)、蓝(B)色的子像素，从而形成像素。另外，OLED不仅可以是全色平板显示器，还可以是单色平板显示器。
本发明不局限于图2至5中的TFT的数量和排列，而且可以是各种数量和排列的TFT。
如图6中所示，图2中的TFT形成在基质100上。该TFT与图2显示的实施方案中的是一样的，因此详细描述省略了。
如图6中所示，当在ILD层125上形成源极/漏极131时，形成了分开的互连(interconnection)135。在图6的实施方案中，当形成源极/漏极131的第一金属层图案131a时，形成互连135，当形成第二和第三金属层图案131c和131d时不形成互连，互连135可包括由与在形成第二金属层图案131c中使用的相同的材料而形成的第二金属互连135c和由与在形成第三金属层图案131d中使用的相同的材料而形成的第三金属互连135d。在本发明中，互连135不限于此。当源极/漏极131的第一金属层图案131a与第二和第三金属层图案131c和131d同时图案化和形成时，互连135可以进一步包括第一金属互连(没有示出)，其由与在形成第一金属层图案131a中使用的相同的材料形成。
以这样的方式形成互连135和源极/漏极131以后，形成钝化层160以覆盖互连135和源极/漏极131。钝化层160可以由无机材料，如氧化硅和氮化硅等，或有机材料，如丙烯类(acryl)、聚酰亚胺和BCB等，或其混合物形成。在钝化层160中形成通孔160a后，在钝化层160上形成像素电极170，以与源极/漏极131电极之一接触。由有机材料形成像素定义层(pixel definition layer)175，以覆盖像素电极170。在像素定义层175中形成预定开口175a以后，在至少由开口175a限定的区域中形成有机层200。有机层200包括发射层。在有机层200上形成对置电极(opposite electrode)220，以覆盖全部像素。本发明不局限于上面描述的结构，而是OLED可以很多种结构。
OLED通过根据电流发出红、绿、蓝光来显示预定的图像信息。OLED包括：与TFT的源极/漏极131之一相连的像素电极170，覆盖全部像素的对置电极220，置于像素电极170和对置电极220之间并能发光的有机层200。
像素电极175和对置电极220之问通过有机层200彼此绝缘，并给有机膜200供给不同极性的电压，以从有机层200发射光。
有机层200可以是低分子或高分子有机层。当低分子有机层用作有机层200时，低分子层可通过以单一或复合结构堆叠空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)而形成。低分子有机层可以由许多种有机材料构成，如酞菁铜染料(CuPc)，N，N’-二(萘-1-基)-N，N’-二苯基-联苯胺(NPB)，和三-8-羟基喹啉铝(Alq3)。这些低分子有机层是通过气相沉积形成的。
当高分子有机层用作有机层200时，高分子层通常具有其中形成有HTL和EML的结构。在这种情况下，PEDOT用作HTL，高分子有机材料如聚亚苯基亚乙烯(Poly-Phenylenevinylene)和聚芴(Polyfluorene)被用作EML。这些高分子有机层是通过丝网印刷或喷墨印刷等形成的。
本发明不局限于上面描述的有机层，而是可以应用很多种实施方案。
像素电极170作为阳极，对置电极220作为阴极。像素电极170和对置电极220的极性可以颠倒。
像素电极170可以是透明电极或反射电极。透明电极可以由ITO、IZO、ZnO或In2O3形成，在反射层由Ag、Mg、Al、Pt、Au、Ni、Nd、Ir、Cr或其混合物形成后，在反射层上可形成反射电极，该反射电极由ITO、IZO、ZnO或In2O3形成。
对置电极220也可以是透明电极或反射电极。当透明电极用作对置电极220时，因为对置电极220用作阴极，所以在有机膜190上沉积具有小功函数的金属，例如Li，Ca，LiF/Ca，LiF/Al，Al，Mg或其混合物后，辅助电极层或总线电极线可由在形成透明电极中使用的材料，如ITO，IZO，ZnO或In2O3形成。反射电极可以通过在OLED的整个表面上沉积金属，如Li，Ca，LiF/Ca，LiF/Al，Al，Mg或其混合物形成。
另一方面，在LCD中，形成覆盖像素电极170的下校准层(lower alignmentlayer)(未示出)，从而制造LCD的下基质。
像素电极170通过通孔160a与源极/漏极131之一接触。防止像素电极170与由Ti或Ta形成的第三金属层图案131d接触，并防止与由基于Al的金属形成的第二金属层图案131c直接接触。
该TFT不仅用于与像素中的像素电极接触，而且还用作转换(switching)TFT，补偿电路TFT，或发射区域外部的驱动电路的TFT。
图7是具有图3中的TFT的OLED的视图。图7中的ILD层125的结构不同于图6中的结构。该ILD层125的结构已经在上述图3的实施方案中的描述过了，因此详细描述就省略了。
图8是具有图4中的TFT的OLED的视图。图8中的源极/漏极131的结构不同于图6中的结构。该源极/漏极131的结构已经在上述图4的实施方案中的描述过了，因此详细描述就省略了。
互连135可具有这样的结构，其中顺序形成与在形成第一金属层图案131a中使用的相同的材料的第一金属层连线135a，与在形成保护层图案131b中使用的相同的材料的保护层连线135b，与在形成第二金属层图案131c中使用的相同的材料的第二金属层连线135c，与在形成第三金属层图案131d中使用的相同的材料的第三金属层连线135d。
图9是具有图5中的TFT的OLED的视图。图9中的ILD层125的结构不同于图8中的结构。该ILD层125的结构已经在上述图5的实施方案中的描述过了，因此详细描述就省略了。
根据前面的描述，本发明具有下述效果。第一，获得了能减小源极/漏极的互连电阻，防止有源层的污染，降低像素电极和源极/漏极之间的接触电阻的TFT，以及具有该TFT的平板显示器件。第二、获得了能平稳地向有源层提供氢并具有高迁移率、开电流特性和阈值电压特性的TFT，以及具有该TFT的平板显示器件。
尽管已经参照典型的实施方案具体显示和描述了本发明，但是对于本领域的普通技术人员来说应当理解，在不脱离由所附权利要求确定的本发明精神和范围的情况下，可以在形式和细节上做出各种改进。

Claims (22)

1.一种薄膜晶体管(TFT)，包括：
具有沟道区和源极/漏极区的有源层；
用来向沟道区提供信号的栅极；
分别连接到源极/漏极区的源极/漏极，该源极/漏极包括钛、钛合金、钽和钽合金中的至少一种；和
夹在源极/漏极和有源层之间的绝缘层，其包括氮化硅。
2.权利要求1的TFT，其中源极/漏极包括在有源层的方向上顺序堆叠的第一金属层图案，第二金属层图案和第三金属层图案。
3.权利要求2的TFT，其中第一金属层图案包括铬、铬合金、钼和钼合金中的至少一种。
4.权利要求2的TFT，其中第二金属层图案包括Al、AlSi、AlNd和AlCu中的至少一种。
5.权利要求2的TFT，其中第三金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
6.权利要求2的TFT，其中第一金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
7.权利要求3的TFT，其进一步包括置于第一金属层图案和第二金属层图案之间的保护层图案。
8.权利要求7的TFT，其中该保护层图案包括钛、钛合金、钽和钽合金中的至少一种。
9.权利要求1的TFT，其中该绝缘层覆盖栅极。
10.权利要求1的TFT，其中该绝缘层夹在栅极和有源层之间。
11.权利要求1的TFT，其中该有源层包括多晶硅。
12.一种包含薄膜晶体管(TFT)的平板显示器，该TFT包括：
具有沟道区和源极/漏极区的有源层；
用来向沟道区提供信号的栅极；
分别连接到源极/漏极区的源极/漏极，该源极/漏极包括钛、钛合金、钽和钽合金中的至少一种；和
夹在源极/漏极和有源层之间的绝缘层，其包含氮化硅。
13.一种制造薄膜晶体管(TFT)的方法，该方法包括：
在基质上形成通过栅绝缘层而彼此绝缘的有源层和栅极，并形成层间介电(ILD)层来覆盖有源层和栅极，栅绝缘层和ILD层中的至少一个包含氮化硅；
热处理所述基质；
在栅绝缘层和ILD层的至少一个中形成源极/漏极接触孔；以及
形成源极/漏极，该源极/漏极设置在ILD层上，其通过源极/漏极接触孔与有源层接触，且包括钛、钛合金、钽和钽合金中的至少一种。
14.权利要求13的方法，其中形成源极/漏极包括形成第一金属层图案，第二金属层图案和第三金属层图案，这些金属层图案设置在ILD层上并且通过源极/漏极接触孔与有源层接触。
15.权利要求13的方法，其中形成源极/漏极包括：
在包括通过源极/漏极接触孔而暴露的有源层的基质的整个表面上堆叠第一金属层；
图案化第一金属层以形成第一金属层图案；
在第一金属层图案上顺序堆叠第二金属层和第三金属层；以及
图案化第二金属层和第三金属层以形成第二金属层图案和第三金属层图案。
16.权利要求13的方法，其中形成源极/漏极包括：
在包括通过源极/漏极接触孔而暴露的有源层的基质的整个表面上顺序堆叠第一金属层，第二金属层和第三金属层；
图案化第一金属层、第二金属层和第三金属层以形成第一金属层图案、第二金属层图案和第三金属层图案。
17.权利要求14的方法，其中第一金属层图案包括铬、铬合金、钼和钼合金中的至少一种。
18.权利要求14的方法，其中第二金属层图案包括Al、AlSi、AlNd和AlCu中的至少一种。
19.权利要求14的方法，其中第三金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
20.权利要求14的方法，其中第一金属层图案包括钛、钛合金、钽和钽合金中的至少一种。
21.权利要求17的方法，其进一步包括在形成第二金属层图案之前在第一金属层图案上形成保护层图案。
22.一种制造平板显示器的方法，该方法包括：
制造薄膜晶体管，其包括：
在基质上形成通过栅绝缘层而彼此绝缘的有源层和栅极，并形成层间介电(ILD)层以覆盖有源层和栅极，栅绝缘层和ILD层中的至少一个包含氮化硅；
热处理所述基质；
在栅绝缘层和ILD层的至少一个中形成源极/漏极接触孔；
形成源极/漏极，所述源极/漏极设置在ILD层上，其通过源极/漏极接触孔与有源层接触，并包括钛、钛合金、钽和钽合金中的至少一种；
形成绝缘层以覆盖TFT；以及
形成连接到在绝缘层上的TFT的源极/漏极的像素电极。
CNB2005100913114A 2004-06-30 2005-06-30 薄膜晶体管和平板显示器以及它们的制造方法 Active CN100487920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR0050421/04 2004-06-30
KR1020040050421A KR100626007B1 (ko) 2004-06-30 2004-06-30 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법

Publications (2)

Publication Number Publication Date
CN1716637A true CN1716637A (zh) 2006-01-04
CN100487920C CN100487920C (zh) 2009-05-13

Family

ID=35512998

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100913114A Active CN100487920C (zh) 2004-06-30 2005-06-30 薄膜晶体管和平板显示器以及它们的制造方法

Country Status (4)

Country Link
US (2) US20060001091A1 (zh)
JP (1) JP2006019682A (zh)
KR (1) KR100626007B1 (zh)
CN (1) CN100487920C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693918A (zh) * 2012-04-12 2012-09-26 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103034002A (zh) * 2011-10-05 2013-04-10 株式会社日本显示器东 液晶显示装置及其制造方法
CN101527318B (zh) * 2008-03-07 2014-06-18 三星电子株式会社 晶体管及其制造方法
CN103872142A (zh) * 2014-01-29 2014-06-18 友达光电股份有限公司 像素结构及其制作方法
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104851891A (zh) * 2015-04-24 2015-08-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104867904A (zh) * 2015-04-03 2015-08-26 京东方科技集团股份有限公司 导电结构及其制作方法、阵列基板、显示装置
CN107170830A (zh) * 2017-06-12 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置
CN107256869A (zh) * 2017-06-07 2017-10-17 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN110246847A (zh) * 2018-03-08 2019-09-17 三星显示有限公司 显示装置
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459351B2 (en) * 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
US7381596B2 (en) * 2005-09-26 2008-06-03 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
KR100717758B1 (ko) * 2006-06-07 2007-05-11 삼성에스디아이 주식회사 유기 발광 표시 장치
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
KR100830318B1 (ko) * 2007-04-12 2008-05-16 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
TW200904232A (en) * 2007-07-05 2009-01-16 Tpo Displays Corp Organic light emitting device, and methods of forming the same and electronic devices having the same
KR101446770B1 (ko) * 2008-01-30 2014-11-03 삼성전자주식회사 디지털 일안 리플렉스 카메라
KR100964230B1 (ko) * 2008-08-27 2010-06-17 삼성모바일디스플레이주식회사 평판표시장치 및 그 제조방법
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
US8252390B2 (en) * 2009-05-22 2012-08-28 Sharp Kabushiki Kaisha Optical structure to reduce internal reflections
US8669644B2 (en) 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR101784995B1 (ko) 2010-10-21 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
KR101802860B1 (ko) * 2010-12-14 2017-11-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8946874B2 (en) * 2011-01-25 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. IC in-process solution to reduce thermal neutrons soft error rate
KR101812176B1 (ko) * 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102144992B1 (ko) * 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
KR102361115B1 (ko) * 2017-11-30 2022-02-09 엘지디스플레이 주식회사 전계발광 표시장치
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN114141793A (zh) * 2021-11-30 2022-03-04 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法、显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JP2607147B2 (ja) 1989-06-12 1997-05-07 松下電子工業株式会社 画像表示装置及びその製造方法
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP3330255B2 (ja) * 1995-04-26 2002-09-30 シャープ株式会社 半導体装置の製造方法
US6790714B2 (en) * 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
KR100509221B1 (ko) * 1997-03-31 2005-12-09 세이코 엡슨 가부시키가이샤 표시장치
TW381187B (en) * 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4522529B2 (ja) 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100767233B1 (ko) * 2000-04-18 2007-10-17 이 잉크 코포레이션 박막 트랜지스터의 제조 공정 및 기판
JP4731715B2 (ja) 2000-04-19 2011-07-27 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003338509A (ja) * 2002-03-11 2003-11-28 Sanyo Electric Co Ltd トップゲート型薄膜トランジスタ
JP2004172150A (ja) 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JPWO2004070809A1 (ja) * 2003-02-06 2006-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100626008B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판표시장치
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527318B (zh) * 2008-03-07 2014-06-18 三星电子株式会社 晶体管及其制造方法
CN103034002B (zh) * 2011-10-05 2015-08-26 株式会社日本显示器东 液晶显示装置及其制造方法
CN103034002A (zh) * 2011-10-05 2013-04-10 株式会社日本显示器东 液晶显示装置及其制造方法
CN102693918B (zh) * 2012-04-12 2014-10-22 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102693918A (zh) * 2012-04-12 2012-09-26 友达光电股份有限公司 薄膜晶体管及其制造方法
TWI496220B (zh) * 2012-04-12 2015-08-11 Au Optronics Corp 薄膜電晶體及其製造方法
CN103872142A (zh) * 2014-01-29 2014-06-18 友达光电股份有限公司 像素结构及其制作方法
US9437618B2 (en) 2014-01-29 2016-09-06 Au Optronics Corp. Pixel structure and method of fabricating the same
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104867904A (zh) * 2015-04-03 2015-08-26 京东方科技集团股份有限公司 导电结构及其制作方法、阵列基板、显示装置
US9837502B2 (en) 2015-04-03 2017-12-05 Boe Technology Group Co., Ltd. Conductive structure and manufacturing method thereof, array substrate, display device
CN104867904B (zh) * 2015-04-03 2018-05-04 京东方科技集团股份有限公司 导电结构及其制作方法、阵列基板、显示装置
CN104851891A (zh) * 2015-04-24 2015-08-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9847427B2 (en) 2015-04-24 2017-12-19 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same, and display device
CN104851891B (zh) * 2015-04-24 2017-12-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107256869A (zh) * 2017-06-07 2017-10-17 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN107170830A (zh) * 2017-06-12 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置
CN107170830B (zh) * 2017-06-12 2022-01-11 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置
CN110246847A (zh) * 2018-03-08 2019-09-17 三星显示有限公司 显示装置
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US20080299713A1 (en) 2008-12-04
CN100487920C (zh) 2009-05-13
KR20060001321A (ko) 2006-01-06
JP2006019682A (ja) 2006-01-19
US7749827B2 (en) 2010-07-06
KR100626007B1 (ko) 2006-09-20
US20060001091A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
CN1716637A (zh) 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US8203264B2 (en) Flat panel display and method of fabricating the same
CN1855526A (zh) 有机发光显示装置及其制造方法
US20130119392A1 (en) Organic light-emitting display device and method of manufacturing the same
US20080111484A1 (en) Organic light emitting display apparatus employing anode having multi-layer structure
US20070096633A1 (en) Flat panel display apparatus
US7626330B2 (en) Organic electroluminescence display device
CN1825622A (zh) 有机电致发光型显示装置
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1735302A (zh) 显示板
CN1722924A (zh) 电致发光显示器件
JP2009128577A (ja) 有機発光表示装置
CN1905207A (zh) 平板显示装置及其制造方法
CN1691356A (zh) 薄膜晶体管和使用该薄膜晶体管的有机电致发光显示器
CN1700816A (zh) 平板显示装置
KR100958644B1 (ko) 유기 발광 디스플레이 장치
CN1862835A (zh) 薄膜晶体管及包括薄膜晶体管的平板显示器
US20060001092A1 (en) Thin film transistor (TFT) and flat panel display including TFT
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8399905B2 (en) Flat panel display apparatus
KR100749420B1 (ko) 유기 발광 표시 장치
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.