CN104867904B - 导电结构及其制作方法、阵列基板、显示装置 - Google Patents

导电结构及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104867904B
CN104867904B CN201510158811.9A CN201510158811A CN104867904B CN 104867904 B CN104867904 B CN 104867904B CN 201510158811 A CN201510158811 A CN 201510158811A CN 104867904 B CN104867904 B CN 104867904B
Authority
CN
China
Prior art keywords
metal layer
conductive structure
layer
metal
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510158811.9A
Other languages
English (en)
Other versions
CN104867904A (zh
Inventor
田宏伟
马凯葓
徐文清
左岳平
许晓伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510158811.9A priority Critical patent/CN104867904B/zh
Priority to US14/907,778 priority patent/US9837502B2/en
Priority to PCT/CN2015/087879 priority patent/WO2016155214A1/zh
Publication of CN104867904A publication Critical patent/CN104867904A/zh
Application granted granted Critical
Publication of CN104867904B publication Critical patent/CN104867904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种导电结构及其制作方法、阵列基板、显示装置。该导电结构包括多层由铝制作的第一金属层，且在每相邻的两层第一金属层之间还设置有第二金属层，所述第二金属层由铝之外的金属制成。本发明提供的导电结构，通过设置多层由铝制作的第一金属层，并在每相邻的两层第一金属层之间设置第二金属层进行阻隔，从而可以减少单层第一金属层中的晶粒的连续长度，进而可以在不减小导电结构整体厚度的情况下减少导电结构在受热时产生的小突起现象。

Description

导电结构及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示领域，尤其涉及一种导电结构及其制作方法、阵列基板、显示装置。
背景技术
低温多晶硅(low temperature poly-silicon,简称为LTPS)薄膜晶体管显示器件有别于传统的非晶硅薄膜晶体管显示器件，其电子迁移率可以达到50～200cm2/V-sec，可以有效减小沟道面积从而减少薄膜晶体管器件的面积，达到提高开口率和集成度的目的，由此在提高显示器亮度的同时，也可以降低功率消耗。
在LTPS工艺中，为了降低线电阻，一般采用成本较低、导电性较高、金属离子扩散性非常小的金属铝(Al)制作各信号线，然而，在进行后继的Hydro(氢化)工艺时，由于纯铝本身的热膨胀性质，厚度较高的纯Al在晶粒方向比较一致的情况下非常容易发生表面上的小突起(hillock)现象，从而极大的影响信号线的接触情况以及后继的光学检查工作。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何抑制阵列基板上的导电结构在受热时产生的小突起现象。
(二)技术方案
为解决上述技术问题，本发明的技术方案提供了一种导电结构，包括多层由铝制作的第一金属层，且在每相邻的两层第一金属层之间还设置有第二金属层，所述第二金属层由铝之外的金属制成。
进一步地，相邻两层的第一金属层的密度不同。
进一步地，每一层所述第二金属层的厚度为1nm～8nm。
进一步地，每一层所述第一金属层的厚度为200埃米～2800埃米。
进一步地，所述导电结构包括2～4层的所述第一金属层。
进一步地，还包括由Ti或Mo制作的第三金属层以及由Ti或Mo制作的第四金属层，且每一层第一金属层和每一层第二金属层均位于所述第三金属层与所述第四金属层之间。
进一步地，所述第二金属层的材料为以下的任意一种或多种：Ag、Cu、MoTa、MoNb、Ti。
为解决上述技术问题，本发明还提供了一种阵列基板，包括栅线、数据线、源极、漏极、栅极，所述栅线、所述数据线、所述源极、所述漏极、所述栅极中至少一者为上述的导电结构。
为解决上述技术问题，本发明还提供了一种显示装置，包括上述的阵列基板。
为解决上述技术问题，本发明还提供了一种导电结构的制作方法，包括：在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层。
进一步地，在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之前包括：在所述基板上采用Ti或Mo制作第三金属层；
在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之后包括：采用Ti或Mo制作第四金属层。
(三)有益效果
本发明提供的导电结构，通过设置多层由铝制作的第一金属层，并在每相邻的两层第一金属层之间设置第二金属层进行阻隔，从而可以减少单层第一金属层中的晶粒的连续长度，进而可以在不减小导电结构整体厚度的情况下减少导电结构在受热时产生的小突起现象。
附图说明
图1是本发明实施方式提供的一种导电结构的示意图；
图2是本发明实施方式提供的另一种导电结构的示意图；
图3是本发明实施方式提供的一种阵列基板的局部示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施方式提供了一种导电结构，该导电结构包括多层由铝制作的第一金属层，且在每相邻的两层第一金属层之间还设置有第二金属层，所述第二金属层由铝之外的金属制成。
本发明实施方式提供的导电结构，通过设置多层由铝制作的第一金属层，并在每相邻的两层第一金属层之间设置第二金属层进行阻隔，从而可以减少单层第一金属层中的晶粒的连续长度，进而可以在不减小导电结构整体厚度的情况下减少导电结构在受热时产生的小突起现象。
在本发明提供的导电结构中，第一金属层为采用纯铝制作的铝膜，第二金属层的材料可以为Ag(银)、Cu(铜)、MoTa(钼钽合金)、MoNb(钼铌合金)、Ti(钛)中的一种或多种，例如，若为增强导电结构的导电性，第二金属层可以采用Ag，亦可以选择Cu、MoTa、MoNb、Ti等其他和Al接触较好的膜层，若为工艺便利性考量，第二金属层采用Ti为较优；
此外，其中的第一金属层以及第二金属层的数量可以根据实际情况进行设置，例如，导电结构可以包括2～4层的第一金属层(或者1～3层的第二金属层)，每一层第一金属层的厚度可以为200埃米～2800埃米，具体地，若导电结构包括两层第一金属层，则每层第一金属层的厚度可以为2000埃米～2800埃米，例如，可以为2300埃米、2600埃米等；若导电结构包括四层第一金属层，则每层第一金属层的厚度可以为200埃米～800埃米，例如可以为300埃米、600埃米等。
优选地，每层第二金属层的厚度可以为1nm～8nm，从而不但可以避免对导电结构整体导电性造成不良影响，还能在对其的刻蚀以形成图案的过程中有良好的刻蚀效果，例如，第二金属层的厚度可以为3nm、5nm、7nm等。
优选地，在本发明实施方式提供的导电结构中，可使相邻两层的第一金属层的密度不同，从而可以使同一第二金属层两侧的第一金属层中的晶粒不一致，从而可以进一步地抑制导电结构在受热时产生的小突起现象。
优选地，本发明实施方式提供的导电结构还包括由Ti或Mo制作的第三金属层以及由Ti或Mo制作的第四金属层，且每一层第一金属层和每一层第二金属层均位于所述第三金属层与所述第四金属层之间，其中，该第三金属层形成在导电结构的最下方作为阻挡层，阻挡第一金属层中的铝原子向外扩散，例如在低温薄膜晶体管中，导电结构(如栅极或者源漏极)形成在半导体有源层上方，使得第三金属层设置在第一金属层与半导体非晶硅层之间，从而可以阻挡第一金属层中的铝原子扩散至半导体有源层；对于第四金属层，其设置在导电结构的最上层，由于Mo和Ti在高温条件下表面不容易产生小突起现象，且两者的硬度高于Al，从而可以抑制第一金属层应力的释放，从而可以进一步地抑制最上层的第一金属层的表面小突起的产生。
参见图1，图1是本发明实施方式提供的一种导电结构的示意图，该导电结构包括由Ti或Mo制作的第三金属层30、由Ti或Mo制作的第四金属层40，在第三金属层30与第四金属层40之间设置有两层由铝制作的第一金属层10以及位于两层第一金属层10之间的第二金属层20；其中，两层第一金属层均为采用纯铝制作的铝膜，并且两层第一金属层的沉积密度不同，第二金属层为采用Ag、Cu、MoTa、MoNb或者Ti制作的金属薄膜，两层第一金属层、第二金属层之间相互重叠设置，第二金属层设置在两层第一金属层之间并分别在两侧与两层第一金属层紧密接触，通过第二金属层将两层第一金属层相隔绝，从而可以减少每层第一金属层中的晶粒的连续长度，有效减少导电结构在受热时产生的小突起现象。
参见图2，图2是本发明实施方式提供的另一种导电结构的示意图，该导电结构包括由Ti或Mo制作的第三金属层30、由Ti或Mo制作的第四金属层40，在第三金属层30与第四金属层40之间还设置有三层由纯铝制作的第一金属层10，在每相邻的两层第一金属层10之间还设置有第二金属层20，各层结构之间重叠设置，且相邻层结构之间紧密接触，其中，三层第一金属层的沉积密度互不相同，例如，该三层第一金属层的密度可以从第三金属层至第四金属层的方向逐渐增加，第二金属层20的材料可以为采用Ag、Cu、MoTa、MoNb或者Ti制作的金属薄膜，通过两层第二金属层将三层第一金属层相互隔离，从而可以减少每层第一金属层中的晶粒的连续长度，有效减少导电结构在受热时产生的小突起现象。
此外，本发明实施方式还提供了一种阵列基板，该阵列基板包括栅线、数据线、源极、漏极、栅极，其中，所述栅线、所述数据线、所述源极、所述漏极、所述栅极中至少一者为上述的导电结构。
参见图3，图3是本发明提供的一种阵列基板的局部示意图，该阵列基板包括衬底基板1，以及依次设置在衬底基板1上的缓冲层2、半导体有源层3、栅极绝缘层4、栅极5、层间绝缘层6以及源漏极7；
其中，该阵列基板中的栅极5以及源漏极7均可以采用上述的导电结构，以源漏极7为例，其中的第三金属层位于源漏极的最下层从而与基板相接触，多层第一金属层以及第二金属层重叠形成在第三金属层的表面，第四金属层位于最上层为作为源漏极的表层结构，在进行氢化工艺时，由于任意相邻两层的第一金属层都能被第二金属层相阻隔，从而可以减少每层第一金属层中的晶粒的连续长度，有效减少导电结构在受热时产生的小突起现象，且通过第三金属层，可以以阻挡源漏极中的第一金属层中的铝原子扩散至半导体有源层，防止对半导体有源层产生不良影响，通过第四金属层，可以抑制第一金属层受热时应力的释放，从而可以进一步地抑制源漏极表面小突起的产生。
本发明实施方式提供的阵列基板，通过将该阵列基板中的各电极及信号线设置为多层由铝制作的第一金属层的结构，并在每相邻的两层第一金属层之间设置第二金属层进行阻隔，进而可以在不影响各导电结构电阻的情况下减少导电结构在受热时产生的小突起现象。并且由于造成小突起(hillock)的主要原因及动力被抑制，阵列基板中的各导电结构可以由目前的300～400nm增加到1000nm甚至更厚，对于在信号线线宽较小的情况下减少信号线的电阻有很好的作用。
此外，本发明还提供了一种显示装置，包括上述的阵列基板。本发明实施方式提供的显示装置可以是笔记本电脑显示屏、液晶显示器、液晶电视、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
此外，本发明实施方式还提供了一种导电结构的制作方法，包括：在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层。
其中，每一层所述第二金属层的厚度可以为1nm～8nm，每一层所述第一金属层的厚度可以为200埃米～2800埃米，制作第二金属层的材料可以为Ag、Cu、MoTa、MoNb或者Ti。
优选地，在上述的导电结构的制作方法中，可以形成2～4层的所述第一金属层。
优选地，在上述的导电结构的制作方法中，相邻两层的第一金属层的密度不同。
优选地，在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之前包括：在所述基板上采用Ti或Mo制作第三金属层；
在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之后包括：采用Ti或Mo制作第四金属层。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种导电结构，其特征在于，包括至少两层由铝制作的第一金属层，且在每相邻的两层第一金属层之间还设置有第二金属层，所述第二金属层由铝之外的金属制成；相邻两层的第一金属层的密度不同，以使第二金属层两侧的第一金属层中的晶粒不一致。
2.根据权利要求1所述的导电结构，其特征在于，每一层所述第二金属层的厚度为1nm～8nm。
3.根据权利要求1所述的导电结构，其特征在于，每一层所述第一金属层的厚度为200埃米～2800埃米。
4.根据权利要求3所述的导电结构，其特征在于，所述导电结构包括2～4层的所述第一金属层。
5.根据权利要求1所述的导电结构，其特征在于，还包括由Ti或Mo制作的第三金属层以及由Ti或Mo制作的第四金属层，且所有所述第一金属层和所有所述第二金属层均位于所述第三金属层与所述第四金属层之间。
6.根据权利要求1-5任一所述的导电结构，其特征在于，所述第二金属层的材料为以下的任意一种或多种：Ag、Cu、MoTa、MoNb、Ti。
7.一种阵列基板，其特征在于，包括栅线、数据线、源极、漏极、栅极，所述栅线、所述数据线、所述源极、所述漏极、所述栅极中至少一者为权利要求1-6任一所述的导电结构。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
9.一种导电结构的制作方法，其特征在于，包括：在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层；相邻两层的第一金属层的密度不同，以使第二金属层两侧的第一金属层中的晶粒不一致。
10.根据权利要求9所述的导电结构的制作方法，其特征在于，在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之前包括：在所述基板上采用Ti或Mo制作第三金属层；
在基板上采用铝制作多层第一金属层，并在每相邻的两层第一金属层之间采用铝之外的金属制作第二金属层之后包括：采用Ti或Mo制作第四金属层。
CN201510158811.9A 2015-04-03 2015-04-03 导电结构及其制作方法、阵列基板、显示装置 Active CN104867904B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510158811.9A CN104867904B (zh) 2015-04-03 2015-04-03 导电结构及其制作方法、阵列基板、显示装置
US14/907,778 US9837502B2 (en) 2015-04-03 2015-08-24 Conductive structure and manufacturing method thereof, array substrate, display device
PCT/CN2015/087879 WO2016155214A1 (zh) 2015-04-03 2015-08-24 导电结构及其制作方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510158811.9A CN104867904B (zh) 2015-04-03 2015-04-03 导电结构及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN104867904A CN104867904A (zh) 2015-08-26
CN104867904B true CN104867904B (zh) 2018-05-04

Family

ID=53913637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510158811.9A Active CN104867904B (zh) 2015-04-03 2015-04-03 导电结构及其制作方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US9837502B2 (zh)
CN (1) CN104867904B (zh)
WO (1) WO2016155214A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252357B (zh) * 2016-08-24 2019-05-21 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106932956A (zh) * 2017-05-22 2017-07-07 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
US20230187343A1 (en) * 2021-12-09 2023-06-15 International Business Machines Corporation Top via interconnect structure with texture suppression layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716637A (zh) * 2004-06-30 2006-01-04 三星Sdi株式会社 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法
CN101226964A (zh) * 2008-02-14 2008-07-23 友达光电股份有限公司 薄膜晶体管、有源元件阵列基板以及液晶显示面板
CN103715171A (zh) * 2013-12-24 2014-04-09 京东方科技集团股份有限公司 导电金属互联线及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JP3878839B2 (ja) * 2001-05-31 2007-02-07 チ メイ オプトエレクトロニクス コーポレーション ヒロックのないアルミニウム配線層およびその形成方法
JP2005044936A (ja) 2003-07-25 2005-02-17 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN101887893B (zh) 2010-06-10 2012-01-11 深超光电（深圳）有限公司 一种薄膜晶体管阵列基板及其制造方法
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
CN102623461A (zh) 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN102790062B (zh) * 2012-07-26 2016-01-27 北京京东方光电科技有限公司 一种传感器的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716637A (zh) * 2004-06-30 2006-01-04 三星Sdi株式会社 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法
CN101226964A (zh) * 2008-02-14 2008-07-23 友达光电股份有限公司 薄膜晶体管、有源元件阵列基板以及液晶显示面板
CN103715171A (zh) * 2013-12-24 2014-04-09 京东方科技集团股份有限公司 导电金属互联线及其制备方法

Also Published As

Publication number Publication date
US20170040430A1 (en) 2017-02-09
US9837502B2 (en) 2017-12-05
WO2016155214A1 (zh) 2016-10-06
CN104867904A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN107331669B (zh) Tft驱动背板的制作方法
CN102842619B (zh) 一种半导体装置及其制造方法
CN103499906A (zh) 一种阵列基板、其制备方法及显示装置
CN103531594B (zh) 一种阵列基板和显示器件
US20160329360A1 (en) Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device
WO2015010427A1 (zh) 阵列基板及其制作方法和显示装置
CN103456739A (zh) 阵列基板及其制造方法和显示装置
CN104867904B (zh) 导电结构及其制作方法、阵列基板、显示装置
JP2017508275A (ja) 低温ポリシリコン薄膜トランジスタ及びその製造方法
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法
WO2015043078A1 (zh) 阵列基板及其制作方法和显示装置
CN114883346A (zh) 阵列基板及其制作方法、显示面板
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板
CN107833893A (zh) 阵列基板及其制作方法、显示面板
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
WO2017041447A1 (zh) 一种阵列基板及其制作方法、显示装置
WO2018192210A1 (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN110707096A (zh) 一种阵列基板及其制备方法、显示装置
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN206441728U (zh) 阵列基板和显示装置
CN104851894A (zh) 阵列基板及其制备方法、显示装置
CN104992985A (zh) 薄膜晶体管及其制造方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant