CN102623461A - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN102623461A
CN102623461A CN2012100722032A CN201210072203A CN102623461A CN 102623461 A CN102623461 A CN 102623461A CN 2012100722032 A CN2012100722032 A CN 2012100722032A CN 201210072203 A CN201210072203 A CN 201210072203A CN 102623461 A CN102623461 A CN 102623461A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
metal level
main conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100722032A
Other languages
English (en)
Inventor
李金磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN2012100722032A priority Critical patent/CN102623461A/zh
Priority to PCT/CN2012/073013 priority patent/WO2013139045A1/zh
Priority to US13/514,979 priority patent/US20130240995A1/en
Publication of CN102623461A publication Critical patent/CN102623461A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法，薄膜晶体管阵列基板包括扫描线和信号线，所述扫描线由第一金属层形成，所述信号线由第二金属层形成；所述第一金属层和第二金属层皆为复层结构，该复层结构包括一主导电层及至少一阻挡层，所述主导电层内部设有一熔点高于该主导电层的抑制金属层。

Description

薄膜晶体管阵列基板及其制作方法
【技术领域】
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
【背景技术】
在液晶显示技术领域中，薄膜晶体管液晶显示器(TFT-LCD)由于具有高分辨率、低功耗、轻量化、无辐射以及尺寸多样化等优点，应用越来越多。
薄膜晶体管液晶显示器一般都是由薄膜晶体管(Thin FilmTransistor，TFT)阵列基板和彩色滤光片(Co1or Filter，CF)基板经成盒工艺灌注液晶，然后经过模组厂的组装制造完成。在制作薄膜晶体管阵列基板过程中，需经过多次溅射镀膜或化学气相沉积的成膜工序，在每次成膜后，还需经过涂抹、曝光、显影以及蚀刻等工序。
以溅射镀膜为例，溅射镀膜主要是通过溅射方式沉积形成金属膜和铟锡氧化物(Indium Tin Oxide，ITO)膜，然后进行光刻工序形成信号线、扫描线以及像素电极等。其中，信号线用来传导包含灰阶信息的电压信号，扫描线用来传输开启和关闭薄膜晶体管的电压信号，信号线和扫描线一般由电阻率较低的金属或金属合金等材料形成。
现有技术中，薄膜晶体管液晶显示器的尺寸不断的增加，但是由于需要维持一定的光透过率，薄膜晶体管中扫描线和信号线的宽度不能无限的增加，而只能考虑增加扫描线和信号线的长度。而扫描线与信号线的长度增加，都导致其电阻的增大，电阻的增大将极大的降低信号的传输速率，进而导致画面显示质量下降。
另外，在完成扫描线的光刻工序后，需进行温度高达350℃的化学气相沉积(CVD)的成膜工艺来制作薄膜晶体管的有源层，此时形成扫描线的金属层必须耐受高达350℃的高温。
现有技术中采用铜或铜合金来形成扫描线和信号线，在一定程度上可以解决上述电阻增大以及耐高温的问题，但是由于铜靶材成本较高，且对铜膜层的进行蚀刻时，生产工艺存在困难。
为避免使用铜靶材而导致的上述问题，另一现有技术是采用钼/铝或钼/铝/钼的多层结构来制作形成金属层。
譬如在钼/铝膜层结构的金属层中，由于铝的电阻率比钼的电阻率低，因此铝膜层用作主要的导电层。但是铝的熔点较低(熔点为660℃)，在经历化学气相沉积成膜时的高温环境，铝原子之间相互挤压，一旦达到一定的应力，铝膜层会挤压变形产生小丘(hillock)，进而导致扫描线与信号线之间的短路。钼的熔点较高(熔点在2000℃以上)，且钼膜层具有柱状晶粒结构，可以抑制铝膜层因高温产生的小丘，因此由钼形成的膜层一般用作铝膜层的阻挡层和保护层。
在大尺寸薄膜晶体管液晶显示器中，为了降低扫描线和信号线的电阻，现有技术一般是增加铝膜层的厚度。但是当铝膜层的厚度增加后，在经历化学气相沉积成膜的高温环境，铝膜层由于高温产生小丘，严重时产生的小丘可以穿出钼膜层，导致薄膜晶体管的栅极、源极以及漏极之间发生短路，影响画面显示质量。
另外，上述钼/铝膜层结构的金属层经蚀刻形成信号线或者扫描线后，被蚀刻的金属层的蚀刻剖面为由下往上渐变缩的锥形，以便于后续的成膜附着工序。当铝膜层的厚度增加时，在钼/铝或钼/铝/钼的多层结构中，铝膜层占的体积增大，在后续的湿式蚀刻工序中，由于铝和钼存在氧化特性的差异而发生原电池效应，导致钼的蚀刻速率比铝的蚀刻速率慢，因此在湿式蚀刻工序后，位于顶部的钼膜层将会比铝膜层较为突出。后续的成膜过程中，成膜材料将会受突出的钼膜层影响而不能在金属层的蚀刻边缘完整的附着，造成产品特性异常。
综上，由于铝膜层厚度的增加，在经历化学气相沉积成膜的高温环境下易产生小丘等变形，在经历湿式蚀刻工序时易导致铝和钼发生电化学反应而造成的钼膜层突出。
【发明内容】
本发明的一个目的在于提供一种薄膜晶体管阵列基板，以解决现有技术由于铝膜层厚度的增加，在经历化学气相沉积成膜的高温环境下易产生小丘等变形，在经历湿式蚀刻工序时易导致铝和钼发生化学反应而造成的钼膜层突出的技术问题。
为解决上述问题，本发明构造了一种薄膜晶体管阵列基板，包括扫描线和信号线，所述扫描线由第一金属层形成，所述信号线由第二金属层形成；所述第一金属层和第二金属层皆为复层结构，该复层结构包括一主导电层及至少一阻挡层；
所述主导电层内部设有一熔点高于该主导电层的抑制金属层。
在本发明的薄膜晶体管阵列基板中，所述薄膜晶体管阵列基板还包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其特征在于；
所述栅极由所述第一金属层形成，所述源极和漏极由所述第二金属层形成。
在本发明的薄膜晶体管阵列基板中，所述抑制金属层的厚度范围为0.5纳米～2纳米。
在本发明的薄膜晶体管阵列基板中，所述主导电层由铝形成；所述抑制金属层由钼形成。
在本发明的薄膜晶体管阵列基板中，所述第一金属层包括第一主导电层和第一阻挡层；所述第一主导电层内设置有第一抑制金属层；
所述第二金属层包括第二阻挡层、第二主导电层和第三阻挡层，所述第二主导电层中内设置有第二抑制金属层。
本发明的另一个目的在于提供一种薄膜晶体管阵列基板的制作方法，以解决现有技术由于铝膜层厚度的增加，在经历化学气相沉积成膜的高温环境下易产生小丘等变形，在经历湿式蚀刻工序时易导致铝和钼发生化学反应而造成的钼膜层突出的技术问题。
为解决上述问题，本发明构造了一种薄膜晶体管阵列基板的制作方法，所述方法包括以下步骤：
提供玻璃基板，在玻璃基板上形成第一金属层，并对所述第一金属层刻蚀处理，形成扫描线；
在所述第一金属层上沉积形成绝缘层和半导体层；
在所述半导体层上形成第二金属层，并对所述第二金属层刻蚀处理，形成信号线；
沉积钝化层于所述第二金属层上，并在所述钝化层上形成透明电极层；其中，
所述第一金属层和第二金属层皆为复层结构，该复层结构包括一主导电层及至少一阻挡层，所述主导电层内部设有一熔点高于该主导电层的抑制金属层。
在本发明的薄膜晶体管阵列基板的制作方法中，对所述第一金属层刻蚀处理，形成扫描线的同时，还形成薄膜晶体管的栅极；
对所述第二金属层刻蚀处理，形成信号线的同时，还形成薄膜晶体管的源极和漏极。
在本发明的薄膜晶体管阵列基板的制作方法中，在玻璃基板上形成第一金属层的步骤具体包括；
在玻璃基板上溅镀第一部分铝膜层；在该第一部分铝膜层上溅镀一钼膜层；在该钼膜层上溅镀第二部分铝膜层，进而形成所述第一金属层。
在本发明的薄膜晶体管阵列基板的制作方法中，在所述半导体层上形成所述第二金属层的步骤具体包括：
在所述半导体层上溅镀一钼膜层形成第二阻挡层；
在所述第二阻挡层上溅镀第一部分铝膜层，在该第一部分铝膜层上溅镀一钼膜层，在该钼膜层上溅镀第二部分铝膜层，进而形成第二主导电层；
在所述第二主导电层上溅镀一钼膜层形成所述第三阻挡层。
在本发明的薄膜晶体管阵列基板的制作方法中，所述抑制金属层的厚度范围为0.5纳米～2纳米。
本发明相对于现有技术，通过在铝-钼膜层结构中的铝膜层内增加一层抑制金属层(譬如钼膜层)，可以抑制高温环境下铝膜层的变形，还能抑制由于铝膜层和钼膜层发生化学反应而造成的钼膜层的突出，进而保证了产品的特性正常，提高了画面显示质量。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1为本发明中薄膜晶体管阵列基板的俯视结构示意图；
图2为沿图1中A-A’位置的剖面示意图；
图3为沿图1中B-B’位置的剖面示意图；
图4为沿图1中C-C’位置的剖面示意图；
图5为本发明中薄膜晶体管阵列基板的制作方法的流程示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
请参考图1所示，图1为本发明中薄膜晶体管阵列基板的俯视结构示意图，图2为沿图1中A-A’位置的剖面示意图。
请一并参阅图1和图2，所述薄膜晶体管阵列基板包括有扫描线11和信号线12，其中，所述扫描线11和所述信号线12彼此交叉排列并相互垂直，交叉区域限定一像素13。所述像素13内包括有公共电极14与像素电极15，所述像素电极15为具有多个分支的梳状结构。
所述薄膜晶体管阵列基板还包括薄膜晶体管16(TFT)，所述薄膜晶体管16对应所述像素13。所述薄膜晶体管16包括栅极161、源极162以及漏极163。其中所述栅极161为所述扫描线11的一部分，所述源极162连接所述信号线12，所述漏极163上设置有通孔251，该通孔251与所述像素电极15连接。
请一并参阅图2，玻璃基板20上形成有第一金属层21，所述第一金属层21经蚀刻后形成所述栅极161，该栅极161为梯形的形状，便于所述绝缘层22和所述半导体层23的附着。
所述栅极161上沉积绝缘层22和半导体层23，所述半导体层23上沉积第二金属层24。所述第二金属层24上形成有钝化层25。所述第二金属层24的断面经蚀刻后为渐变的锥形，便于所述钝化层25的附着。
所述钝化层25上形成有透明电极层26，所述钝化层25中间形成有通孔251(对应图1中漏极163位置)，所述透明电极层26通过所述通孔251连接所述第二金属层24。
请一并参阅图1、图2和图3，图3为沿图1中B-B’位置的剖面示意图。
所述第一金属层21刻蚀形成所述扫描线11以及栅极161，所述第一金属层21包括第一主导电层211以及叠加在所述第一主导电层211上的第一阻挡层212。
所述第一主导电层211优选为铝膜层，所述第一阻挡层212优选为钼膜层，当然也可以为其它材质的金属膜层，此处不一一列举。
在本实施例中，所述第一主导电层211内部还设置有第一抑制金属层213。所述第一抑制金属层213优选为钼膜层，用于抑制高温环境下所述第一主导电层211的变形，以及用于抑制由于所述第一主导电层211和所述第一阻挡层212发生化学反应而造成的所述第一阻挡层212的突出。当然，所述第一抑制金属层213还可以由其它高熔点的金属材质形成，只要能够达到上述有益效果即可，此处不一一列举。
其中，所述第一抑制金属层213的厚度范围优选为0.5纳米～2纳米。
请一并参阅图1、图2和图4，图4为沿图1中C-C’位置的剖面示意图。
所述第二金属层24刻蚀形成所述信号线12、源极162以及漏极1623。所述第二金属层24包括有第二阻挡层241、第二主导电层242以及第三阻挡层243。
所述第二阻挡层241和所述第三阻挡层243优选为钼膜层，所述第二主导电层242优选为铝膜层，当然也可以为其它材质的金属膜层，此处不一一列举。
在本实施例中，所述第二主导电层242内部还设置有第二抑制金属层244。所述第二抑制金属层244优选为钼膜层，用于抑制高温环境下所述第二主导电层242的变形，以及用于抑制由于所述第二主导电层242和所述第三阻挡层243发生化学反应而造成的所述第三阻挡层243的突出。当然，所述第二抑制金属层244还可以由其它高熔点的金属材质形成，只要能够达到上述有益效果即可，此处不一一列举。
其中，所述第二抑制金属层244的厚度范围为0.5纳米～2纳米。
请参阅图5，图5为本发明中薄膜晶体管阵列基板制作方法流程示意图，下面结合图1至图5详细说明本发明中薄膜晶体管阵列基板的构造原理。
在步骤S 501中，提供玻璃基板20，在玻璃基板20上用磁控溅射的方法沉积形成第一金属层21，并对所述第一金属层21刻蚀处理，形成所述扫描线11和栅极161。
其中，在制作形成所述第一金属层21时，首先在玻璃基板20上溅镀第一部分铝膜层。具体为，先将洗净的玻璃基板20载入磁控溅镀机台，并将玻璃基板20调整到与机台内铝靶材相对的位置，设定成膜功率在40～70千瓦(KW)，镀膜时间设定在28～49秒(S)，溅镀腔的气体压力设定在0.05～0.3帕(Pa)。
在上述第一部分铝膜层形成后，在该第一部分铝膜层上溅镀一薄层的钼膜层(即第一抑制金属层213，厚度范围为0.5纳米～2纳米)。具体为，将玻璃基板20调整到与机台内钼靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在5～20千瓦，镀膜时间设定为1～4秒。
在上述钼膜层形成后，在该钼膜层上继续溅镀第二部分铝膜层。具体为，将玻璃基板20调整到与机台内铝靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在40～70千瓦，镀膜时间设定在28～49秒。
至此，形成所述第一主导电层211。其中，所述第一主导电层211内形成有所述第一抑制金属层213。
之后，在上述第一主导电层211上继续溅镀一钼膜层形成所述第一阻挡层212。具体为，将形成有所述第一主导电层211的玻璃基板20调整到与机台内钼靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在50～65千瓦，镀膜时间设定为6～10秒。
上述第一主导电层211和第一阻挡层212构成所述第一金属层21。其中，所述第一主导电层211内形成有所述第一抑制金属层213。
在步骤S502中，用等离子体增强型化学气相沉积(CVD)的方法在所述第一金属层21上沉积形成所述绝缘层22和半导体层23。
本步骤中，即便是进行化学气相沉积时存在较高的温度，由于第一金属层21的第一主导电层211内形成有第一抑制金属层213，仍然能够避免所述第一主导电层211产生小丘，进而保证了液晶显示器的画面显示的正常。
在步骤S503中，继续在所述半导体层23上溅镀形成所述第二金属层24。并对所述第二金属层24刻蚀处理，形成源极162、漏极163、信号线12以及沟槽D。
其中，在形成所述第二金属层24的过程中，首先在所述半导体层23上溅镀一钼膜层形成所述第二阻挡层241。具体为，将完成所述半导体层23光刻工序的玻璃基板20洗净后载入磁控溅射镀膜机台，将玻璃基板20调整到与机台内钼靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在50～65千瓦，镀膜时间设定为2～4秒。
之后，在所述第二阻挡层241上溅镀第一部分铝膜层。具体为，将洗净的玻璃基板20载入磁控溅镀机台并调整到与机台内铝靶材相对的位置，设定成膜功率在40～70千瓦，镀膜时间设定在28～49秒，溅镀腔的气体压力设定在0.05～0.3帕。之后，在该第一部分铝膜层上溅镀一钼膜层(即第二抑制金属层244)，具体为，将玻璃基板20调整到与机台内钼靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在5～20千瓦，镀膜时间设定为1～4秒。之后，在上述钼膜层上溅镀第二部分铝膜层。具体为，将玻璃基板20调整到与机台内铝靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在40～70千瓦，镀膜时间设定在28～49秒。至此，形成所述第二主导电层242，所述第二主导电层242内包括有第二抑制金属层244。
之后，在所述第二主导电层242上溅镀一钼膜层形成所述第三阻挡层243。具体为，将玻璃基板20调整到机台内与钼靶材相对的位置，溅镀腔的气体压力设定在0.05～0.3帕，设定成膜功率在50～65千瓦，镀膜时间设定为5～8秒。
上述第二阻挡层241、第二主导电层242以及第三阻挡层243构成所述第二金属层24。其中，所述第二主导电层242内形成有第二抑制金属层244。
在具体实施过程中，在对所述第二金属层24进行湿式蚀刻工序时，由于所述第二主导电层242内形成有第二抑制金属层244，因此可以避免所述第二主导电层242和所述第三阻挡层243发生原电池效应，进而保证了产品的稳定性。
在步骤S 504中，沉积所述钝化层25于所述第二金属层24上，并通过刻蚀处理在所述钝化层25中间形成通孔251，所述钝化层25优选使用氮化硅材料。
在步骤S 505中，在所述钝化层25上用磁控溅射的方法制作形成透明电极层26，使得所述透明电极层26通过所述通孔251连接所述第二金属层24。
在本发明中，在每次涂布层(譬如第二金属层24、钝化层25等)形成之后，都有相应的涂抹、曝光、显影和蚀刻等工序，以在相应的涂布层上在形成不同的图形，此处不再详述。
本发明通过在铝-钼膜层结构中的铝膜层内增加一层高熔点金属层(譬如钼膜层)，可以抑制高温环境下铝膜层的变形，还能抑制由于铝膜层和钼膜层发生化学反应而造成的钼膜层的突出，进而保证了产品的特性正常，提高了画面显示质量。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管阵列基板，包括扫描线和信号线，所述扫描线由第一金属层形成，所述信号线由第二金属层形成；所述第一金属层和第二金属层皆为复层结构，该复层结构包括一主导电层及至少一阻挡层，其特征在于；
所述主导电层内部设有一熔点高于该主导电层的抑制金属层。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其特征在于；
所述栅极由所述第一金属层形成，所述源极和漏极由所述第二金属层形成。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述抑制金属层的厚度范围为0.5纳米～2纳米。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述主导电层由铝形成；所述抑制金属层由钼形成。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一金属层包括第一主导电层和第一阻挡层；所述第一主导电层内设置有第一抑制金属层；
所述第二金属层包括第二阻挡层、第二主导电层和第三阻挡层，所述第二主导电层中内设置有第二抑制金属层。
6.一种薄膜晶体管阵列基板的制作方法，其特征在于，所述方法包括以下步骤：
提供玻璃基板，在玻璃基板上形成第一金属层，并对所述第一金属层刻蚀处理，形成扫描线；
在所述第一金属层上沉积形成绝缘层和半导体层；
在所述半导体层上形成第二金属层，并对所述第二金属层刻蚀处理，形成信号线；
沉积钝化层于所述第二金属层上，并在所述钝化层上形成透明电极层；其中，
所述第一金属层和第二金属层皆为复层结构，该复层结构包括一主导电层及至少一阻挡层，所述主导电层内部包括一熔点高于该主导电层的抑制金属层。
7.根据权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，对所述第一金属层刻蚀处理，形成扫描线的同时，还形成薄膜晶体管的栅极；
对所述第二金属层刻蚀处理，形成信号线的同时，还形成薄膜晶体管的源极和漏极。
8.根据权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，在玻璃基板上形成第一金属层的步骤具体包括；
在玻璃基板上溅镀第一部分铝膜层；在该第一部分铝膜层上溅镀一钼膜层；在该钼膜层上溅镀第二部分铝膜层，进而形成所述第一金属层。
9.根据权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，在所述半导体层上形成所述第二金属层的步骤具体包括：
在所述半导体层上溅镀一钼膜层形成第二阻挡层；
在所述第二阻挡层上溅镀第一部分铝膜层，在该第一部分铝膜层上溅镀一钼膜层，在该钼膜层上溅镀第二部分铝膜层，进而形成第二主导电层；
在所述第二主导电层上溅镀一钼膜层形成所述第三阻挡层。
10.根据权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述抑制金属层的厚度范围为0.5纳米～2纳米。
CN2012100722032A 2012-03-19 2012-03-19 薄膜晶体管阵列基板及其制作方法 Pending CN102623461A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012100722032A CN102623461A (zh) 2012-03-19 2012-03-19 薄膜晶体管阵列基板及其制作方法
PCT/CN2012/073013 WO2013139045A1 (zh) 2012-03-19 2012-03-26 薄膜晶体管阵列基板及其制作方法
US13/514,979 US20130240995A1 (en) 2012-03-19 2012-03-26 Thin-film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100722032A CN102623461A (zh) 2012-03-19 2012-03-19 薄膜晶体管阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN102623461A true CN102623461A (zh) 2012-08-01

Family

ID=46563279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100722032A Pending CN102623461A (zh) 2012-03-19 2012-03-19 薄膜晶体管阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN102623461A (zh)
WO (1) WO2013139045A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018990A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
WO2015096203A1 (zh) * 2013-12-27 2015-07-02 深圳市华星光电技术有限公司 液晶面板
WO2016155214A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 导电结构及其制作方法、阵列基板、显示装置
CN109671623A (zh) * 2018-12-21 2019-04-23 深圳市华星光电技术有限公司 栅极与薄膜晶体管的制造方法
CN111584503A (zh) * 2020-05-11 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259558B (zh) * 2020-10-15 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723072A (ja) * 1993-07-02 1995-01-24 Hitachi Ltd 検波方式
CN1812109A (zh) * 2005-01-07 2006-08-02 三星电子株式会社 Tft阵列面板及其制造方法
CN101174650A (zh) * 2006-10-30 2008-05-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN101887893A (zh) * 2010-06-10 2010-11-17 深超光电（深圳）有限公司 一种薄膜晶体管阵列基板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR101000451B1 (ko) * 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723072A (ja) * 1993-07-02 1995-01-24 Hitachi Ltd 検波方式
CN1812109A (zh) * 2005-01-07 2006-08-02 三星电子株式会社 Tft阵列面板及其制造方法
CN101174650A (zh) * 2006-10-30 2008-05-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN101887893A (zh) * 2010-06-10 2010-11-17 深超光电（深圳）有限公司 一种薄膜晶体管阵列基板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018990A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
CN103018990B (zh) * 2012-12-14 2015-12-02 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
US9632382B2 (en) 2012-12-14 2017-04-25 Boe Technology Group Co., Ltd. Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
WO2015096203A1 (zh) * 2013-12-27 2015-07-02 深圳市华星光电技术有限公司 液晶面板
WO2016155214A1 (zh) * 2015-04-03 2016-10-06 京东方科技集团股份有限公司 导电结构及其制作方法、阵列基板、显示装置
US9837502B2 (en) 2015-04-03 2017-12-05 Boe Technology Group Co., Ltd. Conductive structure and manufacturing method thereof, array substrate, display device
CN109671623A (zh) * 2018-12-21 2019-04-23 深圳市华星光电技术有限公司 栅极与薄膜晶体管的制造方法
CN111584503A (zh) * 2020-05-11 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
WO2013139045A1 (zh) 2013-09-26

Similar Documents

Publication Publication Date Title
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN102623461A (zh) 薄膜晶体管阵列基板及其制作方法
CN100495177C (zh) 一种tft lcd阵列基板器件结构及其制造方法
CN103295970B (zh) 阵列基板、其制造方法及显示装置
CN102270604B (zh) 阵列基板的结构及其制造方法
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
CN102033370B (zh) 液晶显示基板及其制造方法
WO2020258185A1 (zh) 显示基板及其制备方法、显示面板和显示装置
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
CN101354507B (zh) 薄膜晶体管液晶显示器阵列基板结构及其制造方法
JP5685565B2 (ja) 薄膜トランジスタ及びその製造方法
CN102543863A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN104795407B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN105304646A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN101887893B (zh) 一种薄膜晶体管阵列基板及其制造方法
CN103441129A (zh) 阵列基板及其制作方法和显示装置
CN208384312U (zh) 显示面板以及显示装置
CN104538413A (zh) 阵列基板及其制作方法、显示装置
CN101359669A (zh) 一种tft lcd阵列基板结构及其制造方法
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
US9620729B2 (en) Organic thin film transistor and method of manufacturing the same, array substrate and display device
WO2019100494A1 (zh) Ips型薄膜晶体管阵列基板及其制作方法
KR20160025671A (ko) 표시 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120801