CN112259558B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN112259558B CN112259558B CN202011101552.3A CN202011101552A CN112259558B CN 112259558 B CN112259558 B CN 112259558B CN 202011101552 A CN202011101552 A CN 202011101552A CN 112259558 B CN112259558 B CN 112259558B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- alloy layer
- substrate
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 263
- 239000002184 metal Substances 0.000 claims abstract description 263
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 112
- 239000000956 alloy Substances 0.000 claims abstract description 112
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 239000002923 metal particle Substances 0.000 claims description 32
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 27
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- 239000011733 molybdenum Substances 0.000 claims description 27
- 239000013077 target material Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 7
- 239000000243 solution Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 230000007797 corrosion Effects 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 10
- 238000002161 passivation Methods 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003929 acidic solution Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 titanium Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种阵列基板及其制备方法，该阵列基板包括依次设置的基底和栅极结构层，所述栅极结构层包括依次设置在所述基底上的合金层和第一金属层；所述第一金属层的材料为第一金属，所述合金层的材料包括所述第一金属和第二金属，所述第一金属的电位高于所述第二金属的电位，所述第一金属层与所述合金层的电位差小于所述第一金属与所述第二金属的电位差。本申请降低了阵列基板中底切结构的产生几率，提升了产品良率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
随着平板显示技术的发展，人们对显示器尺寸、分辨率和画面刷新速率的追求越来越高，因而对显示器件中导电膜层的导电性能有了越来越高的要求。目前，铜因其优良的导电性能而作为显示器件中的一种优良的导电材料。
在阵列基板的制备工艺中，当栅极金属层以铜作为导电材料时，由于铜和玻璃基板之间的附着力较差，故铜不能直接沉积在玻璃基板上。因此，在阵列基板的薄膜晶体管制程中，通常在铜所在的膜层下方沉积一层阻挡层，以此来提高铜在玻璃基板上的附着力。
目前常用的阻挡层材料为钼，然而，由于铜与钼之间的电位差较大，具体的，铜的电位远高于钼的电位，在对栅极金属层以及阻挡层进行图案化处理的过程中，铜和钼在刻蚀液中极易产生腐蚀电池，导致阻挡层的刻蚀速率远大于栅极金属层的刻蚀速率，使得阻挡层产生底切结构，从而降低了产品良率。
发明内容
本申请提供一种阵列基板及其制备方法，以解决因铜和钼之间电位差较大而产生底切结构的技术问题。
本申请提供一种阵列基板，其包括：
基底；以及
栅极结构层，所述栅极结构层设置于所述基底上，所述栅极结构层包括依次设置在所述基底上的合金层和第一金属层；
其中，所述第一金属层的材料为第一金属，所述合金层的材料包括所述第一金属和第二金属，所述第一金属的电位高于所述第二金属的电位，所述第一金属层与所述合金层的电位差小于所述第一金属与所述第二金属的电位差。
在本申请所述的阵列基板中，所述栅极结构层还包括第二金属层，所述第二金属层设置于所述合金层靠近所述基底的一侧；
所述第二金属层的材料为所述第二金属。
在本申请所述的阵列基板中，所述第一金属为铜，所述第二金属为钼。
本申请还提供一种阵列基板的制备方法，其包括以下步骤：
提供一基底；
在所述基底上形成一层合金层，所述合金层的材料包括第一金属和第二金属，所述第一金属的电位高于所述第二金属的电位；
在所述合金层上形成第一金属层，所述第一金属层的材料为所述第一金属，所述第一金属层与所述合金层的电位差小于所述第一金属与所述第二金属的电位差，所述合金层和所述第一金属层形成栅极结构层；
采用刻蚀液对所述栅极结构层进行刻蚀处理，以形成图案化的所述栅极结构层。
在本申请所述的阵列基板的制备方法中，所述在所述合金层上形成第一金属层的步骤，包括：
提供一第一靶材，所述第一靶材的材料为所述第一金属；
在所述合金层上沉积从所述第一靶材中脱落的第一金属粒子，以形成所述第一金属层。
在本申请所述的阵列基板的制备方法中，在所述在所述基底上形成一层合金层的步骤之前，还包括：
提供一第二靶材，所述第二靶材的材料为所述第二金属；
在所述基底上沉积从所述第二靶材中脱落的第二金属粒子，以形成第二金属层，所述第二金属层、所述合金层和所述第一金属层形成所述栅极结构层。
在本申请所述的阵列基板的制备方法中，所述在所述基底上形成一层合金层的步骤，包括：
在所述基底上沉积从所述第二靶材中脱落的第二金属粒子，以得到一金属基层；
在所述金属基层上沉积从所述第一靶材中脱落的所述第一金属粒子，所述第一金属粒子进入所述金属基层远离所述基底的部分中，并与所述金属基层远离所述基底的部分中的所述第二金属粒子形成所述合金层，所述金属基层未掺进所述第一金属粒子的部分为所述第二金属层。
在本申请所述的阵列基板的制备方法中，所述在所述合金层上沉积从所述第一靶材中脱落的第一金属粒子，以形成所述第一金属层的步骤，包括：
在所述合金层上继续沉积从所述第一靶材中脱落的所述第一金属粒子，以形成所述第一金属层。
在本申请所述的阵列基板的制备方法中，所述第一金属为铜，所述第二金属为钼。
在本申请所述的阵列基板的制备方法中，所述金属基层的制备工艺具备第一工艺参数，所述第一工艺参数包括第一功率、第一压力和第一温度，所述第一功率小于或等于5kW，所述第一压力大于或等于1Pa，所述第一温度小于或等于100℃；
所述合金层和所述第一金属层的制备工艺具备第二工艺参数，所述第二工艺参数包括第二功率、第二压力和第二温度，所述第二功率大于或等于30kW，所述第二压力小于或等于0.5Pa，所述第二温度大于或等于50℃。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过在栅极结构层中设置合金层，并使合金层与第一金属层的电位差小于第一金属与第二金属的电位差，第一金属的电位高于第二金属的电位，进而降低了合金层与第一金属层在刻蚀液中产生腐蚀电池的几率，从而减小了合金层与第一金属层的刻蚀速率的差值，降低了阵列基板中底切结构的产生几率，提升了产品良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板的制备方法的流程示意图；
图3A至图3F为本申请实施例提供的阵列基板的制备方法中步骤S101至步骤S105依次得到的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
需要说明的是，本申请阵列基板中的薄膜晶体管可以为底栅型结构或顶栅型结构，本申请实施例仅以阵列基板中的薄膜晶体管为底栅型结构为例进行说明，但并不限于此。
另外，本申请中阵列基板的结构仅为示意，用于方便描述本申请实施例，但不能理解为对本申请的限制。
请参阅图1，图1为本申请实施例提供的阵列基板的结构示意图。
本申请提供一种阵列基板100，其包括依次设置的基底10、栅极结构层11、栅极绝缘层12、半导体层13、源漏金属层14、钝化层15和像素电极层16。栅极结构层11包括依次设置在基底10上的合金层112和第一金属层113。第一金属层113的材料为第一金属。合金层112的材料包括第一金属和第二金属。第一金属的电位高于第二金属的电位。第一金属层113与合金层112的电位差小于第一金属与第二金属的电位差。
本申请实施例提供的阵列基板100通过在栅极结构层11中设置合金层112，并使合金层112与第一金属层113的电位差小于第一金属与第二金属的电位差，第一金属的电位高于第二金属的电位，进而降低了合金层112与第一金属层113在刻蚀液中产生腐蚀电池的几率，从而减小了合金层112与第一金属层113的刻蚀速率的差值，降低了阵列基板中底切结构的产生几率，提升了产品良率。
在本实施例中，基底10可以是基板，如玻璃基板、塑料基板或可挠式基板，也可以是由无机膜层形成的基体，该无机膜层的材料可以为氧化硅等无机材料。
在本实施例中，第一金属层113的电位高于合金层112的电位。本申请通过使合金层112与第一金属层113的电位差小于第一金属与第二金属的电位差，相较于直接在第一金属层113靠近基底的一侧以第二金属为材料形成的膜层，合金层112的形成使得合金层112与第一金属层113的电位差值变小，进而在同一刻蚀液中，合金层112的刻蚀速率降低，合金层112与第一金属层113的刻蚀速率的差值变小，由此可以降低合金层112中底切结构的产生几率，有利于提升产品良率。另外，在一些实施例中，第一金属层113的电位也可以低于合金层112的电位，在此不再赘述。
具体的，在本实施例中，第一金属为铜。第二金属为钼。
可以理解的是，在现有技术中，栅极结构层包括依次设置在基底上的阻挡层和导电层，阻挡层的材料为钼，导电层的材料为铜。在对栅极结构层进行图案化处理的过程中，由于铜的电位远高于钼，在一些刻蚀液如过氧化氢溶液或硫酸溶液等酸性溶液中，铜和钼之间及易形成腐蚀电池，在该腐蚀电池中，钼因作为阳极发生氧化反应而具有较快的腐蚀速率，进而使得阻挡层的刻蚀速率远大于导电层的刻蚀速率，导致阻挡层产生底切结构。进一步的，由于栅极绝缘层是覆盖在栅极结构层上的，阻挡层中底切结构的存在使得栅极绝缘层的覆盖性变差，当整个阵列基板通电后，栅极绝缘层易被击穿，从而大大降低了产品的良率。
针对现有技术中存在的上述技术问题，本实施例通过在第一金属层113靠近基底10的一侧设置合金层112，由于铜钼合金的电位高于钼的电位，故而铜钼合金与铜之间的电位差小于钼与铜之间的电位差。因此，在对栅极结构层11进行图案化处理时，相较于钼形成的膜层，合金层112与第一金属层113在刻蚀液中形成腐蚀电池的几率降低，使得合金层112的刻蚀速率变小，也即，合金层112与第一金属层113的刻蚀速率的差值变小，从而大大降低了合金层112中底切结构的发生几率。
在本实施例中，合金层112仅包括第一金属和第二金属。在一些实施例中，合金层112还可以包括其他金属，如钛等，只要满足合金层112与第一金属层113的电位差小于第一金属与第二金属的电位差，均在本申请的保护范围内。
在本实施例中，栅极结构层11还包括第二金属层111。第二金属层111设置于合金层112靠近基底10的一侧。第二金属层111的材料为第二金属。
进一步的，在本实施例中，在合金层112中，铜钼合金中铜的原子数量百分比介于10％～90％之间，例如，铜的原子数量比可以为10％、30％、50％、80％或90％等。
可以理解的是，合金层112中铜的含量越高，合金层112与第一金属层113之间的电位差越小。反之，合金层112中铜的含量越低，因钼在基底10上具有良好的附着力，在第二金属层111存在的前提下，合金层112中钼含量的增加可以进一步提高栅极结构层11在基底10上的附着力。具体的，铜和钼的具体原子数量比可以根据实际应用需求进行选择，本申请对此不作限定。
其中，合金层112的厚度介于100埃～500埃，具体厚度可以根据实际情况进行设定，本申请对此不作限定。
进一步的，在一些实施例中，源漏金属层14包括依次设置的第三金属层、另一合金层和第四金属层。其中，第三金属层的材料为第二金属，另一合金层的材料包括第一金属和第二金属，第四金属层的材料为第一金属。由于源漏金属层14上方覆盖有钝化层15，因而，上述设置可以降低源漏金属层14中底切结构的产生几率，进而降低钝化层15在通电过程中击穿现象的产生风险。
其中，源漏金属层14中的第三金属层、另一合金层及第四金属层的结构及材料可以分别参照本实施例中栅极结构层11中第二金属层111、合金层112及第一金属层113的相关描述，在此不再赘述。
在本实施例中，源漏金属层14包括源极141和漏极142。钝化层15上开设有一过孔15a。像素电极层16通过过孔15a与漏极142电性连接。
本实施例提供的阵列基板100通过在栅极结构层11中设置合金层112，并使合金层112与第一金属层113的电位差小于第一金属与第二金属的电位差，第一金属的电位高于第二金属的电位，进而降低了合金层112与第一金属层113在刻蚀液中产生腐蚀电池的几率，从而减小了合金层112与第一金属层113的刻蚀速率的差值，降低了合金层112中底切结构的产生几率，提升了产品良率。
请参阅图2，图2为本申请实施例提供的阵列基板的制备方法的流程示意图。
本申请还提供一种阵列基板的制备方法，其包括以下步骤：
步骤S101：提供一基底；
步骤S102：在所述基底上形成一层合金层，所述合金层的材料包括第一金属和第二金属，所述第一金属的电位高于所述第二金属的电位；
步骤S103：在所述合金层上形成第一金属层，所述第一金属层的材料为所述第一金属，所述第一金属层与所述合金层的电位差小于所述第一金属与所述第二金属的电位差，所述合金层和所述第一金属层形成栅极结构层；
步骤S104：采用刻蚀液对所述栅极结构层进行刻蚀处理，以形成图案化的所述栅极结构层。
步骤S105：在图案化的所述栅极结构层上依次形成栅极绝缘层、半导体层、源漏金属层、钝化层和像素电极层。
由此，本申请实施例提供的阵列基板的制备方法通过在栅极结构层中形成合金层，并使合金层与第一金属层的电位差小于第一金属与第二金属的电位差，第一金属的电位高于第二金属的电位，进而在对栅极结构层进行图案化处理时，使得合金层与第一金属层在刻蚀液中形成腐蚀电池的几率降低，从而减小了合金层与第一金属层的刻蚀速率的差值，降低了合金层中底切结构的产生几率，提升了产品良率。
请一并参阅图2和图3A至3F，其中，图2为本申请实施例提供的阵列基板的制备方法的流程示意图；图3A至图3F为本申请实施例提供的阵列基板的制备方法中步骤S101至步骤S105依次得到的结构示意图。
下面对本申请实施例的阵列基板的制备方法进行详细的阐述。
步骤S101：提供一基底20，如图3A所示。
具体的，基底20可以是基板，如玻璃基板塑料基板或可挠式基板，也可以是由无机膜层形成的基体，该无机膜层的材料可以为氧化硅等无机材料。随后转入步骤S102。
步骤S102：在基底20上形成一层合金层212，合金层212的材料包括第一金属和第二金属，第一金属的电位高于第二金属的电位。
其中，步骤S102具体包括以下步骤：
步骤S1021：提供一第二靶材，第二靶材的材料为第二金属；
其中，第二金属为钼。
步骤S1022：在基底20上沉积从第二靶材中脱落的第二金属粒子，以得到一金属基层201，如图3B所示；
其中，采用物理气相沉积工艺在基底20上沉积一层金属基层201。
具体的，金属基层201的制备工艺具备第一工艺参数。其中，第一工艺参数包括第一功率、第一压力和第一温度。可选的，第一功率小于或等于5kW，如可以为5kW、4.5kW、3kW或2kW等；第一压力大于或等于1Pa，如可以为1Pa、1.2Pa、1.5Pa或2Pa等；第一温度小于或等于100℃，如可以为100℃、75℃、50℃或25℃等。
本实施例通过设定第一工艺参数，使得在基底20上形成一层具有一定孔隙率的金属基层201，具体的，从第二靶材中脱落的第二金属粒子在基底20上沉积而逐渐成膜的过程中，金属基层201呈现为疏松的成膜状态。
当形成的金属基层201的孔隙率不变时，如孔隙率为A，可以通过调整第一工艺参数中的一者、二者或者三者来得到孔隙率为A的金属基层201。比如，通过调整第一工艺参数中的一者来得到孔隙率为A的金属基层201。具体的，当第一功率及第一压力保持不变时，通过降低第一温度来形成孔隙率为A的金属基层201；当第一功率及第一温度保持不变时，通过增加第一压力来形成孔隙率为A的金属基层201；当第一压力及第一温度保持不变时，通过减小第一功率来形成孔隙率为A的金属基层201。或者，通过调整第一工艺参数中的二者来得到孔隙率为A的金属基层201。具体的，当第一功率保持不变时，通过增加第一压力以及降低第一温度的方式来形成孔隙率为A的金属基层201；当第一压力保持不变时，通过减小第一功率以及降低第一温度来形成孔隙率为A的金属基层201；当第一温度保持不变时，通过减小第一功率以及增加第一压力来形成孔隙率为A的金属基层201。又或者，通过同时调整第一工艺参数中的三者来形成孔隙率为A的金属基层201。具体的，可以通过同时减小第一功率、降低第一压力以及增加第一温度的方式，或者通过同时减小第一功率、增加第一压力以及降低第一温度的方式，以形成孔隙率为A的金属基层201，等等。
在本实施例中，第一工艺参数具体可以设定为：第一功率为5kW，第一压力为1Pa，第一温度为25℃。在一些实施例中，第一功率、第一压力及第一温度的具体大小可以根据物理气相沉积工艺所用的机台类型、第二金属的具体材料以及实际应用需求进行设定，本申请对此不作限定。
步骤S1023：提供一第一靶材，第一靶材的材料为第一金属；
其中，第一金属为铜。
步骤S1024：在金属基层201上沉积从第一靶材中脱落的第一金属粒子，第一金属粒子进入金属基层201远离基底20的部分中，并与金属基层201远离基底20的部分中的第二金属粒子形成合金层212，金属基层201未掺进第一金属粒子的部分为第二金属层211，如图3C所示。
其中，采用物理气相沉积工艺形成合金层212。
具体的，合金层212的制备工艺具备第二工艺参数。其中，第二工艺参数包括第二功率、第二压力和第二温度。可选的，第二功率大于或等于30kW，第二压力小于或等于0.5Pa，第二温度大于或等于50℃。
本实施例通过设定第二工艺参数，使得从第一靶材中脱落的第一金属粒子在金属基层201上沉积的过程中具有较大的扩散速率。另外，由于金属基层201具有一定的孔隙率，故而，第一金属粒子较容易扩散至金属基层201内部，使得使得第一金属与金属基层201中的第二金属形成合金，以得到合金层212。
当第一金属粒子的扩散速率不变时，如扩散速率为B，可以通过调整第二工艺参数中的一者、二者或者三者来达到数值为B的扩散速率。比如，通过调整第二工艺参数中的一者来达到扩散速率B。具体的，当第二功率及第二压力保持不变时，通过提高第二温度来得到扩散速率B；当第二功率及第二温度保持不变时，通过降低第二压力来得到扩散速率B；当第二压力及第二温度保持不变时，通过增加第二功率来得到扩散速率B。或者，通过调整第二工艺参数中的二者来得到扩散速率B。具体的，当第二功率保持不变时，通过降低第二压力以及提高第二温度的方式来得到扩散速率B；当第二压力保持不变时，通过增加第二功率以及提高第二温度来得到扩散速率B；当第二温度保持不变时，通过增加第二功率以及降低第二压力来得到扩散速率B。又或者，通过同时调整第二工艺参数中的三者来得到扩散速率B。具体的，可以通过同时增加第二功率、增加第二压力以及降低第二温度的方式，或者通过同时增加第二功率、减小第二压力以及提高第二温度的方式，以得到扩散速率B，等等。
可以理解的是，由于第一金属粒子的扩散能力有限，因此，第一金属粒子一般掺进金属基层201远离基底20的部分中，并与该部分中的第二金属粒子进行结合，第一金属与第二金属即形成合金，并沉积下来形成合金层212。其中，金属基层201中未掺进第一金属粒子的部分即形成第二金属层211。
在本实施例中，第二工艺参数具体可以设定为：第二功率为50kW，第二压力为0.5Pa，第二温度为150℃。在一些实施例中，第二功率、第二压力及第二温度的具体大小可以根据物理气相沉积工艺所用的机台类型、第一金属的具体材料以及实际应用需求进行设定，本申请对此不作限定。
在本实施例中，合金层212的厚度介于100埃～500埃之间。具体厚度大小根据实际情况，可通过调整第一工艺参数及第二工艺参数进行设定，本申请对此不作限定。
此外，关于合金层212中第一金属的原子数量百分比的相关阐述可以参照前述实施例中阵列基板的相关描述，在此不再赘述。随后转入步骤S103。
步骤S103：在合金层212上形成第一金属层213，第一金属层213的材料为第一金属，第一金属层213与合金层212的电位差小于第一金属与第二金属的电位差。
具体的，在第二金属层211和合金层212形成之后，在合金层212上继续沉积从第一靶材中脱落的第一金属粒子，以形成第一金属层213。其中，第二金属层211、合金层212和第一金属层213形成栅极结构层21，如图3D所示。随后转入步骤S104。
步骤S104：采用刻蚀液对栅极结构层21进行刻蚀处理，以形成图案化的栅极结构层21，如图3E所示。
其中，刻蚀液为过氧化氢溶液或硫酸溶液等酸性溶液。
可以理解的是，在现有技术中，栅极结构层包括依次设置在基底上的阻挡层和导电层，阻挡层的材料为钼，导电层的材料为铜。在对栅极结构层进行图案化处理的过程中，由于铜的电位高于钼，在一些刻蚀液如过氧化氢溶液或硫酸溶液等酸性溶液中，铜和钼之间极易形成腐蚀电池，在该腐蚀电池中，钼因作为阳极发生氧化反应而具有较快的腐蚀速率，进而使得阻挡层的刻蚀速率大于导电层的刻蚀速率，导致阻挡层产生底切结构。进一步的，由于栅极绝缘层是覆盖在栅极结构层上的，阻挡层中底切结构的存在使得栅极绝缘层的覆盖性变差，当整个阵列基板通电后，栅极绝缘层易被击穿，从而大大降低了产品的品质。
目前，在现有技术中，通常采用一些与铜电位差较小的材料来代替钼，如钛或者钼钛合金，由于上述两种材料在刻蚀液中与铜之间均不会形成明显的腐蚀电流，进而可以改善底切结构的问题。然而，钛及钼钛合金均存在电阻率、难刻蚀以及相应的靶材价格高等缺陷。
针对现有技术存在的上述技术问题，本实施例通过减小从第二靶材中脱落的第二金属粒子所获得的能量，使得在基底20上先形成一层膜层内部存在缺陷的金属基层201，然后通过增加从第一靶材中脱落的第一金属粒子所获得的能量，提高第一金属粒子向金属基层201中的扩散几率，使得第一金属与第二金属形成合金层212。
由于铜钼合金的电位高于钼的电位，进而铜钼合金与铜之间的电位差小于钼与铜之间的电位差，因此，本实施例通过合金层212的形成，使得在对栅极结构层21进行图案化处理时，相较于钼形成的膜层，合金层212与第一金属层213在刻蚀液中形成腐蚀电池的几率降低，使得合金层212的刻蚀速率降低，也即，合金层212与第一金属层213的刻蚀速率的差值变小，从而降低了合金层212中底切结构的发生几率，提升了产品的品质。进一步的，由于本实施例是在原有膜层基础上形成的合金层212，因此，相较于现有技术，本申请简化了工艺，大大节约了工艺成本。随后转入步骤S105。
步骤S105：在图案化的栅极结构层21上依次形成栅极绝缘层22、半导体层23、源漏金属层24、钝化层25和像素电极层26。
进一步的，在一些实施例中，源漏金属层24包括依次设置的第三金属层、另一合金层和第四金属层。其中，第三金属层的材料为第二金属，另一合金层的材料包括第一金属和第二金属，第四金属层的材料为第一金属。由于源漏金属层24上方覆盖有钝化层25，因而，上述设置可以降低源漏金属层24中底切结构的产生几率，进而降低钝化层25在通电过程中击穿现象的产生风险。
其中，源漏金属层24中的第三金属层、另一合金层及第四金属层的结构与和材料可以分别参照本实施例中栅极结构层21中第二金属层211、合金层212及第一金属层213的相关描述，在此不再赘述。
在本实施例中，源漏金属层24包括源极241和漏极242。钝化层25上开设有一过孔25a。像素电极层26通过过孔25a与漏极242电性连接，如图3F所示。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过在栅极结构层中设置合金层，并使合金层与第一金属层的电位差小于第一金属与第二金属的电位差，第一金属的电位高于第二金属的电位，进而降低了合金层与第一金属层在刻蚀液中产生腐蚀电池的几率，从而减小了合金层与第一金属层的刻蚀速率的差值，降低了阵列基板中底切结构的产生几率，提升了产品良率。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (3)
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基底；
提供一第一靶材和一第二靶材，所述第一靶材的材料为第一金属，所述第二靶材的材料为第二金属；
在所述基底上沉积从所述第二靶材中脱落的第二金属粒子，以得到一金属基层；在所述基底上形成一层合金层，形成所述合金层的步骤包括：在所述金属基层上沉积从所述第一靶材中脱落的第一金属粒子，所述第一金属粒子进入所述金属基层远离所述基底的部分中，并与所述金属基层远离所述基底的部分中的所述第二金属粒子形成所述合金层，所述合金层的材料包括所述第一金属和所述第二金属，所述第一金属的电位高于所述第二金属的电位；其中，所述金属基层未掺进所述第一金属粒子的部分形成为第二金属层；
在所述合金层上形成第一金属层，形成所述第一金属层的步骤包括：在所述合金层上继续沉积从所述第一靶材中脱落的所述第一金属粒子，以形成所述第一金属层，所述第一金属层的材料为所述第一金属，所述第一金属层与所述合金层的电位差小于所述第一金属与所述第二金属的电位差，所述第二金属层、所述合金层和所述第一金属层形成栅极结构层；
采用刻蚀液对所述栅极结构层进行刻蚀处理，以形成图案化的所述栅极结构层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一金属为铜，所述第二金属为钼。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述金属基层的制备工艺具备第一工艺参数，所述第一工艺参数包括第一功率、第一压力和第一温度，所述第一功率小于或等于5kW，所述第一压力大于或等于1Pa，所述第一温度小于或等于100℃；
所述合金层和所述第一金属层的制备工艺具备第二工艺参数，所述第二工艺参数包括第二功率、第二压力和第二温度，所述第二功率大于或等于30kW，所述第二压力小于或等于0.5Pa，所述第二温度大于或等于50℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011101552.3A CN112259558B (zh) | 2020-10-15 | 2020-10-15 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011101552.3A CN112259558B (zh) | 2020-10-15 | 2020-10-15 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112259558A CN112259558A (zh) | 2021-01-22 |
| CN112259558B true CN112259558B (zh) | 2022-12-06 |
Family
ID=74242134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011101552.3A Active CN112259558B (zh) | 2020-10-15 | 2020-10-15 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259558B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992934B (zh) * | 2021-02-07 | 2023-05-09 | Tcl华星光电技术有限公司 | 阵列基板及制备方法、显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
| KR20080037296A (ko) * | 2006-10-25 | 2008-04-30 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| TW200822232A (en) * | 2006-11-06 | 2008-05-16 | Chunghwa Picture Tubes Ltd | Thin film transistor and fabrication method thereof |
| CN102623461A (zh) * | 2012-03-19 | 2012-08-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN107026120B (zh) * | 2017-03-30 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法 |
| CN108807518B (zh) * | 2018-05-28 | 2020-09-29 | 深圳市华星光电技术有限公司 | 电极结构及其制备方法、阵列基板 |
| CN110854069A (zh) * | 2019-10-31 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法及阵列基板 |
-
2020
- 2020-10-15 CN CN202011101552.3A patent/CN112259558B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112259558A (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200328221A1 (en) | Methods of Incorporating Leaker-Devices into Capacitor Configurations to Reduce Cell Disturb, and Capacitor Configurations Incorporating Leaker-Devices | |
| JP5697931B2 (ja) | 電気化学キャパシタ | |
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| WO2019118178A1 (en) | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices | |
| TWI539474B (zh) | 能量儲存裝置、其製造方法、及包含該裝置之行動電子裝置 | |
| CN102035030B (zh) | 用于形成垂直薄膜锂离子电池的方法 | |
| TWI462136B (zh) | 能量儲存結構，製造用於其之支撐結構之方法及包含其之微電子組件與系統 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN112259558B (zh) | 阵列基板及其制备方法 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN111584515A (zh) | 阵列基板及其制备方法 | |
| CN104766802B (zh) | 液晶显示面板、阵列基板及其薄膜晶体管的制造方法 | |
| US20190196285A1 (en) | Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel | |
| CN100524780C (zh) | 非保形绝缘薄膜形成方法和应用 | |
| CN208738252U (zh) | 像素结构以及阵列基板 | |
| US10790309B2 (en) | Conductive pattern structure, manufacturing method thereof, array substrate and display device | |
| US20210013549A1 (en) | Thin film lithium ion battery, preparation method thereof, and terminal | |
| CN100385686C (zh) | 一种多晶锗硅肖特基二极管及其制备方法 | |
| CN105449001A (zh) | 一种薄膜晶体管及其制作方法 | |
| EP2993691B1 (en) | Anti-diffusion layer and preparation method, thin film transistor, array substrate and display device | |
| CN100583456C (zh) | 玻璃基板表面金属层结构及其制作方法 | |
| TWI577072B (zh) | 雙面式全固態薄膜鋰電池及其製作方法 | |
| CN112992934B (zh) | 阵列基板及制备方法、显示面板 | |
| CN112310118A (zh) | 驱动电路板及其制作方法 | |
| US9368360B2 (en) | Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |