CN105449001A - 一种薄膜晶体管及其制作方法 - Google Patents

一种薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN105449001A
CN105449001A CN201510999939.8A CN201510999939A CN105449001A CN 105449001 A CN105449001 A CN 105449001A CN 201510999939 A CN201510999939 A CN 201510999939A CN 105449001 A CN105449001 A CN 105449001A
Authority
CN
China
Prior art keywords
film
magnadure
thin film
copper
bronze medal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510999939.8A
Other languages
English (en)
Other versions
CN105449001B (zh
Inventor
任瑞焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201510999939.8A priority Critical patent/CN105449001B/zh
Publication of CN105449001A publication Critical patent/CN105449001A/zh
Application granted granted Critical
Publication of CN105449001B publication Critical patent/CN105449001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管及其制作方法。该制作方法包括：在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，形成栅极；在所述形成栅极的玻璃基底上依次沉积栅极绝缘层、有源层、欧姆接触层，所述栅极绝缘层覆盖所述栅极层；在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，形成源极和漏极。应用本发明实施例解决了薄膜晶体管中铜薄膜与基底之间粘附性差和二者之间容易扩散的问题。

Description

一种薄膜晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制作方法。
背景技术
薄膜晶体管显示器是目前使用比较广泛的显示器，其中，薄膜晶体管是开启和关闭像素的电子转化装置，通过在玻璃基底上沉积薄膜，从而形成电子回路来控制显示器中的像素。常用薄膜晶体管的结构中，包含有三端，即源极、漏极和栅极，通过利用施加在栅极的电压来控制源、漏极间的电压。
在薄膜晶体管中通常使用铝作为电极材料，但是铝互连线的抗电迁移能力较差，且铝的电阻率也较大(约为2.66uΩ·cm)，因此在制作铝线时，铝线的宽度不能太小，否则会容易导致RC电路的延迟；但是如果铝线的宽度太大，不利于制作高集成度的薄膜晶体管显示器。
鉴于上述问题，目前通常的解决方法是：用铜代替铝做薄膜晶体管中的电极，因为铜具有相对较高的抗电子迁移能力和较低的电阻率。但是由于在薄膜晶体管中，一般采用含有硅原子的材料作为基底，而铜与硅之间粘附性较差，制作的铜薄膜很容易从基底上脱落；另外，铜与基底材料之间很容易发生扩散现象，形成电活性的深能级杂质，并且在铜与基底之间的界面处可能会形成缺陷，引起薄膜晶体管中的漏电流增大，甚至导致短路。
为解决上述铜与基底材料之间的粘附性差以及二者之间容易发生扩散的问题，在铜薄膜与基底之间添加TiN膜、W膜等作为缓冲层，虽然成功的解决了上述两个问题，但是由于铜膜和缓冲层在制作晶体管时要采用湿法刻蚀的方法，而且铜膜和缓冲层需要采用不同的刻蚀液，因此无法在一次刻蚀中完成铜膜和缓冲层的刻蚀，因此制备工艺相对较为复杂，且制备TiN膜时需要用到TiN靶材，而TiN靶材的制作成本较高。1997年，美国的H.Sirringhaus等人采用铜铬合金作为缓冲层应用在a-Si薄膜晶体管的栅极结构中，其中，铜铬合金中的铬的原子数百分数为10～30at.％，该薄膜晶体管结构同样也解决了铜与基底材料之间的粘附性差以及二者之间容易发生扩散的问题，但是铜铬合金本身的电阻率不够低(4.5uΩ·cm)。2005年，J.Koiko等人采用铜锰合金作为铜薄膜的缓冲层，其中，铜锰合金中的锰的原子数百分数为7.9at.％，同样也解决了上述的两个问题，但是铜锰合金经过退火处理后电阻率仍然很高(4.8uΩ·cm)。
发明内容
鉴于上述问题，本发明实施例提供一种薄膜晶体管的制作方法，在保证制作成本和电阻率低的情况下，用于解决铜薄膜与基底之间粘附性差和二者之间容易扩散的问题。
本发明实施例提供了一种薄膜晶体管的制作方法，该方法包括：一种薄膜晶体管的制作方法，其特征在于，该方法包括：在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，形成栅极；在所述形成栅极的玻璃基底上依次沉积栅极绝缘层、有源层、欧姆接触层，所述栅极绝缘层覆盖所述栅极层；在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，形成源极和漏极。
优选地，所述在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜之后，所述方法还包括：
对所述第一铜镁铝合金薄膜和第一铜薄膜进行刻蚀和热退火处理，所述热退火的温度为250～350℃，退火时间为30～60min。
优选地，在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜之后，该方法还包括：
对所述第二铜镁铝合金薄膜和第二铜薄膜进行刻蚀和热退火处理，所述热退火的温度为250～350℃，退火时间为30～60min。
优选地，所述沉积第一铜镁铝合金薄膜、第一铜薄膜、第二铜镁铝合金薄膜和第二铜薄膜的方法均采用磁控溅射法；其中，
在使用磁控溅射法沉积所述第一铜镁铝合金薄膜和第二铜镁铝合金薄膜时，使用的靶材均为铜镁铝合金制作的靶材，所述靶材中的镁和铝的原子数百分比为1～5at.％和5～10at.％。
优选地，所述第一铜镁铝合金薄膜和所述第二铜镁铝合金薄膜的沉积厚度均为30nm。
优选地，对所述铜镁铝合金薄膜和铜薄膜进行刻蚀包括：
采用相同的刻蚀液对所述铜镁铝合金薄膜和铜薄膜进行刻蚀。
优选地，所述沉积第一铜镁铝合金薄膜、第一铜薄膜、第二铜镁铝合金薄膜和第二铜薄膜的方法均采用磁控溅射法具体包括：
在采用磁控溅射法沉积所述第一铜镁铝合金薄膜和所述第二铜镁铝合金薄膜时，通入2～5sccm的氧气；
在采用磁控溅射法沉积所述第一铜薄膜和所述第二铜薄膜时，沉积温度为100～150℃，且沉积过程中不需要通入氧气。
优选地，所述栅极绝缘层、有源层和欧姆接触层分别为SiNx、α-Si和n+α-Si。
本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管是由玻璃基底、栅极、栅极绝缘层、有源层、欧姆接触层、源极和漏极组成；其中，
在所述玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，并对所述第一铜镁铝合金薄膜和第一铜薄膜进行刻蚀和热退火处理，形成栅极；
在所述栅极上依次沉积栅极绝缘层、有源层、欧姆接触层，在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，并对所述第二铜镁铝合金薄膜和第二铜薄膜进行刻蚀和热退火处理，形成源极和漏极。
应用本发明实施例在制作薄膜晶体管的过程中，在第一铜薄膜与玻璃基底之间沉积第一铜镁铝合金薄膜来制作栅极，并且在第二铜薄膜与欧姆接触层之间沉积第二铜镁铝合金薄膜来制作源极和漏极，获得的有益效果如下：
1、铜镁铝合金薄膜中的铝与玻璃基底之间具有良好的粘附性，使得薄膜晶体管中界面之间的粘附性增强；
2、铜镁铝合金薄膜中的镁与氧气和基底中的硅可以发生化学反应，且镁与氧气和欧姆接触层中的硅也可以发生化学反应，最终生成的氧化物使得铜制作的电极具有更好的电学性能，同时生成的氧化物可以阻挡铜与基底之间以及铜与欧姆接触层之间发生扩散，减少薄膜晶体管中界面的缺陷。
3、在使用磁控溅射法沉积铜镁铝合金薄膜时，使用的靶材是铜镁铝合金，可以避免金属在溅射时互相污染，且铜镁铝合金靶材的制作成本较低。另外，在刻蚀铜镁铝合金薄膜使用的刻蚀液与刻蚀铜薄膜采用刻蚀液相同，因此可以在一次刻蚀中同时完成铜镁铝合金薄膜和铜薄膜的刻蚀，使得刻蚀操作变得简单。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例1提供的一种薄膜晶体管的制作方法的具体流程示意图；
图2为本发明实施例2提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例2提供的在玻璃基底上沉积铜镁铝合金薄膜和铜薄膜后的结构示意图；
图4为本发明实施例2中提供的栅极结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图，详细说明本发明各实施例提供的技术方案。
实施例1
实施例1提供了一种薄膜晶体管的制作方法，用于解决在薄膜晶体管中铜作为电极与基底之间粘附性差和二者之间容易扩散的问题。该方法的具体流程示意图如图1所示，另外，为了更清楚的说明本发明实施例，图2提供了具体的薄膜晶体管结构，图3为图2结构中的栅极结构的具体制备示意图，图4为图2中的源极和漏极结构的具体制备示意图。该方法具体包括下述步骤：
步骤11：在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，形成栅极。
在本步骤中，首先通过磁控溅射的方法在玻璃基底上沉积第一铜镁铝合金薄膜(如图3所示)，其中，溅射使用的靶材是铜镁铝合金，且镁原子数百分比依次为1～5at.％,铝的原子数百分比为5～10at.％。这里直接使用铜镁铝合金靶材获得第一铜镁铝合金薄膜，而不是将铜、镁、铝三种靶材同时溅射获得第一铜镁铝合金薄膜，原因是后者在溅射过程中容易产生污染，例如，在磁控溅射过程中，采用电子束同时对上述三种靶材进行轰击，在设备的腔体中会同时产生气体铜原子、镁原子和铝原子，这样在铜靶材上有可能会混入镁原子或铝原子，同理，其它两种靶材上也可能混入另外两种原子，使得这三种靶材不再是纯金属的靶材，影响了晶体管的性能，且铜镁铝合金靶材的制作成本也比较低。
在溅射第一铜镁铝合金薄膜时，在溅射设备中需要通入2～5sccm的氧气。在玻璃基底上沉积第一铜镁铝合金薄膜后，在该第一铜镁铝合金薄膜上再沉积第一铜薄膜，沉积方法也是采用磁控溅射法，在溅射铜过程中，设备中不需要通入氧气，且溅射温度为100～150℃，因为在此温度下，铜与基底之间的粘附性比较好。
在第一铜镁铝合金薄膜上沉积第一铜薄膜后，要对这两层薄膜进行刻蚀，从而形成薄膜晶体管中的栅极，这里通常使用的刻蚀方法是湿法刻蚀，即采用溶剂溶解的方式将薄膜刻蚀成规定的栅极形状(如图2中的栅极的形状)，刻蚀铜薄膜使用的刻蚀液有很多种，例如，可以使用ITO(氧化铟锡)刻蚀液。在本发明实施例中，在刻蚀第一铜镁铝合金薄膜和第一铜薄膜时，采用相同的刻蚀液对这两层膜进行刻蚀，原因是：第一铜镁铝合金薄膜中的镁和铝的原子数百分数很小，铜原子为该合金中的主要原子，因此在刻蚀掉铜的时候，就可以将其它两种微小含量的原子同时刻蚀掉，这样采用一次刻蚀的方法使刻蚀操作变得简单，同时也节约了成本。
另外，将第一铜镁铝合金薄膜和第一铜薄膜刻蚀形成栅极后，要对刻蚀后的两层膜进行热退火处理，其中，退火的温度为250～350℃，退火的时间为30～60min，退火的目的是为了让沉积的两层膜更加致密，降低薄膜表面的缺陷，从而降低电阻率。
在上述步骤中，将第一铜镁铝合金薄膜加在第一铜薄膜和玻璃基底之间取得有益效果是：由于第一铜镁铝合金薄膜中的铝与玻璃基底之间的粘附性比较好，因此可以使得第一铜薄膜、第一铜镁铝合金薄膜和基底之间的粘附性增强；另外，第一铜镁铝合金薄膜中的镁是化学性质比较活泼的金属原子，容易与空气中的氧气和基底中的硅原子发生化学反应，生成镁的氧化物，例如：MgOx或MgySiOx，生成的这些氧化物因为具有良好的电学特性和粘附性，所以可以进一步的增加薄膜晶体管的导电性和界面之间的粘附性，而且这些氧化物可以阻挡铜与基底之间进行扩散，提高了薄膜晶体管的性能。
步骤12：在所述形成栅极的玻璃基底上依次沉积栅极绝缘层、有源层、欧姆接触层，所述栅极绝缘层覆盖所述栅极层。
在步骤11中，通过刻蚀沉积在玻璃基底上的第一铜镁铝合金薄膜和第一铜薄膜，从而形成栅极，在本步骤中，在栅极上依次沉积栅极绝缘层、有源层和欧姆接触层，沉积这几层的方法有很多种，常用的方法同样也是磁控溅射法。且构成薄膜晶体管中各层的材料也有很多种，例如，制作有源层的材料可以是非晶硅(a-Si)、多晶硅(p-Si)、单晶硅(c-Si)几种。
为了更具体的说明本发明实施例，以图2中的薄膜晶体管的结构为例：栅极绝缘层采用是SiNx,有源层采用的是α-Si，欧姆接触层采用的是n+α-Si，其中，在给栅极通电压时，在绝缘栅层SiNx中会产生相应的电场，并在绝缘栅层的表面上形成感应电荷，随着栅极间的电压增大，有源层α-Si表面将由耗尽层变为电子积累层，当栅极中的电压增大到一定程度时，源、漏电极之间就会产生电压。欧姆接触层n+α-Si的电阻要比有源层α-Si的电阻小，这使得电荷在传输的过程中不会停留第一铜薄膜和有源层α-Si在界面处，而是在各层之间进行传输，提高了电荷在薄膜晶体管中的利用率。
步骤12：在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，形成源极和漏极。
在基底上沉积欧姆接触层后，要在欧姆接触层上再次沉积铜镁铝合金薄膜和铜薄膜，这里铜镁铝合金薄膜的沉积厚度也为30nm，且为了使得更加清楚的说明本方案，这里将欧姆接触层上再次沉积的铜镁铝合金薄膜和铜薄膜称为第二铜镁铝合金薄膜和第二铜薄膜。沉积的方法与步骤11中沉积铜镁铝合金薄膜和铜薄膜的方法相同，且在沉积后也需要进行刻蚀和退火，最终制备出源极和漏极，同样，这里刻蚀和退火的方法与步骤11中对铜镁铝合金薄膜和铜薄膜刻蚀和退火的方法相同或类似，为避免重复，这里不做赘述。
应用本发明实施例在制作薄膜晶体管的过程中，在第一铜薄膜与玻璃基底之间沉积第一铜镁铝合金薄膜来制作栅极，并且在第二铜薄膜与欧姆接触层之间沉积第二铜镁铝合金薄膜来制作源电极和漏电极，获得的有益效果如下：
1、因为铜镁铝合金薄膜中的铝与玻璃基底之间具有良好的粘附性，所以使得薄膜晶体管中的界面之间的粘附性增强；
2、铜镁铝合金薄膜中的镁与氧气和基底中的硅可以发生化学反应，且镁与氧气和欧姆接触层中的硅也可以发生化学反应，最终生成的氧化物使得铜制作的电极具有更好的电学性能，同时生成的氧化物可以阻挡铜与基底之间以及铜与欧姆接触层之间发生扩散，减少薄膜晶体管中界面的缺陷。
3、在使用磁控溅射法沉积铜镁铝合金薄膜时，使用的靶材是铜镁铝合金，可以避免金属在溅射时互相污染，且铜镁铝合金靶材的制作成本较低。另外，在刻蚀铜镁铝合金薄膜时使用的刻蚀液与刻蚀铜薄膜采用刻蚀液相同，因此可以在一次刻蚀中同时完成铜镁铝合金薄膜和铜薄膜的刻蚀，使得刻蚀操作变得简单。
实施例2
实施1提供了一种薄膜晶体管的制作方法，为了更清楚的说明本发明实施例，实施例2提供了基于实施例1提供的薄膜晶体管的制作方法制作而成的晶体管，如图2所示为该晶体管的具体结构示意图，且图2中的晶体管结构只是示例性的说明，并没有对薄膜晶体管的结构做具体限定。所述晶体管的结构具体包括：
玻璃基底21、第一铜镁铝合金薄膜22、第一铜薄膜23、栅极绝缘层24、有源层25、欧姆接触层26、第二铜镁铝合金薄膜27、第二铜薄膜28、第二铜镁铝合金薄膜27'、第二铜薄膜28'；其中，第一铜镁铝合金薄膜22和第一铜薄膜23合起来形成栅极，第二铜镁铝合金薄膜27和第二铜薄膜28合起来形成源极，第二铜镁铝合金薄膜27'和第二铜薄膜28'合起来形成漏极；栅极绝缘层24为SiNx，有源层25为α-Si，欧姆接触层26为n+α-Si。
上述栅极的制备过程如图3所示：在玻璃基底21上依次沉积30nm第一铜镁铝合金薄膜22'和第一铜薄膜23'，通过刻蚀方法将第一铜镁铝合金薄膜22'和第一铜薄膜23'制备成如图4中第一铜镁铝合金薄膜22和第一铜薄膜23的形状(即图2所示的栅极结构)，这里第一铜镁铝合金薄膜22作为第一铜薄膜23的缓冲层，增加了第一铜薄膜23与玻璃基底21的粘附性，且第一铜镁铝合金薄膜22位于第一铜薄膜23和玻璃基底21之间，阻止了第一铜薄膜23与玻璃基底21之间的相互扩散作用，减少了界面缺陷，提高薄膜晶体管的性能。
在上述制备的栅极结构上依次沉积栅极绝缘层24、有源层25、欧姆接触层26、铜镁铝合金薄膜和铜薄膜，其中，有源层25、欧姆接触层26是通过刻蚀的方法形成图2中的薄膜形状；这里铜镁铝合金薄膜的厚度为30nm，铜镁铝合金薄膜和铜薄膜同样也经过刻蚀方法，例如曝光显影等工艺，形成如图2中第二铜镁铝合金薄膜27、第二铜薄膜28、第二铜镁铝合金薄膜27'和第二铜薄膜28'的形状。具体的制备过程与制备栅极结构类似：在上述的欧姆接触层26上再次沉积铜镁铝合金薄膜和铜薄膜，然后经过刻蚀形成用户需要的源极和漏极的结构，即图2中的第二铜镁铝合金薄膜27、第二铜薄膜28、第二铜镁铝合金薄膜27'和第二铜薄膜28'的结构，且薄膜晶体管中的源极和漏极通常为对称的两个结构。
需要说明的是：上述第二铜镁铝合金薄膜27和第二铜镁铝合金薄膜27'是同一铜镁铝合金薄膜通过刻蚀技术形成的两部分薄膜结构，同理，第二铜薄膜28和第二铜薄膜28'也是同一铜薄膜通过刻蚀技术形成的两部分结构。
在图2的薄膜晶体管中，第二铜镁铝合金薄膜27和第二铜镁铝合金薄膜27'分别作为第二铜薄膜28和第二铜薄膜28'的缓冲层，同样增加了薄膜晶体管中欧姆接触层26与第二铜薄膜28和第二铜薄膜28'之间的粘附性，且阻止了欧姆接触层26与第二铜薄膜28和第二铜薄膜28'之间的相互扩散，减少了界面缺陷，提高了薄膜晶体管的性能。
另外，在刻蚀栅极、源极和漏极中的铜镁铝合金薄膜和铜薄膜时，因为铜镁铝合金薄膜中的镁原子和铝原子的原子数百分比较低，该铜镁铝合金薄膜中主要的含量是铜原子，因此可以用相同的刻蚀液对铜镁铝合金薄膜和铜薄膜进行刻蚀，使得操作变得简单。而且，在沉积铜镁铝合金薄膜时使用的溅射靶材是铜镁铝合金，可以避免材料的污染，且铜镁铝合金靶材的制作成本较低。
上述薄膜晶体管结构，通过加入铜镁铝合金薄膜作为铜薄膜的缓冲层，解决了在薄膜晶体管中铜作为电极与基底之间粘附性差和二者之间容易扩散的问题，同时，制作该薄膜晶体管的成本较低，且铜镁铝合金薄膜的电阻率也较低(2.46uΩ·cm)。
以上仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (9)

1.一种薄膜晶体管的制作方法，其特征在于，该方法包括：
在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，形成栅极；
在所述形成栅极的玻璃基底上依次沉积栅极绝缘层、有源层、欧姆接触层，所述栅极绝缘层覆盖所述栅极层；
在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，形成源极和漏极。
2.根据权利要求1所述的方法，其特征在于，所述在玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜之后，所述方法还包括：
对所述第一铜镁铝合金薄膜和第一铜薄膜进行刻蚀和热退火处理，所述热退火的温度为250～350℃，退火时间为30～60min。
3.根据权利要求1所述的方法，其特征在于，在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜之后，该方法还包括：
对所述第二铜镁铝合金薄膜和第二铜薄膜进行刻蚀和热退火处理，所述热退火的温度为250～350℃，退火时间为30～60min。
4.根据权利要求1所述的方法，其特征在于，所述沉积第一铜镁铝合金薄膜、第一铜薄膜、第二铜镁铝合金薄膜和第二铜薄膜的方法均采用磁控溅射法；其中，
在使用磁控溅射法沉积所述第一铜镁铝合金薄膜和第二铜镁铝合金薄膜时，使用的靶材均为铜镁铝合金制作的靶材，所述靶材中的镁和铝的原子数百分比为1～5at.％和5～10at.％。
5.根据权利要求1所述的方法，其特征在于，所述第一铜镁铝合金薄膜和所述第二铜镁铝合金薄膜的沉积厚度均为30nm。
6.根据权利要求2或3所述的方法，其特征在于，对所述铜镁铝合金薄膜和铜薄膜进行刻蚀包括：
采用相同的刻蚀液对所述铜镁铝合金薄膜和铜薄膜进行刻蚀。
7.根据权利要求4所述的方法，其特征在于，所述沉积第一铜镁铝合金薄膜、第一铜薄膜、第二铜镁铝合金薄膜和第二铜薄膜的方法均采用磁控溅射法具体包括：
在采用磁控溅射法沉积所述第一铜镁铝合金薄膜和所述第二铜镁铝合金薄膜时，通入2～5sccm的氧气；
在采用磁控溅射法沉积所述第一铜薄膜和所述第二铜薄膜时，沉积温度为100～150℃，且沉积过程中不需要通入氧气。
8.根据权利要求1所述的方法，其特征在于，所述栅极绝缘层、有源层和欧姆接触层分别为SiNx、α-Si和n+α-Si。
9.一种薄膜晶体管，其特征在于，该薄膜晶体管是由玻璃基底、栅极、栅极绝缘层、有源层、欧姆接触层、源极和漏极组成；其中，
在所述玻璃基底上依次沉积第一铜镁铝合金薄膜和第一铜薄膜，并对所述第一铜镁铝合金薄膜和第一铜薄膜进行刻蚀和热退火处理，形成栅极；
在所述栅极上依次沉积栅极绝缘层、有源层、欧姆接触层，在所述欧姆接触层上沉积第二铜镁铝合金薄膜和第二铜薄膜，并对所述第二铜镁铝合金薄膜和第二铜薄膜进行刻蚀和热退火处理，形成源极和漏极。
CN201510999939.8A 2015-12-28 2015-12-28 一种薄膜晶体管及其制作方法 Active CN105449001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510999939.8A CN105449001B (zh) 2015-12-28 2015-12-28 一种薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510999939.8A CN105449001B (zh) 2015-12-28 2015-12-28 一种薄膜晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN105449001A true CN105449001A (zh) 2016-03-30
CN105449001B CN105449001B (zh) 2019-01-22

Family

ID=55558988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510999939.8A Active CN105449001B (zh) 2015-12-28 2015-12-28 一种薄膜晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN105449001B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN111834446A (zh) * 2020-07-27 2020-10-27 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971349A (zh) * 2008-04-25 2011-02-09 株式会社爱发科 薄膜晶体管的制造方法、薄膜晶体管
CN102203916A (zh) * 2008-10-24 2011-09-28 三菱综合材料株式会社 用于形成薄膜晶体管用布线膜的溅射靶材
CN102736333A (zh) * 2012-06-18 2012-10-17 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置和阵列基板的制作方法
CN103022083A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971349A (zh) * 2008-04-25 2011-02-09 株式会社爱发科 薄膜晶体管的制造方法、薄膜晶体管
CN102203916A (zh) * 2008-10-24 2011-09-28 三菱综合材料株式会社 用于形成薄膜晶体管用布线膜的溅射靶材
CN102736333A (zh) * 2012-06-18 2012-10-17 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置和阵列基板的制作方法
CN103022083A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010960A (zh) * 2017-11-01 2018-05-08 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN111834446A (zh) * 2020-07-27 2020-10-27 成都中电熊猫显示科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示面板

Also Published As

Publication number Publication date
CN105449001B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN104766803A (zh) Tft的制作方法及tft、阵列基板、显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2015027588A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN106252395A (zh) 一种薄膜晶体管及其制备方法
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
US9508762B2 (en) Array substrate, method of manufacturing array substrate and display device
CN105449001A (zh) 一种薄膜晶体管及其制作方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105206619B (zh) 一种阵列基板及其制备方法、显示面板
CN104362180A (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN203351574U (zh) 阵列基板和显示装置
TW201611266A (zh) 薄膜電晶體的氧化物半導體薄膜、薄膜電晶體以及濺鍍靶材
CN102800705A (zh) 一种金属氧化物半导体薄膜晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant