CN101971349A - 薄膜晶体管的制造方法、薄膜晶体管 - Google Patents

薄膜晶体管的制造方法、薄膜晶体管 Download PDF

Info

Publication number
CN101971349A
CN101971349A CN2009801090178A CN200980109017A CN101971349A CN 101971349 A CN101971349 A CN 101971349A CN 2009801090178 A CN2009801090178 A CN 2009801090178A CN 200980109017 A CN200980109017 A CN 200980109017A CN 101971349 A CN101971349 A CN 101971349A
Authority
CN
China
Prior art keywords
layer
gas
close
film transistor
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801090178A
Other languages
English (en)
Other versions
CN101971349B (zh
Inventor
高泽悟
石桥晓
增田忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101971349A publication Critical patent/CN101971349A/zh
Application granted granted Critical
Publication of CN101971349B publication Critical patent/CN101971349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种即使暴露于氢等离子体中也不发生剥离的金属布线膜。由紧贴层(51)和金属低电阻层(52)构成金属布线膜(20a),该紧贴层(51)在铜中添加Al而成,该金属低电阻层(52)配置在紧贴层(51)上,由纯铜构成。紧贴层(51)中含有铜合金,该铜合金含有Al和氧,当构成与硅层紧贴的源极电极膜(27)和漏极电极膜(28)时,即使暴露于氢等离子体中,紧贴层(51)和硅层的界面也不析出铜,在紧贴层(51)和硅层之间不发生剥离。当Al变多时,在蚀刻后紧贴层(51)和金属低电阻层(52)的宽度明显不同,所以,能够蚀刻的最大的添加量成为上限。

Description

薄膜晶体管的制造方法、薄膜晶体管
技术领域
本发明涉及具有由铜合金形成的电极膜的晶体管和该晶体管的制造方法。
背景技术
一直以来,在TFT(Thin film transistor:薄膜晶体管)等的电子电路的内部,在TFT的源极区域或漏极区域连接有金属布线膜。
近年来,TFT或布线膜越来越微细化,因此,为了得到低电阻的布线膜,使用以铜为主要成分的布线膜。
但是,以铜为主要成分的布线膜即使在实验中与硅的紧贴性高,当使用铜布线膜制造TFT时,也存在发生剥离的情况,因而寻求调查该原因及其对策。
专利文献1:日本特开2001-73131号公报
专利文献2:日本特开平11-54458号公报
发明内容
发明所要解决的问题
本发明的发明人彻底查明了,使铜布线膜和硅层的紧贴性恶化的原因在于,TFT的制造工序中的用于恢复硅层的损伤的将硅层暴露于氢等离子体中的TFT的特性的改善处理。
由于纯铜与硅的紧贴性差,所以,用于形成源极电极膜或漏极电极膜的金属布线膜做成了紧贴层和金属低电阻层的二层结构,其中,该紧贴层由添加了镁和氧而与硅的紧贴性高的铜合金构成,该金属低电阻层由纯铜构成并且电阻比紧贴层低。
当将这样的金属布线膜暴露于氢等离子体中时,紧贴层中的铜化合物被还原,在硅和紧贴层的界面析出纯Cu,这使紧贴性恶化。
用于解决问题的手段
本发明的发明人等调查研究了使铜布线膜和硅的界面不析出纯铜的添加物的结果,发现Al的氧化物,由此提出了本发明。
即,本发明提供一种反交错型的薄膜晶体管的制造方法,包括:在处理对象物上形成栅极电极的工序;在所述栅极电极上形成栅极绝缘层的工序;在所述栅极绝缘层上形成半导体层的工序;在所述半导体层上形成欧姆接触层的工序;在所述欧姆接触层上形成金属布线膜的工序;形成第一、第二欧姆接触层、源极电极和漏极电极的工序,其特征在于,形成所述金属布线膜的工序包括:在真空环境中导入含有溅射气体和氧化性气体的气体,对含有Al和铜的铜合金靶进行溅射,在所述欧姆接触层上形成含有铜、Al和氧的紧贴层的工序。
在本发明的薄膜晶体管的制造方法中,在所述铜合金靶中,以5原子%以上且30原子%以下的比例含有Al。
在本发明的薄膜晶体管的制造方法中,形成所述金属布线膜的工序包括:在形成所述紧贴层后,在所述紧贴层上形成铜的含有率比所述紧贴层高并且电阻比所述紧贴层低的金属低电阻层。
在本发明的薄膜晶体管的制造方法中,作为所述氧化性气体使用O2气体,相对于所述溅射气体100体积部分,在0.1体积部分以上且15体积部分以下的范围含有所述O2气体。
在本发明的薄膜晶体管的制造方法中,作为所述氧化性气体使用CO2气体,相对于所述溅射气体100体积部分,在0.2体积部分以上且30体积部分以下的范围含有所述CO2气体。
在本发明的薄膜晶体管的制造方法中,作为所述氧化性气体使用H2O气体,相对于所述溅射气体100体积部分,在0.1体积部分以上且15体积部分以下的范围含有所述H2O气体。
本发明提供一种反交错型的薄膜晶体管,具有:栅极电极,形成在处理对象物上;栅极绝缘层,形成在所述栅极电极上;半导体层,形成在所述栅极绝缘层上;形成在所述半导体层上并被分离的第一、第二欧姆接触层;分别形成在所述第一、第二欧姆接触层上的源极电极和漏极电极,其特征在于,所述源极电极和所述漏极电极在与所述第一、第二欧姆接触层的接触面具有含有铜合金的紧贴层,该铜合金含有Al和氧。
在本发明的薄膜晶体管中,所述第一、第二欧姆接触层为n型半导体层。
在本发明的薄膜晶体管中,在所述紧贴层上配置有铜的含有率比所述紧贴层高并且电阻比所述紧贴层低的金属低电阻层。
在本发明的薄膜晶体管中,在所述紧贴层所含有的金属中,以5原子%以上且30原子%以下的比例含有Al。
并且,在本发明中,将以多晶硅、非晶硅等的硅为主要成分的半导体称为硅层。
发明效果
即使暴露于氢等离子体中,由于电极膜不发生剥离,所以,生产率提高。
附图说明
图1(a)是用于说明本发明的晶体管制造方法的图。
图1(b)是用于说明本发明的晶体管制造方法的图。
图1(c)是用于说明本发明的晶体管制造方法的图。
图1(d)是用于说明本发明的晶体管制造方法的图。
图1(e)是用于说明本发明的晶体管制造方法的图。
图1(g)是用于说明本发明的晶体管制造方法的图。
图1(h)是用于说明本发明的晶体管制造方法的图。
图1(i)是用于说明本发明的晶体管制造方法的图。
图2是用于说明金属布线膜的图。
图3是用于制造本发明的晶体管的成膜装置的图。
其中,附图标记说明如下:
5:晶体管
10:处理对象物
12:栅极电极
16:硅层
18:n型硅层
20a、20b:金属布线膜
27:源极电极膜
28:漏极电极膜
31:源极区域
32:漏极区域
51:紧贴层
52:金属低电阻层
111:铜合金靶
112:纯铜靶
具体实施方式
图1(a)的附图标记10表示使用本发明的晶体管制造方法的处理对象物。
若说明处理对象物10,则该处理对象物10具有由玻璃等构成的透明基板11,在透明基板11上分离配置有栅极电极12和像素电极13。
在透明基板11上,以覆盖栅极电极12和像素电极13的方式,从透明基板11侧依次配置有栅极绝缘层14、硅层16和n型硅层18。n型硅层18是因添加杂质而使电阻值比硅层16低的硅层。在此,n型硅层18和硅层16由非晶硅构成,但也可是单晶硅或多晶硅。栅极绝缘层14是氮化硅薄膜等的绝缘膜,也可以是氮氧化硅膜或其他绝缘膜。
图3的附图标记100表示用于在该处理对象物10的表面形成金属布线膜的成膜装置。
成膜装置100具有搬出搬入室102、第一成膜室103a和第二成膜室103b。在搬出搬入室102和第一成膜室103a之间、第一成膜室103a和第二成膜室103b之间分别经由插板阀109a、109b连接在一起。
在搬出搬入室102和第一、第二成膜室103a、103b上分别连接有真空排气系统113、114a、114b,关闭插板阀109a、109b,对第一、第二成膜室103a、103b的内部进行真空排气。
接着,打开搬出搬入室102与大气之间的门,向搬出搬入室102的内部搬入处理对象物10,关闭门,并对搬出搬入室102的内部进行真空排气,打开插板阀109a,使处理对象物10移动到第一成膜室103a的内部,并保持在基板支架108上。
在第一、第二成膜室103a的内部的底壁侧分别配置有铜合金靶111和纯铜靶112,处理对象物10以n型硅层18能够与各靶111、112相面对的方式被保持在基板支架108上。
在第一、第二成膜室103a、103b上分别连接有气体导入系统105a、105b,一边对第一成膜室103a的内部进行真空排气,一边从气体导入系统105a导入溅射气体和氧化性气体,当对铜合金靶111进行溅射时,由铜合金靶111的构成材料构成的溅射粒子到达n型硅层18的表面,形成与n型硅层18接触的紧贴层。
铜合金靶111含有Al(铝)和铜。也能够根据需要,在铜合金靶111中添加铜和Al以外的金属(例如Ti、Ci、Zr、Mg、Ni、Mn中的任意一种以上)作为添加金属。
在将铜的原子数、Al原子数和其他添加金属的原子数的总计设为100的情况下,在铜合金靶111中含有5以上且30以下的Al。即,在铜合金靶111中以5原子%以上且30原子%以下的比例含有Al。
氧化性气体是使Al氧化而生成Al的氧化物的气体,当对铜合金靶111进行溅射时,在处理对象物10的表面生成以铜为主要成分并含有Al的氧化物的紧贴层。
接着,使保持有处理对象物10的基板支架108移动到第二成膜室103b,并从气体导入系统105b导入溅射气体,当对纯铜靶112进行溅射时,由纯铜靶112的构成材料即铜原子构成的溅射粒子到达处理对象物10的表面,在紧贴层的表面形成由纯铜构成的金属低电阻层。在第二成膜室103b中不导入氧化性气体。
图1(b)的附图标记20a表示由紧贴层和金属低电阻层构成的金属布线膜,图2的附图标记51、52分别表示紧贴层和金属低电阻层。
在金属布线膜20a的位于栅极电极12上的部分的表面配置抗蚀剂膜,对由金属布线膜20a、n型硅层18和硅层16构成的层叠膜进行蚀刻,除去层叠膜的未被抗蚀剂膜覆盖的部分。
图1(c)是在对层叠膜进行蚀刻后除去了抗蚀剂膜的状态,附图标记20b表示被抗蚀剂膜覆盖而残留的金属布线膜。
接着,如图1(d)所示,在金属布线膜20b上配置进行构图后的抗蚀剂膜22,在抗蚀剂膜22的开口24的底面露出金属布线膜20b的表面的状态下,当浸渍到磷酸、硝酸、醋酸的混合液、硫酸、硝酸、醋酸的混合液或者三氯化铁溶液等蚀刻液中时,金属布线膜20b的露出部分被蚀刻,金属布线膜20b被构图。
由于金属低电阻层52以铜为主要成分,所以,当紧贴层51中的Al的比例变得过大时,在构图后,金属低电阻层52和紧贴层51的宽度显著不同。因此,关于紧贴层51中的Al的比例,能够同时蚀刻紧贴层51和金属低电阻层52的最大的添加量成为上限。
通过该构图,在金属布线膜20b的栅极电极12上的部分形成有在底面露出n型硅层18的开口24,金属布线膜20b被开口24分离,如图1(e)所示,形成源极电极膜27和漏极电极膜28,得到本发明的晶体管5。
接着,搬入到蚀刻装置内,将在开口24底面露出的n型硅层18暴露于蚀刻气体的等离子体中进行蚀刻,在形成于n型硅层18的开口24的底面露出硅层16。
形成于n型硅层18的开口24位于栅极电极12的上方,n型硅层18被开口25分离为源极区域31和漏极区域32(图1(f))。
硅层16的表面在开口25的底面露出,当硅层16暴露于对n型硅层18进行蚀刻时的蚀刻气体等离子体中时,从硅层16表面失去氢原子,导致形成悬挂键。
该悬挂键成为漏电流等的TFT特性不良的原因。为了用氢再修补悬挂键,如图1(g)所示,在使源极电极膜27和漏极电极膜28露出的状态下导入氢,产生氢等离子体,当将在开口25的底部露出的硅层16暴露于氢气等离子体中时,硅层16表面的硅原子与氢结合,消除悬挂键。
在本发明的金属布线膜20a(20b)中,源极电极膜27或漏极电极膜28具有以铜为主要成分、并且以5原子%以上且30原子%以下的比例含有Al的紧贴层51。在此,紧贴层51中的Al的比例是对由紧贴层51所含有的Al的原子数除以紧贴层51所含有的金属成分(铜、Al及其他添加金属)的总计的原子数的值乘以100后得到的值。紧贴层51中的Al的比例与铜合金靶111中的Al的比例相等。
该紧贴层51与晶体管的硅或二氧化硅紧贴,即使源极电极膜27和漏极电极膜28暴露于氢等离子体中,在n型硅层18(源极区域31或漏极区域32)的界面也不析出铜,源极电极膜27或漏极电极膜28等的由金属布线膜20a(20b)构成的电极膜不剥离。
在进行氢等离子体的处理后,如图1(h)所示,形成钝化膜34,在钝化膜34上形成接触孔37后,如该图(i)所示,当形成用于将源极电极膜27或漏极电极膜28与像素电极13等之间连接的透明电极膜36时,得到液晶显示面板。
此外,作为能够用于对硅层(包括多晶硅层、非晶硅层)进行蚀刻的气体,有Cl2、HBr、Cl2、HCl、CBrF3、SiCl4、BCl3、CHF3、PCl3、HI、I2等。这些卤素气体既可以单独一种用作蚀刻气体,也可以混合2种以上用作蚀刻气体。进而,也可以在蚀刻气体中添加O2、N2、SF6、N2、Ar、NH3等卤素气体以外的添加气体。
在对氮化硅(SiN)、或氧化硅(SiO2)GaAs、SnO2、Cr、Ti、TiN、W、Al等的其他蚀刻对象物进行蚀刻时,也能够使用上述卤素气体。
作为多晶硅的蚀刻气体,例如有Cl2、Cl2+HBr、Cl2+O2、CF4+O2、SF6、Cl2+N2、Cl2+HCl、HBr+Cl2+SF6等。
作为Si的蚀刻气体,例如有SF6、C4F8、CBrF3、CF4+O2、Cl2、SiCl4+Cl2、SF6+N2+Ar、BCl2+Cl2+Ar、CF4、NF3、SiF4、BF3、XeF2、ClF3、SiCl4、PCl3、BCl3、HCl、HBr、Br2、HI、I2等。
作为非晶硅的蚀刻气体,例如有CF4+O2、Cl2+SF6等。
溅射气体不限于Ar,除了Ar以外,也能够使用Ne、Xe等。
另外,利用本发明形成的紧贴层51不仅能够用于TFT的源极电极、漏极电极,而且能够用于TFT的栅极电极、半导体元件或布线板等的其他电子部件的阻挡膜或电极(布线膜)。
实施例
作为溅射气体使用氩气,作为氧化性气体使用氧气,对铜合金靶111进行溅射,在玻璃基板上形成50nm的紧贴层51,之后,使用氩气对纯铜靶112进行溅射,在紧贴层上形成300nm的金属低电阻层52,得到二层结构的金属布线膜。基板温度为100℃,溅射气体为Ar气体,溅射压力为0.4Pa。
使所形成的金属布线膜的表面露出,并暴露在氢等离子体中后,在其表面形成氮化硅膜。
在氢气等离子体处理中,氢气流量为500sccm,压力为200Pa,基板温度为250℃,功率为300W,时间为60秒。
在配置了基板的CVD装置内,以SiH4:20sccm、NH3气体300sccm、N2气体500sccm的比例导入各气体,以压力120Pa、基板温度250℃、功率300W形成硅氮化膜。
利用带测试测定暴露于氢等离子体中之前的金属布线膜的紧贴性(as depo.紧贴性)和暴露于氢等离子体中之后在其表面形成了氮化硅膜后的紧贴性(H2等离子体处理后紧贴性),该带测试是粘接粘结胶带后进行剥离的测试,将玻璃基板表面露出的情况评为“×”,将除此以外的情况评为“○”。
使铜合金靶111中的Al的含有比例和氧化性气体的导入比例不同进行了实验。评价结果作为“紧贴性”与铜合金靶111中的Al的含有比例和氧化性气体的导入比例一起表示在下述表1~3中。
另外,将与上述相同的金属布线膜形成在硅晶片表面后,在真空环境中进行退火处理,在蚀刻除去金属布线膜后,利用SEM观察其表面,观察有没有铜扩散到硅中。
在上述各实验中,溅射气体为氩气,氧化性气体为氧气,溅射环境中的溅射气体分压为0.4Pa。
另外,代替氧气而将CO2气体和H2O气体用作氧化性气体,对含有Al的靶进行溅射。作为溅射气体使用Ar气体,评价紧贴性和阻挡性。
将观察结果作为“阻挡性”表示在下述表1(氧化性气体为氧气的情况)、表2(氧化性气体为CO2的情况)、表3(氧化性气体为H2O气体的情况)中。将观察到扩散的情况记载为“×”,将没有观察到扩散的情况记载为“○”。
表1:紧贴性、阻挡性、H2等离子体耐性(氧气)
Figure BPA00001224059700091
表2:紧贴性、阻挡性、H2等离子体耐性(CO2气体)
Figure BPA00001224059700101
表3:紧贴性、阻挡性、H2等离子体耐性(H2O气体)
Figure BPA00001224059700111
从以上的结果可知,在铜合金靶111中含有5原子%以上的Al时,紧贴性(H2等离子体处理之前以及之后紧贴性)和阻挡性良好。
另外可知,相对于氩气100体积部的导入量,在0.1体积部以上且30体积部以下的范围导入氧化性气体即可。
接着,将使用氧气作为氧化性气体而得到的金属布线膜浸渍到蚀刻液中,观察金属低电阻层52和紧贴层51这二者是否能够由相同的蚀刻液蚀刻。作为蚀刻液,使用磷硝醋酸(H3PO4∶HNO3∶CH3COOH∶H2O)=16∶1∶2∶1,蚀刻液的液温为40℃。
在表4中示出蚀刻的观察结果。将在蚀刻后紧贴层和金属低电阻层的宽度相等的情况记为“○”,将在蚀刻后紧贴层和金属低电阻层的宽度不同的情况记为“×”。将观察结果和铜合金靶111中的Al的含有比例记载在下述表4中。
表4:Al添加量和蚀刻性
Figure BPA00001224059700121
从表4可知,由于紧贴层和金属低电阻层的宽度明显不同,所以,期望铜合金靶111中的Al的添加量为30原子%以下。
此外,除了期望紧贴层51与硅或硅氧化物的紧贴性高之外,也期望与金属低电阻层52的紧贴性高,所以,本发明的紧贴层51含有50%以上的金属电阻层52的成分即铜。

Claims (10)

1.一种反交错型的薄膜晶体管的制造方法,包括:在处理对象物上形成栅极电极的工序;在所述栅极电极上形成栅极绝缘层的工序;在所述栅极绝缘层上形成半导体层的工序;在所述半导体层上形成欧姆接触层的工序;在所述欧姆接触层上形成金属布线膜的工序;对所述欧姆接触层和所述金属布线膜进行构图,形成第一、第二欧姆接触层、源极电极和漏极电极的工序,其特征在于,
形成所述金属布线膜的工序包括:在真空环境中导入含有溅射气体和氧化性气体的气体,对含有Al和铜的铜合金靶进行溅射,在所述欧姆接触层上形成含有铜、Al和氧的紧贴层的工序。
2.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,
在所述铜合金靶中,以5原子%以上且30原子%以下的比例含有Al。
3.如权利要求1或2所述的薄膜晶体管的制造方法,其特征在于,
形成所述金属布线膜的工序包括:在形成所述紧贴层后,在所述紧贴层上形成铜的含有率比所述紧贴层高并且电阻比所述紧贴层低的金属低电阻层。
4.如权利要求1至3的任意一项所述的薄膜晶体管的制造方法,其特征在于,
作为所述氧化性气体使用O2气体,相对于所述溅射气体100体积部分,在0.1体积部分以上且15体积部分以下的范围含有所述O2气体。
5.如权利要求1至3的任意一项所述的薄膜晶体管的制造方法,其特征在于,
作为所述氧化性气体使用CO2气体,相对于所述溅射气体100体积部分,在0.2体积部分以上且30体积部分以下的范围含有所述CO2气体。
6.如权利要求1至3的任意一项所述的薄膜晶体管的制造方法,其特征在于,
作为所述氧化性气体使用H2O气体,相对于所述溅射气体100体积部分,在0.1体积部分以上且15体积部分以下的范围含有所述H2O气体。
7.一种反交错型的薄膜晶体管,具有:栅极电极,形成在处理对象物上;栅极绝缘层,形成在所述栅极电极上;半导体层,形成在所述栅极绝缘层上;形成在所述半导体层上并被分离的第一、第二欧姆接触层;分别形成在所述第一、第二欧姆接触层上的源极电极和漏极电极,其特征在于,
所述源极电极和所述漏极电极在与所述第一、第二欧姆接触层的接触面具有含有铜合金的紧贴层,该铜合金含有Al和氧。
8.如权利要求7所述的薄膜晶体管,其特征在于,
所述第一、第二欧姆接触层为n型半导体层。
9.如权利要求7或8所述的薄膜晶体管,其特征在于,
在所述紧贴层上配置有铜的含有率比所述紧贴层高并且电阻比所述紧贴层低的金属低电阻层。
10.如权利要求7至9的任意一项所述的薄膜晶体管,其特征在于,
在所述紧贴层所含有的金属中,以5原子%以上且30原子%以下的比例含有Al。
CN2009801090178A 2008-04-25 2009-04-14 薄膜晶体管的制造方法、薄膜晶体管 Active CN101971349B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-115996 2008-04-25
JP2008115996 2008-04-25
PCT/JP2009/057492 WO2009131035A1 (ja) 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN101971349A true CN101971349A (zh) 2011-02-09
CN101971349B CN101971349B (zh) 2013-03-27

Family

ID=41216772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801090178A Active CN101971349B (zh) 2008-04-25 2009-04-14 薄膜晶体管的制造方法、薄膜晶体管

Country Status (6)

Country Link
US (1) US8299529B2 (zh)
JP (1) JP5282086B2 (zh)
KR (1) KR101098207B1 (zh)
CN (1) CN101971349B (zh)
TW (1) TWI427800B (zh)
WO (1) WO2009131035A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227195A (zh) * 2012-01-31 2013-07-31 日立金属株式会社 电子部件用层叠布线膜
CN105449001A (zh) * 2015-12-28 2016-03-30 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
CN102640268B (zh) * 2010-03-04 2016-03-23 日本瑞翁株式会社 半导体元件基板的制造方法
JP2011222567A (ja) * 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
JP5830631B2 (ja) * 2013-05-13 2015-12-09 株式会社アルバック 搭載装置およびその製造方法
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
JPH06252146A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4360716B2 (ja) 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227195A (zh) * 2012-01-31 2013-07-31 日立金属株式会社 电子部件用层叠布线膜
CN103227195B (zh) * 2012-01-31 2015-10-28 日立金属株式会社 电子部件用层叠布线膜
CN105449001A (zh) * 2015-12-28 2016-03-30 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US20110068338A1 (en) 2011-03-24
TWI427800B (zh) 2014-02-21
JPWO2009131035A1 (ja) 2011-08-18
WO2009131035A1 (ja) 2009-10-29
KR20100110392A (ko) 2010-10-12
JP5282086B2 (ja) 2013-09-04
KR101098207B1 (ko) 2011-12-23
US8299529B2 (en) 2012-10-30
CN101971349B (zh) 2013-03-27
TW200950100A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN101971349B (zh) 薄膜晶体管的制造方法、薄膜晶体管
CN102203947B (zh) 薄膜晶体管的制造方法、薄膜晶体管
CN101971350B (zh) 薄膜晶体管、薄膜晶体管的制造方法
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
CN102804352B (zh) 布线层结构及其制造方法
EP2717315B1 (en) Copper-based metal wiring comprising oxide layer including indium and zinc
KR20070055259A (ko) 구리 몰리브덴합금막의 식각용액 및 그 식각방법
CN101335294A (zh) 使用a1合金膜的低接触电阻型电极及其制造方法和表示装置
JPWO2008081806A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
CN103222061A (zh) 布线构造
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
WO2012132871A1 (ja) Cu合金膜、及びそれを備えた表示装置または電子装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
KR20130089419A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP2792550B2 (ja) エッチング剤
US20210230718A1 (en) Cu ALLOY TARGET
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant