JPH04192527A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04192527A
JPH04192527A JP32477290A JP32477290A JPH04192527A JP H04192527 A JPH04192527 A JP H04192527A JP 32477290 A JP32477290 A JP 32477290A JP 32477290 A JP32477290 A JP 32477290A JP H04192527 A JPH04192527 A JP H04192527A
Authority
JP
Japan
Prior art keywords
wiring
layer
film
alloy
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32477290A
Other languages
English (en)
Inventor
Takashi Kawanoue
川ノ上 孝
Masahiko Hasunuma
正彦 蓮沼
Atsuhito Sawabe
厚仁 澤邊
Yoshiko Kobanawa
小塙 佳子
Hisafumi Kaneko
尚史 金子
Shuichi Komatsu
小松 周一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32477290A priority Critical patent/JPH04192527A/ja
Publication of JPH04192527A publication Critical patent/JPH04192527A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は半導体装置に係り、特にCu系配線を備えた半
導体装置に関する。
(従来の技術) 半導体装置か高集積化するに伴い、A℃配線の信頼性を
確保することか困難となってきており、八βに代わる配
線材料の開発か進められている。
このような例として特開昭61−294838号公報に
示されるようなCu配線がある。このCu配線によれば
、CuかAJ2に比べて高い融点を持つため、すぐれた
エレクトロマイグレーション耐性が得られる。また、比
抵抗かA℃に比べて約2/3であるため、半導体装置の
動作時における電圧降下および配線遅延が少なく、装置
の高速動作に有利であった。
(発明か解決しようとする課題) しかし、上記Cu配線は、02プラズマを用いてレジス
トを灰化・除去する際もしくは5i02膜やSiN膜な
どの絶縁膜をCVD法により形成する際に酸化すること
、前記絶縁膜との密着性に乏しいと、電極としてコンタ
クトホールてSiに接続すると反応する二となど製造プ
ロセス上不都合な問題がある。
上記問題に対応して、特開昭53−116089号公報
、特開昭63−73645号公報、特開平1−1075
68号公報、特開平1−204449号公報にそれぞれ
開示それているよう1こ、An 、Ti5Ta、 Cr
、 No、−丁、Re、 TiN 。
TiW 、 TaN SWN、 Mo2 N 、 Cr
2 Nなどによる被覆配線か提案されている。
しかしながら、このうち AA 、Ti、 CrはCu
と反応して、Cu中に溶解しCuの比抵抗を著しく増加
させるとともに、被覆としての効果を失うという問題か
あった。また、Ti、 Ta、 Cr5No、 W 、
Reの高融点金属は、半導体装置の製造プロセスで実施
されている薄膜形成法で形成した場合、一般に結晶粒の
大きさが数10nmと小さい上に、その結晶粒か基板表
面に垂直に配向した柱状晶構造をもつ多結晶膜となる。
さ−らに形成条件によっては、結晶粒界の形成が不十分
となり、針状ないしポーラスとなる。そのため、酸素雰
囲気にさらされると、酸素イオンあるいはCu原子か簡
単に被覆層を通り抜けて、Cu酸化物を生成するという
問題があった。
しかも、前記高融点金属膜は、−船釣に内部応力や熱応
力か大きく、残留応力によって剥離し易いという問題か
ある。また、被覆層か導電性であるため、配線間のショ
ート不良を避けなから配線を被覆することは製造プロセ
ス上容易でなく、さらにTAN 、 TaN 、 W〜
、No2N 、 Cr2 Nの窒化物やTiW合金につ
いても同様の傾向かあった。
一方、特開昭84−84338号公報に開示されている
ように、酸素(02)を10〜50原子9o含む銅(C
u)を下層として配設した積層配線構造も提案されてい
る。しかし、この積層配線構造の場合は、たとえば5i
02絶縁膜なと下地に対する密着性か改善されたものの
、被覆絶縁膜との密着性か劣る上に、耐酸化性の改善も
なし得ないという問題かある。
本発明は、上記従来の課題を解決するためになされたも
ので、耐酸化性、密着性およびコンタクト安定性なと、
製造プロセスに対する適合性にすくれたCu配線を備え
た半導体装置の提供を目的とする。
[発明の構成] (課題を解決するための手段) 本発明に係る半導体装置は、周囲ないし周面をCu合金
層もしくは酸化物層で被覆したCu系配線を具備したこ
とを特徴とする。
本発明において、Cub金層もしくは酸化物層での被覆
とは、第1図(a)にて断面的に示すごとくCu系配線
本体1の周面を、全体的にCu合金層もしくは酸化物層
2て覆うことを基本的に意味する。
但し、何等かの方法でCu系配線本体1の下地膜との密
着性か確保されている場合には、第1図(b)にて断面
的に示すように、上面、側壁の三方のみを覆うたけてよ
い。さらに、半導体装置の製造プロセス如何によっては
、配線表面の特定の部位において、酸化か進行したり密
着性を特に要求される場合もあるので、そのときは第1
図(C)〜(e)および第1図(g)〜(+)にてそれ
ぞれ断面的に示すように部分被覆か適している。また、
単層の被覆では十分な耐酸化性や密着性か得られない場
合には、第1図(f)にて断面的に示すように二層以上
の多層被覆を用いることが有効である。
本発明に係る半導体装置において、Cu系配線本体1に
Cua金から成る被覆層2aを形成する際、あるいはそ
の後の熱処理や熱履歴なとにより、Cua金被覆層2a
とCu系配線本体1の界面に中間層を形成する場合もあ
る。しかして、前記中間層は化合物の形で明瞭な相境界
を持つ場面もあるか、連続的に組成の変化した固溶体の
ように相境界を見出し難い場合もある。
なお、この中間層の形成は、Cu合金被覆層2aとCu
系配線本体1の密着性を向上に寄与するとともに、Cu
系配線本体lの信頼性をより向上させるという副次効果
かあるばかりでなく 、Cu系配線本体1表面から結晶
粒界への欠陥の供給・消滅速度を低減する拘束層として
作用したり、Cu系配線本体1の大粒径化なとCu系配
線本体1の微細構造を改良する作用をし、エレクトロマ
イグレーションまたはストレスマイグレーション耐性を
向上させる。
本発明に係る半導体装置において、Cu系配線本体1を
被覆するCu合金2aは二元系の他に、三元以上の多元
系Cu合金を用いることかでき、このようなCu合金系
としては、たとえばCu−An、Cu−Mg、Cu−3
iS Cu−Ti、Cu−Zr、Cu−Hf’、Cu−
Zn、Cu−8n、 Cu−Y 、 CuCu−8i−
、Cu−Li、Cu−Caなどが挙げられる。
本発明に係る半導体装置が具備するCu合金被覆Cu系
配線3aは、たとえば次のようにして形成される。
(a)積層型構造の場合 下地(下層)となるCua金薄膜、配線本体1となるC
u薄膜、さらに上層となるCu合金薄膜を順次形成して
積層膜とした後、パターニングにより配線に加工する。
ここで、下層および上層となるCu合金薄膜の形成は、
Cu薄膜と添加元素(他の合金成分)薄膜を積層した後
、拡散熱処理するなとして合金化してもよい。また、C
u 6金薄膜を形成した後、バターニングにして所要の
下層に加工し、この下層上に選択的にCu薄膜を堆積し
てパターニングすることなく配線を形成してもよい。な
お、上記において、Cu系配線本体1にCu合金薄膜を
介在させた構造のサンドイッチ型に構成してもよい。
(b)上面/′上下面側壁の三または四面を被覆した構
成の場合 前記(a)の場合と同様にして下層もしくはサンドイッ
チ構造を持つCu系配線を形成する。このCu系配線と
Cu系配線間の絶縁膜の全面にCu合金薄膜形成後、異
方性エツチングにより絶縁膜上およびCu系配線上面の
Cu合金層を選択的に取除き、残されたCu系配線側壁
を被覆する。
また、バターニングによりCu系配線に加工した後、C
u系配線表面と絶縁膜表面との性質の違いを利用してC
u系配線表面にのみCVD法などにより選択的にCu合
金被膜を形成することにより被覆することもできる。
本発明に係る半導体装置において、Cu系配線本体1を
被覆する酸化物2bには水か化合した水酸化物も含まれ
る。しかして、この酸化物は単純な酸化物のみでなく、
二成分以上の複酸化物あるいは化学量論理組成から外れ
たものなど用いることかでき、このような酸化物として
は、次のようなものが挙げられる。
LiO2、MgO,SrO,Bad、Ba0 2   
、Sc2 0 3   。
5c(OH)3 、Y:1 03  、La203  
、Ca203  、CeO2、Tie、   TiO2
,Ti30 4   、Ti2 03   、Ti3O
5、ZrO2、VO,VO2、V2 03   、V2
O3。
v、  O、V2 o5  、Nbo、  SbO,、
Nb205   。
Ta02   、Ta2 05   、Cr2  03
   、  MoO2、Mo4  0■1、MoO、M
oO3、WO2、W4 0tl 、WO3゜2.88 WO、WO=  H,MnO,Mn304   、Mn
r  O=   、Hnx2.88 07  、 Mn0OH,Mn(OH)2  、 Re
O2、ReO3,Re2O7、Fed、  Fe2 0
3   、Pe3 04   、Fe(O)り2   
、Fe(OH)3  、Coo、  CoO2、Co2
 03   、Co3 04  、C。
(OH)2  、Co0OH,Nip、  NiO2、
Ni2’  03  、NiOH。
Ni0OH,Ni(OH)2 、Rub:  、Rh2
0  、Rho、Rh2O3、PbO,0s02   
、  IrO2、PtO,PtO2、CuO。
Cu2帆AgO、Ag2帆ZnO,Zn(OH)2.A
A 20゜A!0.AA 20=  、A100)I、
Al2(OH)3 、Ga20、Ga2 03  、G
a00H,In2 0  、In2 03   、In
(OH)3、Tβ2帆Tβ20.、Ti00)1. S
in、 5tO2゜Gem、   GeO2、SnO,
SnE 04  .5n02   、Sr+(0)1)
2 .5n(OH)q  、Pb20. PbO,Pb
2 03.Pb(OH)2、Sb2 03  、Sb2
 04  、Bi2  J  、MgSiO3。
Mg2 SiO4、CaSiO3、Ca2 SiO4、
Ca3 5i05.5rSi03  、Sr2  Si
O<  、BaSiO3、Ba2  Si0 4、Ba
35ins  、Ba45i06  、MgTir  
o5  、MgTiO3、Mg2 TiO4、CaTi
0 3  、Ca2Ti0 4  、Ca3 Ti0 
5 .5rTiO3、BaTi0 3  、BaTi2
0 5  、BaTi40 9  、  MgZrO3
、CaZrO3、5rZr03  、  BaZrO3
、Zr5jO*  、Mn5j03 、MnTiO3、
Mn2 TiO4。
Mn2 SiO4、Pe2 SiO4、CO2Si0 
4  、FeTi204  、Pe2 Ti30 9.
  FeTiO3、Fe2 TiO、、Fe2Ti0 
5  、  CoTiO3、Co2 TiO4、NiT
iO2、Zn5j03  、Zn2  SiO4、Zn
2  Ti0 4  、ZnSiO4、ZnZro3.
Al22sio  s  −Al22TiOs  、 
 PbSiO3゜Pb2Si0 4  、PbTi0 
3  、  PbZrO3、MgVO31Mg2VO4
、MgV2 04  、GaV2 04 、.5rV2
 04  。
YVO4、FeV2 04  、FeTa206  、
ZnV204  。
5nTa2 07   、Pb3Ta2 0B  、5
bTaO<  、BiVO4。
MgCr2 0!  、cacr2 04  、BaC
「2 04  、MgMO20s  、C3MO204
,88MO204、MgWOa  、CaνO<  。
5rWOs  、BaWO<  、MnWO*  、F
eWOg  、Cocos  、NiWO4  、Cu
WO4、ZnWO5、PbWO4、CeCr0 8  
 、LaCr06   、MnCr2  04   、
FeCr2  04   、CoCr2  04   
、NiCr2 04  、Fe1ons  、C0M0
O4、NiMo0q  、CuCr2O4、CuMoO
4、Ag2MoO+  、ZnCr2 04  、Pb
M。
04  、Pb2 WO5、LaMnO3、FeMnO
3、Fe2 Mn 04  、Co2MnO4、Ni2
MnO4、CuMn2 0.  、ZnMn2 04 
 、  AJ22Mn 04 1MgFe+  04 
 、MgCo2O4、CaFe2 04  、Ca2F
e2 05 .5rFe2 04  、BaO−Ni0
. BaCo02.23. LaPe03  、 La
CoO3、Pe2 C。
04 、Fe2  Ni  04  、Co2  Ni
  Oa  、CaFe3  OB  。
CuFe204  、CuFe0 2  、CuCo2
04  、AgFe0 2  。
ZnPe2 04  、ZnCo2 04  、  A
n2 Fe 04  、  l!2Co  04  、
Aj! 2  Ni  04  、GeNi20s  
、5nCo6 0a、PbFe5 07  、PbO−
8Fe2 03  、MgAJ2204  。
Ca3  An+o  C18,Ca3  AJ220
s  、Ca5  Aj2s  C14、Sr AJ2
4 07  、Sr Aj22 0a  、Ba Aj
22 04、MgGa2  o、  、Mg1n2  
o4  、 〜 An  03  、LaA、1203
  、LaGaO3、CuAJ22 04  、ZnA
n204  。
ZnGa2 04  、Mg2 Sn 04  、Zn
2 Sn 04  、  BaSnO3,5rSn03
  、CaSnO3、PbSnO3、CePbO3、M
gLa2 0s  −CaCeO3、5rCe03  
、 BaCeO3なとか挙げられる。
なお、これら酸化物の耐酸化性は、酸化物と酸化種との
化学的平衡関係および化学反応速度によって決まる。し
かして、化学平衡の観点からは、ギブスの生成自由エネ
ルギーか一つの指標となって、負で絶対値の大きい酸化
物は一般に耐酸化性にすぐれている。
また、Cu系配線本体1に対する熱的安定性の上では、
生成自由エネルギーがCu酸化物Cu20よりも低いこ
とや比較的融点が高いこと、あるいは昇華など起し難い
ものが好ましい。さらに、酸化物はパッシベーション膜
や層間絶縁膜に比べて線膨張係数が、Cuに近いことが
望ましい。
さらにまた、Cu系配線本体1を被覆する酸化物2bの
膜厚は、コンタクトホール、パッドあるいは多層構造の
場合のピアホールなど配線接続部の接触抵抗を考慮する
と薄くすることが好ましいか、耐酸化性を考慮すると厚
くする必要がある。結局は、酸化物の結晶構造、化学量
論組成、欠陥密度など膜質によって適宜膜厚を設定した
り、被覆した酸化物層を切除して接触抵抗を低減させる
ことなどする。
本発明に係る半導体装置か具備する酸化物被覆Cu系配
線3bは、たとえば次のようにして形成される。
(A)蒸着法 スパッタあるいは真空蒸着によって、Cu系配線本体1
の表面に酸化物2b層を直接被着形成する方法である。
ここで、スパッタの場合は、酸化物ターゲットを用いる
高周波スパッタ法でもよいし、また金属ターゲットを用
い、酸化種を含む雰囲気でスパッタする反応性スパッタ
のいずれでもよい。
(b)選択酸化法 配線本体1をCu合金で形成し、酸化種を含む雰囲気に
おいて、その分圧制御により添加元素のみを選択的に酸
化してCu系配線面に酸化物被膜を形成する。
(C)後酸化法 Cu系配線本体1面を金属薄膜で被覆した後、酸化種を
含む雰囲気て熱処理して、前記被覆した金属膜を酸化物
膜に変換する方式である。この場合、Cu系配線本体1
面のみに金属薄膜を被覆したときは別として、配線間の
ショートを避けるため、変換生成する酸化物膜は絶縁性
である必要かある。
なお、本発明においては、配線本体1としては配線の非
抵抗を3μΩel1以上に上昇させない範囲で添加量を
微小量に制限したCu合金系、すなわちCu−^gSC
u−Cr、 Cu−Ti、 Cu−Zr、Cu−Hr、
 Cu −Co、 Cu−Cr−Zr、 Cu−Cr−
3n、 Cu−Ni−8i、 Cu −Ni−P s 
Cu−Ni、 Cu−Zn、 Cu−8n、 Cu−3
iSCu −Li、 Cu −Mn、 Cu −Au、
 Cu −Pt、 Cu −Pdq Cu −Ga。
Cu−Ge、 Cu −An 2 03 、Cu −5
i02 、Cu−Pe −P SCu −Fe−Co5
Cu −Fe−Co −P SCu −Ni−5n。
Cu−Ni−Cr、 Cu−Ni−Co、 Cu −1
j 、Cu−No、 Cu −Ru、 Cu−Ta、 
Cu−Re、 Cu−0sから選ばれたCu稀薄合金を
用いることにより、配線の信頼性を向上させることかで
きる。
(作用) 本発明によれば、配線被覆層をCu系配線と同しくCu
を主成分とする合金もしくは耐酸化性にすぐれた酸化物
で形成している。しかしてCu合金を配線被覆層とした
場合は、配線被覆層とCu系配線の整合性も良好で、配
線被覆層を非常に薄くすることもできる。特に、配線被
覆層とCu系配線に、中間層か形成された場合は、Cu
合金被覆層とCu系配線の密着性を向上に寄与するとと
もに、Cu系配線の信頼性をより向上させるという副次
効果かあるばかりでなく、Cu系配線表面から結晶粒界
への欠陥の供給・消滅速度を低減する拘束層として作用
したり、 Cu系配線の大粒径化なとCu系配線の微細
構造を改良する作用をし、エレクトロマイグレーション
またはストレスマイグレーション耐性に大きく寄与する
一方、耐酸化性にすぐれた酸化物を配線被覆層とした場
合は、前記酸化物被覆層か無定形、非晶質あるいは等軸
品構造の多結晶の膜で形成され、結晶粒径の小さい柱状
晶構造をもつ多結晶膜を構成しないため、Cu系配線本
体の耐酸化性に向上に大きく寄与する。
(実施例) 以下図面を参照して本発明の実施例を詳細に説明する。
実施例1 第2図(a)〜(d)は、本発明に係る半導体装置を製
造する態様を模式的に示す断面図である。
先ず所要の能動領域を一主面に設けたSi基板4を用意
し、このSi基板4の能動領域形成面に5i02などの
絶縁膜5を設ける。次いで、前記絶縁膜5面上にスパッ
タ蒸着法によりCu−5wt、%An合金薄膜2a(厚
さ 100人) 、Cu薄膜1 (厚さ3800人)お
よびCu −Aア薄膜2a (厚さ 100人)を順に
形成した後、バターニングにより積層配線(厚さ400
0人)に加工した(第2図(a))。
次に、上記形成した積層配線と絶縁膜5の全面にわたっ
てスパッタ蒸着法によりCu −A4合金薄膜2a(厚
さ 100人)を形成した(第2図(b))。
しかる後、前記形成したCu −A2合金薄膜2aに対
して異方性エツチングを施して、積層配線の側壁にもC
u−Au合金層2aを形成し、Cu−へρ合金層によっ
て周面か被覆されたCu配線3aを形成した(第2図(
C))。
上記によって所要の被覆Cu配線3aを形成してから、
この被覆Cu配線3aおよび絶縁膜5の表面にCVD法
により PSG膜(リンドープシリカガラス)などの保
護絶縁膜6を形成した(第2図(d))。なお、二のp
sc膜6被覆に当り、Cu−5wt、%AJ2合金被覆
層2a、に含まれるlがAJ22o3保護膜を形成する
ので、被覆Cu配線3aが酸化することはなく、被覆C
u配線3aと保護絶縁膜6との間にも良好な密着性か認
められた。
被覆配線のエレクトロマイグレーションに対する信頼性
を評価するために、不活性ガス雰囲気で高温通電試験を
行なった。比較例としては純Cu配線を用いた。エレク
トロマイグレーションにより配線に損傷か生じると、配
線の電気抵抗が時間とともに増加する。この原理にした
がい、配線抵抗を通電加熱中に監視し、電気抵抗か急激
に増加した時点で、各配線形状を観察したところ、比較
例の純Cu配線には、空孔が多数発生しており、空孔の
成長と集合によって配線に膜厚もしくは幅の顕著な減少
か生していた。これに対して、実施例の被覆配線の場合
は、このような変化か何等認められず、よりすぐれたエ
レクトロマイグレーション耐性を示した。
上記において、第2図(a)に図示したCu−^(/C
u/ Cu−AJ2を、スパッタ蒸着法により形成する
ときCuターゲットと Aββターケラトを併用し、形
成するCu−A4組成の厚さ方向のプロファイルを制御
した以外は同様にして、被りcu配線3aを備えた半導
体装置を得た。
また、上記において、第2図(a)に図示したCu薄膜
lの代りにTf−Cu合金薄膜を形成した以外は同様に
して、被覆Cu配線3aを備えた半導体装置を得た。
これらの半導体装置においても、被覆Cu配線3aと保
護絶縁膜6との間にも良好な密着性が認められた。
実施例2 N 3 図(a)〜(c)は、本発明に係る異なる他の
半導体装置を製造する態様を模式的に示す断面図である
所要の能動領域を一生面に設けたSi基板4を用意し、
このSi基板4の能動領域形成面に8102などの絶縁
膜5を設けた。次いて、前記絶縁膜5面上にスパッタ蒸
着法によりCu薄膜(厚さ39oO人)を形成した後、
パターンニングしてCu配線本体1に加工した(第3図
(a))。
次いて、前記パターンニングしたCu配線本体1の露出
する周面に、界面反応が律速反応となる成長条件に設定
したCVD法によって選択的にCu−8i合金薄膜2a
を成長させた(第3図(b))。その後、前記形成した
Cu−3i合金層被覆Cu配線3aおよび絶縁膜5上に
CVD法によって、PSGなとから成る保護絶縁膜6を
被着形成しく第3図(c) ) L、半導体装置を作成
した。この際、Cu−5j合金被覆層2aに含まれるS
lが5i02保護膜を形成するので、Cu配線本体1か
酸化することはなく、Cu配線本体1と保護絶縁膜6と
の間も良好な密着性を呈していた。
実施例3 第4図(a)〜(d)は、本発明に係るさらに他の半導
体装置を製造する態様を模式的に示す断面図である。
所要の能動領域を一生面に設けたSi基板4を用意し、
このSi基板4の能動領域形成面に5i02などの絶縁
膜5を設けた。次いて、前記絶縁膜5面上にスパッタ蒸
着法によりCu−A2合金薄膜(厚さ3900人)を形
成した後、パターンニングしてCu−へβ合金配線本体
1に加工した。
次いで、スパッタ蒸着法によって前記パターンニングし
たCu−AJ2合金配線本体1周面および絶縁膜5上に
W薄膜8を形成しく第4図(a) ) 、これに熱拡散
処理を施すことにより、前記パターンニングしたCu−
A 12合金配線本体1中の八ρか表面に形成されてい
る −薄膜8との界面に拡散・吸着し、へβリッチの薄
いCu−A4合金層2aか形成される(第4図(b))
。なお、上記Cu−へβ合金配線本体1中のAJ2の拡
散・吸着によって、Cu−A4合金配線本体1中の八β
は消失もしくは極く微量となる。
その後、前記形成したCu−An合金層被覆Cu配線3
a面および絶縁膜5上のW薄膜8をRIEによって除去
してから(第4図(c) ) 、Cu−Aβ合金層被覆
Cu配線3aおよび絶縁膜5上にCVD法によって、P
SGなとから成る保護絶縁膜6を被着形成しく第4図(
d) ) 、半導体装置を作成した。なお、前記保護絶
縁膜6の被着形成過程において、Cu配線本体1はCu
−A4合金層2aて被覆されているため、酸化されるこ
ともなく、またCu配線3aと保護絶縁膜6との間の密
着性も良好であった。
実施例4 第5図(a)〜(C)は、本発明に係るさらに別の半導
体装置を製造する態様を模式的に示す断面図である。
所要の能動領域4aを一生面に設けたSi基板4を用意
し、このSi基板4の能動領域4a形成面に5i02な
どの絶縁膜5を設け、さらにこの絶縁膜5にコンタクト
ホール9を形設した(第5図(a))。
次いて、前記絶縁膜5面上にスパッタ蒸着法によりCu
−flat%Si合金薄膜2a(厚さ 200人)とC
u膜1a(厚さ3800人)を連続して形成した(第5
図(b) ) 、ここで、Cu5tja金膜2aとCu
膜1aとがら成る積層膜は、前記コンタクトホール9を
介して能動領域4aに接続している。
その後、前記Cu−8t合金膜2aとCu膜1aとから
成る積層膜をパターンニングしてCu系配線本体1に加
工しく第5図(c) ) 、その積層配線本体1の抵抗
を測定したところ、Cuのみの配線の場合に比べて約 
1.1倍にしか過ぎない。
次いて、600℃でシンター処理を行った後、前記積層
配線本体1および絶縁膜5の表面に5rNIIIなとの
保護絶縁膜6を形成し、この保護絶縁膜6にパッド部穴
開けを行ない、ハツト1oを形成した。
これらの熱履歴の際、前記拡散層(能動領域) 4aに
接続する前記Cu−3i合金2aには最高熱処理温度で
ある 600℃での固溶限以上に81が添加されている
ので、前記Si基板1および拡散層4a側からのSi拡
散による接合破壊を起こさず、コンタクト不良を生しる
ことかなかった。
実施例5 第6図(a)〜(C)は、本発明に係る半導体装置を製
造する態様を模式的に示す断面図である。
先ず所要の能動領域を一生面に設けたSi基板4を用意
し、このSi基板4の能動領域形成面にSiO2などの
絶縁膜5を設ける。次いて、前記絶縁膜5面上に直流ス
パッタ蒸着法によりCu薄膜を形成した後、バターニン
グにより配線本体1に加工した(第6図(a))。
しかる後、前記形成したCu薄膜配線本体1および絶縁
膜5上に高周波スパッタ法によってAn203薄膜2b
を被着形成した(第6図(b))。
上記によって所要の酸化物層被覆Cu配線3bを形成し
てから、この酸化物層被覆Cu配線3bおよび絶縁膜5
の表面にCVD法により PSG膜(リンドープシリカ
ガラス)などの保護絶縁膜6を形成した(第6図(C)
)。なお、このPSG膜6被覆に当り、Cu配線本体1
はAn203層2bて被覆されているため、酸化するこ
とはなく、被覆Cu配線3bと保護絶縁膜6との間にも
良好な密着性か認められた。
上記において、Aβ2032bの代りにZrO2て被覆
した外は同様にして、被覆Cu配線3bを備えた半導体
装置を得た。なお、前記ZrO2薄膜形成に当っては、
化学量論組成からの組成ズレを防止するため、低酸素分
圧雰囲気中で電子線加熱による真空蒸着法を用いた。
また、上記において、An20.2bの代りにMgO/
Si02の二層構造で被覆した外は同様にして、被覆C
u配線3bを備えた半導体装置を得た。なお、前記Mg
O/Si02の二層構造2薄膜形成に当っては、先ずM
gO膜を形成し、連続してSiO2膜を形成した。
さらに、上記において八β2032bの代りにCaSi
O3で被覆した外は同様にして、被ff1cu配線3b
を備えた半導体装置を得た。なお、前記CaSiO3薄
膜形成に当っては、低酸素分圧雰囲気中で電子線加熱に
よるCaOと5i02の同時真空蒸着法を用いた。
これらの半導体装置においても、被ff1cu配線5′
と保護絶縁膜6との間にも良好な密着性か認められた。
実施例6 第7図(a)〜(C)は、本発明に係るさらに他の半導
体装置を製造する態様を模式的に示す断面図である。
所要の能動領域を一生面に設けたSi基板4を用意し、
このSi基板4の能動領域形成面に5i02などの絶縁
膜5を設けた。次いて、前記絶縁膜5面上にスパッタ蒸
着法によりCu−W合金薄膜(厚さ3900人)を形成
した後、パターンニングしてCu系配線本体1に加工し
た(第7図(a))。
次いで、前記パターンニングしたCu系配線本体1を設
けたSi基板4を低圧02雰囲気中で熱処理し、配線本
体1中のVと02とを反応させて、厚さ約30人の薄い
緻密なW(h層2bを表面に析出形成させた。このWO
312b生成によって、前記配線本体1中のWはほとん
ど消失し、Cuの単相になっていた(第7図(b))。
その後、前記形成したwo3層被覆Cu配線3bおよび
絶縁膜5上にCVD法によって、PSGなどから成る保
護絶縁膜6を被着形成しく第7図(c) ) L、半導
体装置を作成した。なお、前記保護絶縁膜6の被着形成
過程において、Cu配線本体1はWO3層で被覆されて
いるため、酸化されることもなかった。また、保護絶縁
膜6に穴開けされたバット部での接触抵抗の増加も認め
られなかった。
上記において、Cu−W =金薄膜の代りにCu−Ag
−Zr合金薄膜を用いた外は同様にして、ZrO2層彼
覆Cu配線3bを備えた半導体装置を得た。
また、上記において、Cu−W合金薄膜の代りにCu−
T i −Z r合金薄膜を用いた外は同様にして、T
lO2/Zr02層被覆Cu配線3bを備えた半導体装
置を得た。
これらの場合も、Z「02層2bやTiO21ZrJ層
2bの生成によって、前記配線本体1中のZr、Tiは
ほとんど消失し、Cuの単相になっていた。
これらの半導体装置はいずれも、被5iCu配線3bと
保護絶縁膜6との間にも良好な密着性か認められた。
実施例7 第8図(a)〜(d)は、本発明に係るさらに異なる他
の半導体装置を製造する態様を模式的に示す断面図であ
る。
所要の能動領域を一生面に設けたSi基板4を用意し、
この81基板4の能動領域形成面に5i02などの絶縁
膜5を設けた。次いて、前記絶縁膜5面上にスパッタ蒸
着法によりCu薄膜(厚さ3900人)を形成した後、
パターンニングしてCu系配線本体1に加工した(第8
図(a))。
次いで、前記Cu系配線本体1を設けたSt基基板面面
上、スパッター法によってTi薄膜11を被着形成した
後(第8図(b) ) 、これを低圧02雰囲気中て熱
処理し、前記Tiと02とを反応させて、薄い緻密なT
iO2層2bを表面に析出形成させた(第8図(c) 
) 、二のTiO2層2b生成は、絶縁膜5のTi薄膜
11についても同時に行なわれ、配線3b間のショート
もなかった。
その後、前記形成したTiO2層被覆Cu配線3bおよ
び絶縁膜5上にCVD法によって、PsGなとから成る
保護絶縁膜6を被着形成しく第8図(d))、半導体装
置を作成した。なお、前記保護絶縁膜6の被着形成過程
において、Cu配線本体lはTiO2層2bで被覆され
ているため、酸化される二ともなかった。また、保護絶
縁膜6に穴開けされたパッド部での接触抵抗の増加も認
められなかった。
上記において、Ti薄膜11の代りにNiとMgの積層
薄膜を用いた外は同様にして、NiO/MgO層被覆C
u配線3bを備えた半導体装置を得た。なお、この構成
においては、 NiOおよびMgOが互いに固溶するた
め、固溶体の一層被覆層を成していた。
また、上記において、Ti薄膜11の代りにA℃とSt
の積層薄膜を用いた外は同様にして、3 Au2 03
−25i02層被覆Cu配線3bを備えた半導体装置を
得た。
これらの半導体装置はいずれも、被覆Cu配線3bと保
護絶縁膜6との間にも良好な密着性か認められた。
[発明の効果コ 以上詳述した如く、本発明に係る半導体装置は、製造プ
ロセス適合性にすぐれたCu系配線を備えており、かつ
前記Cu系配線は、Cu系配線本体を成すCu合金もし
くは耐酸化性のすくれた酸化物で所要面か被覆されてい
る。しかして、Cu合金で被覆した構成の場合は、被覆
層と良好な整合性を呈し、また比較的薄い層でも所要の
耐酸化性を示めすとともに保護絶縁膜とも良好に密着し
て、半導体装置として安定した機能の発揮に寄与する。
一方、耐酸化性のすくれた酸化物で被覆した構成の場合
も、すくれた整合性を呈し、また所要の耐酸化性を示め
すとともに保護絶縁膜とも良好に密着して、半導体装置
として安定した機能の発揮に寄与する。
【図面の簡単な説明】
第1図(a)〜(i)は本発明に係る半導体装置に形設
されるCu系配線の互いに異なる構造例を示す断面図、
第2図(a)〜(d)、第3図(a)〜(c)、第4図
(a)〜(d)、第5図(a)〜(c)、第6図(a)
〜(C)、第7図(a)〜(c)および第8図(a)〜
(d)は本発明に係る半導体装置に形設される被覆Cu
系配線の互いに異なる製造例を模式的に示す断面図であ
る。 1・・・・・Cu系配線本体 1a・・・・・Cu膜 2・・・・・Cu系配線の被覆層 2a・・・・Cu合金被覆層 2b・・・・酸化物被覆層 3a・・・・Cu合金被覆Cu系配線 3b・・・・・酸化物被覆Cu系配線 4 ・・・・Si基板 5・・・・・・絶縁膜 6・・・・・・保護絶縁膜 7.7a18.11・・・金属薄膜 9・・・・・コンタクトホール ■0・・・・・・パッド部 出願人     株式会社 東芝 代理人 弁理士 須 山 佐 − (a) 第1図 (′A) (t’ジ 第 l 医 (b) 第2図 第3図 (21りコ メ  2ご  f 第4図 (ご〕 第5図 (C) 第6図 (a) 第7図

Claims (2)

    【特許請求の範囲】
  1. (1)所定面に能動領域か形設された半導体基板と、前
    記能動領域に接続するCu系配線とを有する半導体装置
    において、 前記Cu系配線と層間絶縁膜もしくは保護絶縁膜との間
    にCu合金より成る被覆層を有することを特徴とする半
    導体装置。
  2. (2)所定面に能動領域が形設された半導体基板と、前
    記能動領域に接続するCu系配線とを有する半導体装置
    において、 前記Cu系配線と層間絶縁膜もしくは保護絶縁膜との間
    に酸化物より成る被覆層を有することを特徴とする半導
    体装置。
JP32477290A 1990-11-27 1990-11-27 半導体装置 Pending JPH04192527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32477290A JPH04192527A (ja) 1990-11-27 1990-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32477290A JPH04192527A (ja) 1990-11-27 1990-11-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH04192527A true JPH04192527A (ja) 1992-07-10

Family

ID=18169503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32477290A Pending JPH04192527A (ja) 1990-11-27 1990-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH04192527A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6333248B1 (en) 1999-11-11 2001-12-25 Nec Corporation Method of fabricating a semiconductor device
JP2003347302A (ja) * 2002-04-26 2003-12-05 Agere Systems Inc 信頼性向上のためのケイ化銅パッシベーション
US6869873B2 (en) 1999-12-03 2005-03-22 Agere Systems Inc. Copper silicide passivation for improved reliability
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
WO2009128372A1 (ja) * 2008-04-15 2009-10-22 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
JP2012156545A (ja) * 2012-04-12 2012-08-16 Jx Nippon Mining & Metals Corp 半導体用銅合金配線及びスパッタリングターゲット並びに半導体用銅合金配線の形成方法
JP2013141018A (ja) * 2013-03-28 2013-07-18 Mitsubishi Materials Corp 密着性に優れた配線下地膜の製造方法
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
WO2018123955A1 (ja) * 2016-12-28 2018-07-05 三井金属鉱業株式会社 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368504B1 (ko) * 1994-04-01 2003-04-03 모토로라 인코포레이티드 반도체장치제조방법
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6333248B1 (en) 1999-11-11 2001-12-25 Nec Corporation Method of fabricating a semiconductor device
US6869873B2 (en) 1999-12-03 2005-03-22 Agere Systems Inc. Copper silicide passivation for improved reliability
KR101005434B1 (ko) * 2002-04-26 2011-01-05 에이저 시스템즈 인크 신뢰성 개선을 위한 규화 구리 패시베이션
JP2003347302A (ja) * 2002-04-26 2003-12-05 Agere Systems Inc 信頼性向上のためのケイ化銅パッシベーション
GB2390742A (en) * 2002-04-26 2004-01-14 Agere Systems Inc Copper interconnects with copper silicide layer
GB2390742B (en) * 2002-04-26 2006-07-19 Agere Systems Inc Copper silicide passivation for improved reliability
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
WO2009128372A1 (ja) * 2008-04-15 2009-10-22 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
JP5282085B2 (ja) * 2008-04-15 2013-09-04 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
US8299529B2 (en) 2008-04-25 2012-10-30 Ulvac, Inc. Method for producing thin film transistor and thin film transistor
JP5282086B2 (ja) * 2008-04-25 2013-09-04 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
US9209282B2 (en) 2012-01-23 2015-12-08 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
JP2012156545A (ja) * 2012-04-12 2012-08-16 Jx Nippon Mining & Metals Corp 半導体用銅合金配線及びスパッタリングターゲット並びに半導体用銅合金配線の形成方法
JP2013141018A (ja) * 2013-03-28 2013-07-18 Mitsubishi Materials Corp 密着性に優れた配線下地膜の製造方法
WO2018123955A1 (ja) * 2016-12-28 2018-07-05 三井金属鉱業株式会社 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法

Similar Documents

Publication Publication Date Title
KR100187601B1 (ko) 반도체장치 및 그 제조방법
KR100204082B1 (ko) 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽
US4725877A (en) Metallized semiconductor device including an interface layer
JP2915828B2 (ja) 半導体の配線構造およびその製造方法
JPH04192527A (ja) 半導体装置
JP3519632B2 (ja) 半導体装置の製造方法
JP3220760B2 (ja) 半導体装置
JPS58500680A (ja) 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JPH0215682A (ja) デバイスおよびその製造方法
JPS6190445A (ja) 半導体装置
EP0336505B1 (en) Device and method of manufacturing a device
JPH0262035A (ja) 半導体装置
JPH065599A (ja) 半導体装置及びその製造方法
JPH03142883A (ja) 半導体装置及びその製造方法
TWI747366B (zh) 電阻式隨機存取記憶體及其製造方法
US20240006359A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220216401A1 (en) Resistive random access memory and method of fabricating the same
JP3249196B2 (ja) 半導体装置の製造方法
JP2623610B2 (ja) ジョセフソン接合素子
JPH0435035A (ja) 半導体装置
JP2647280B2 (ja) 積層膜の作製方法
CN114005851A (zh) 电阻式随机存取存储器及其制造方法
JP3498094B2 (ja) 半導体チップ内の回路配線または電極の形成方法
JP2647279B2 (ja) 積層膜の作製方法
JPH0574961A (ja) 半導体装置の製造方法