WO2018123955A1 - 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 - Google Patents

配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 Download PDF

Info

Publication number
WO2018123955A1
WO2018123955A1 PCT/JP2017/046399 JP2017046399W WO2018123955A1 WO 2018123955 A1 WO2018123955 A1 WO 2018123955A1 JP 2017046399 W JP2017046399 W JP 2017046399W WO 2018123955 A1 WO2018123955 A1 WO 2018123955A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
layer
wiring
wiring structure
metal layer
Prior art date
Application number
PCT/JP2017/046399
Other languages
English (en)
French (fr)
Inventor
成紀 徳地
高橋　誠一郎
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Publication of WO2018123955A1 publication Critical patent/WO2018123955A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Definitions

  • the present invention relates to a wiring structure and a manufacturing method thereof.
  • the present invention also relates to a sputtering target material.
  • the invention further relates to a method for preventing oxidation.
  • Aluminum alloys are often used as wiring films for circuit boards used in touch panels of display devices such as liquid crystal displays, plasma displays, and organic EL. Recently, along with higher definition and higher speed of devices, wiring films have been miniaturized and thinned, and a wiring film having a lower electrical resistivity than an aluminum alloy is required. Therefore, copper having a low resistance and a high melting point has attracted attention. However, when a copper wiring film is used, oxidation proceeds in the heating process and the resistance value increases, so that a protective layer is required to prevent oxidation.
  • Patent Document 1 describes a process of manufacturing a thin film transistor.
  • a gate electrode film 2 made of pure copper is formed on a glass substrate 1
  • a silicon nitride film 3 is formed on the glass substrate 1 and the gate electrode film 2
  • an amorphous Si film 4 is further formed thereon.
  • a silicon oxide film 12 is formed on the amorphous Si film 4.
  • An oxygen-containing copper film 15 containing oxygen is formed on the silicon oxide film 12, and a pure copper film 8 is formed thereon.
  • a part of the silicon oxide film 12 on the amorphous Si film 4 covered with the oxygen-containing copper film 15 and the pure copper film 8 is exposed to form the drain electrode film 5 and the source electrode film 6.
  • a silicon nitride film 3 ' is further formed thereon to obtain a thin film transistor.
  • Examples of means for increasing the mobility of the thin film transistor include crystallizing Si of the amorphous Si film 4 by baking at about 450 ° C. in an air atmosphere after the formation of the silicon nitride film 3 ′. .
  • a thin film transistor is baked under such conditions, a film made of pure copper, which is a base, may be oxidized, and the conductivity of the film may be lowered. As a result, the performance of the thin film transistor may deteriorate instead.
  • an object of the present invention is to provide a technique for preventing oxidation of a wiring layer having a wiring layer containing copper.
  • the present inventor has found that the above-mentioned problem can be solved by forming a metal layer made of a specific alloy on a wiring layer containing copper.
  • the present invention has been made on the basis of the above knowledge, and includes a substrate, a wiring layer containing copper provided on the substrate, a metal layer made of a copper-zirconium alloy provided on the wiring layer, and the metal
  • the problem is solved by providing a wiring structure including a non-oxide insulating layer provided on a layer.
  • the present invention also includes a step of providing a wiring layer containing copper on a substrate; Providing a metal layer made of a copper-zirconium alloy on the wiring layer; Providing an insulating layer made of a non-oxide on the metal layer; And a step of heating a laminated structure having each of these layers.
  • the present invention relates to a heat treatment in a manufacturing process of a wiring structure comprising a substrate, a wiring layer containing copper provided on the substrate, and a non-oxide insulating layer provided on the wiring layer.
  • a method for preventing oxidation of a wiring layer Prior to the heat treatment, an oxidation preventing method is provided in which a metal layer made of a copper-zirconium alloy is formed between the wiring layer and the insulating layer.
  • FIG. 1 is a schematic view of a cross section along the thickness direction showing an embodiment of a wiring structure of the present invention.
  • 2A is a schematic diagram (corresponding to FIG. 1) of the wiring structure in which an opening is formed in the insulating layer, and
  • FIG. 2B is a transparent conductor in the wiring structure of FIG. It is a schematic diagram of the state which formed the layer further.
  • FIG. 3 is a schematic diagram of the upper surface of the TEG formation pattern for wiring resistance measurement.
  • FIG. 4 is a schematic diagram of the upper surface of the TEG formation pattern for contact resistance measurement.
  • FIG. 1 shows an embodiment of a wiring structure of the present invention.
  • the wiring structure 10 shown in the figure is used as various semiconductor devices such as thin film transistors.
  • the wiring structure 10 includes a substrate 11.
  • a substrate made of a nonconductive material such as a glass substrate can be used.
  • a glass substrate on which a transparent conductive film such as ITO is formed may be used.
  • the wiring layer 12 is generally made of pure copper.
  • the wiring layer containing copper is a wiring of an electric circuit made of pure copper or a copper alloy, and is generally composed of a thin film layer formed on the substrate 11 by various thin film forming methods.
  • the thickness of the wiring layer 12 can be arbitrarily set according to the specific application of the wiring structure 10, and can be set to, for example, 50 nm or more and 500 nm or less.
  • the wiring layer 12 is made of a copper alloy
  • examples of the copper alloy include a copper-based alloy containing one or more elements selected from manganese, magnesium, bismuth, indium and the like as an alloy component. It is done. These alloy components can be contained in the copper alloy at a ratio of 0.01 mol% or more and 25 mol% or less.
  • the copper alloy is different from the alloy constituting the metal layer 14 described later.
  • an adhesion layer 13 is formed between the wiring layer 12 and the substrate 11 to improve the adhesion between them.
  • the material of the adhesion layer 13 an appropriate material is used according to the material of the substrate 11.
  • the substrate 11 is, for example, glass, it is preferable to use titanium or the like as the adhesion layer 13, and the thickness is preferably 10 nm or more and 100 nm or less.
  • the wiring layer 12 has a first surface 12 a that is a surface facing the substrate 11.
  • the wiring layer 12 has a second surface 12b which is a surface located on the opposite side to the first surface 12a.
  • the first surface 12a is in contact with the adhesion layer 13 described above.
  • a metal layer 14 is provided on the second surface 12b.
  • the wiring layer 12 and the metal layer 14 are in direct contact with each other, and no other layer is interposed between the layers 12 and 14.
  • the metal layer 14 is formed so as to cover the entire area of the second surface 12 b of the wiring layer 12. Therefore, there is no region exposed on the second surface 12b of the wiring layer 12. Details of the metal layer 14 will be described later.
  • the wiring structure 10 has the laminated wiring structure 15 including the adhesion layer 13, the wiring layer 12, and the metal layer 14 laminated on the substrate 11 in this order.
  • the entire laminated wiring structure 15 composed of these three layers is covered with an insulating layer 16. Therefore, there is no region exposed in the multilayer wiring structure 15.
  • the insulating layer 16 is made of a non-conductive material.
  • non-conductive materials include various non-oxide non-conductive materials.
  • a nitride non-conductive material as the insulating layer 16 from the viewpoint that the oxidation of copper contained in the wiring layer 12 is suppressed by a synergistic effect with the metal layer 14 having a specific alloy composition.
  • the nitride non-conductive material include nitrogen-containing ceramic materials such as silicon nitride and aluminum nitride.
  • the insulating layer 16 is silicon nitride, the effect of suppressing the oxidation of copper contained in the wiring layer 12 is further enhanced.
  • the insulating layer 16 is formed after the adhesion layer 13, the wiring layer 12, and the metal layer 14 are formed by using various thin film forming methods to form the laminated wiring structure 15. Can be obtained. Thereafter, annealing treatment (heat treatment) at a high temperature may be performed. This annealing treatment is performed by, for example, improving the adhesion between the substrate 11 and the wiring layer 12 in the wiring structure 10, improving the performance of the electronic device including the wiring structure 10, specifically, the crystal of the amorphous silicon film of the thin film transistor including the wiring structure 10. It is performed for the purpose of conversion.
  • the annealing process is generally performed in an oxygen-containing atmosphere, for example, an atmosphere containing 0.5% by volume to 30% by volume of oxygen gas.
  • the annealing temperature is generally 350 ° C. or higher, and particularly 400 ° C. or higher.
  • the effect of the wiring structure 10 of the present invention becomes more remarkable especially under severe annealing conditions at high temperatures.
  • copper constituting the wiring layer 12 is oxidized by the action of oxygen gas, which may cause problems such as a decrease in conductivity.
  • the decrease in conductivity of the wiring layer 12 contributes to a decrease in performance of the electronic device including the wiring structure 10. Therefore, in the present invention, for the purpose of preventing oxidation of the wiring layer 12, the metal layer 14 described above is provided so as to cover the entire area of the second surface 12b of the wiring layer 12.
  • a copper zirconium (Cu—Zr) alloy is used as the metal layer 14 described above.
  • the metal layer 14 having this alloy composition directly on the wiring layer 12 the oxidation of copper contained in the wiring layer 12 is effectively suppressed.
  • the reason for this is not clear, but the inventor presumes that the reason is as follows.
  • zirconium is oxidized prior to copper in the metal layer 14, and the progress of copper oxidation is stopped.
  • the zirconium in the metal state remains in the metal layer 14, a part of the copper is not oxidized but remains in the form of metal copper.
  • the wiring structure 10 is not easily affected by oxidation caused by annealing even after annealing in an oxygen-containing atmosphere.
  • the insulating layer 16 made of a nitrogen-containing material is formed immediately above the metal layer 14, copper is generated by the synergistic effect of nitrogen contained in the insulating layer 16 and zirconium contained in the metal layer 14. As a result of the study by the present inventor, it has been found that the oxidation of is suppressed more effectively.
  • the copper-zirconium alloy constituting the metal layer 14 contains 0.5 mol% or more and 45 mol% or less of zirconium with respect to the total number of moles of copper and zirconium. It is preferably contained, more preferably from 5 mol% to 40 mol%, still more preferably from 5 mol% to 25 mol%, still more preferably from 5 mol% to 20 mol%. preferable.
  • the copper-zirconium alloy constituting the metal layer 14 is substantially made of copper and zirconium, and the balance is inevitable impurities.
  • a third element other than copper and zirconium may be included to the extent that the effects of the present invention are exhibited.
  • the proportion of inevitable impurities is preferably 2 mol% or less, preferably 1 mol% or less, based on the total number of moles of copper and zirconium. More preferably. The smaller the proportion of inevitable impurities, the better.
  • the metal layer 14 made of a copper zirconium alloy can be formed by various thin film forming methods, for example.
  • a conventionally known method such as sputtering or vacuum deposition can be employed.
  • a sputtering target material made of a copper-zirconium alloy as a copper-zirconium alloy source.
  • the alloy composition of the copper-zirconium alloy in the target material is substantially the same as the alloy composition of the copper-zirconium alloy constituting the metal layer 14. That is, the sputtering target material is made of a copper-zirconium alloy and is used for forming the metal layer 14 for preventing the wiring layer 12 from being oxidized.
  • the sputtering target material is used not only for sputtering but also for various physical vapor deposition (PVD) target materials such as vacuum deposition such as arc ion plating.
  • PVD physical vapor deposition
  • the target material can be manufactured by various methods known in the art. For example, copper and zirconium melted in a vacuum are cast and alloyed. Next, a target material is manufactured using the obtained ingot. There is no restriction
  • a method of producing a copper zirconium alloy powder produced by an atomizing method or the like by hot pressing (so-called powder metallurgy) by a known method can be mentioned.
  • the obtained plate material may be attached to a backing plate, which is a sputtering jig, using a bonding material such as indium.
  • the target material includes a state before a target material finishing step such as surface grinding or bonding.
  • the thickness of the metal layer 14 formed by the above-described method can be arbitrarily set according to the specific application of the wiring structure 10, and is set to, for example, 10 nm or more and 100 nm or less, preferably 20 nm or more and 60 nm or less. be able to.
  • 10 nm or more By setting the thickness of the metal layer 14 to 10 nm or more, it is possible to effectively prevent oxidation of copper contained in the wiring layer 12 to be protected.
  • the productivity of the metal layer 14 can be prevented from being impaired by setting the thickness of the metal layer 14 to 100 nm or less.
  • the metal layer 14 is provided only on the second surface 12b of the wiring layer 12, it may be provided so as to cover the entire wiring layer 12 and the adhesion layer 13 as necessary.
  • the insulating layer 16 is provided so as to cover the entire laminated wiring structure 15, but may be provided only on the surface of the metal layer 14 as necessary. As described above, the metal layer 14 and the insulating layer 16 only need to cover portions necessary for the purpose of preventing the wiring layer 12 from being oxidized and insulating the wiring layer 12 from other members.
  • the wiring structure 10 includes the step of providing the wiring layer 12 containing copper on the substrate 11, the step of providing the metal layer 14 made of a copper zirconium alloy on the wiring layer 12, and the non-oxide on the metal layer 14. It is suitably manufactured by a method including a step of providing an insulating layer 16 made of the above and a step of heating a laminated structure having these layers 12, 14, and 16. According to this manufacturing method, it is possible to prevent the wiring layer 12 from being oxidized during the heat treatment in the manufacturing process of the wiring structure 10. This prevention of oxidation is achieved by forming a metal layer 14 made of a copper zirconium alloy and preventing oxidation of the wiring layer 12 between the wiring layer 12 and the insulating layer 16 prior to the heat treatment.
  • the wiring structure 10 manufactured by the above method may be used as it is, or may be post-processed and used as various electronic devices.
  • Examples of the electronic device include various semiconductor devices such as a thin film transistor.
  • an opening 16A as a contact hole is formed in the insulating layer 16, and the upper surface 14a of the metal layer 14 is exposed to the outside.
  • a CF 4 / O 2 -based etching gas may be used to form the opening 16A.
  • amorphous indium-doped tin oxide (hereinafter also referred to as “ITO”) is formed so as to cover the upper surface (outer surface) of the insulating layer 16 and the entire upper surface 14a of the metal layer 14 exposed from the opening 16A. Etc.) are laminated to form a laminate.
  • the transparent conductor layer 17 shown in FIG. 2B is a metal in which a transparent conductor such as crystallized ITO is exposed on the insulating layer 16 and in the opening 16A.
  • a coating is formed on layer 14.
  • the transparent conductor is provided both on the insulating layer 16 and on the insulating layer 16 and on the metal layer 14 exposed in the opening 16A.
  • the wiring structure 10 can be formed.
  • the wiring structure 10 thus formed can be used as various semiconductor devices such as thin film transistors.
  • a copper zirconium alloy as the metal layer 14
  • the contact resistance between the metal layer 14 and the transparent conductor layer 17 is low.
  • Comparative Example 3 described later when a copper nickel alloy is used as the metal layer, the contact resistance with the transparent conductor layer 17 cannot be sufficiently reduced.
  • the formation of contact holes, the lamination of the transparent conductor material, and the annealing treatment can be performed by a known method in this technical field.
  • Example 1 Ingots of various starting materials were precisely weighed so as to have the composition shown in Table 1 below, and these ingots were put into a magnesia crucible. These ingots were melted by vacuum heating in a high-frequency induction vacuum melting furnace. Thus, the molten metal was cast into a carbon mold to obtain an ingot. The obtained ingot was cut out using a wire cut saw and then hot-rolled at 750 ° C. to reduce the thickness to 8 mm. Then, it processed into thickness 5mm by the lathe process. One side of the target material thus obtained was brazed to a backing plate to produce a copper zirconium alloy sputtering target.
  • a wiring structure was prepared using a titanium sputtering target, a pure copper sputtering target, and the copper-zirconium alloy sputtering target obtained above.
  • sputtering was performed using a titanium sputtering target under the following conditions to form a titanium adhesion layer (underlayer) having a thickness of 25 nm on a glass substrate.
  • sputtering was performed under the same conditions using a pure copper sputtering target, and a wiring layer having a thickness of 400 nm was formed on the adhesion layer.
  • Sputtering conditions ⁇ Sputtering conditions >> Sputtering method: DC magnetron sputtering / evacuation device: rotary pump + cryopump, ultimate vacuum: 1 ⁇ 10 ⁇ 4 Pa or less, Ar pressure: 0.4 Pa, substrate temperature: room temperature, sputtering power: 1000 W ( Power density 3.1 W / cm 2 ) • Substrate: EAGLE XG (Corning / glass for liquid crystal display, registered trademark), 50 mm (length) ⁇ 50 mm (width) ⁇ 0.7 mm (thickness)
  • patterning was performed using photolithography so as to form a pattern with a predetermined shape shown in FIG. 3, and then an insulating layer made of silicon nitride was formed so as to cover the entire structure.
  • a plasma CVD apparatus (PD-2202L: manufactured by SAMCO) was used to form the insulating layer.
  • the substrate temperature was maintained at 350 ° C.
  • a mixed gas of SiH 4 / NH 3 / H 2 a mixed gas of SiH 4 / NH 3 / H 2 .
  • An annealing process (heat treatment) was performed on the obtained laminated structure, and a wiring structure having the structure shown in FIG. 1 was obtained.
  • the annealing process was performed in a nitrogen gas atmosphere containing 20.9% by volume of oxygen gas.
  • the heat treatment temperature was set to 450 ° C., and the heat treatment time was 30 minutes.
  • Examples 2 to 5 A copper-zirconium alloy sputtering target was produced in the same manner as in Example 1 except that the amount charged was changed so that the ratio of copper and zirconium was the value shown in Table 1. Using the obtained sputtering target, a wiring structure having the structure shown in FIG. 1 and a pattern having a predetermined shape shown in FIG. 3 was obtained in the same manner as in Example 1.
  • Example 6 and 7 An appropriate amount of a copper zirconium alloy chip (chip composition: Cu-50 mol% Zr) prepared by arc melting was placed on the copper zirconium alloy sputtering target prepared in Example 5, and the ratio of copper to zirconium is shown in Table 1. Except that sputtering was performed to obtain a value, a wiring structure having the structure shown in FIG. 1 and a pattern having a predetermined shape shown in FIG. 3 was obtained in the same manner as in Example 1.
  • Example 1 In Example 1, a metal layer made of a copper-zirconium alloy was not formed. Except for this, a wiring structure was obtained in the same manner as in Example 1. [Comparative Example 2] In Example 3, instead of forming an insulating layer made of silicon nitride, an insulating layer made of silicon oxide was formed. A SiH 4 / N 2 O mixed gas was used as the source gas. Except for this, a wiring structure was obtained in the same manner as in Example 3. [Comparative Example 3] Instead of using a copper zirconium alloy sputtering target for forming the metal layer, a copper nickel alloy sputtering target was used. The proportion of nickel in this target was 25 mol% with respect to the total number of moles of copper and nickel. Except for this, a wiring structure was obtained in the same manner as in Example 1.
  • the volume resistivity of the obtained wiring structure was measured before and after annealing.
  • a 4-terminal resistance measuring device (B-1500A: manufactured by Agilent Technologies) was used. The measurement procedure is shown below.
  • the wiring resistance of the conductive portion including the metal layer and the wiring layer is measured in advance in the state of the laminated wiring structure before forming the insulating layer.
  • the wiring resistance value is obtained by sweeping the current value between the current application pads Pi and Pi shown in FIG. 3 and measuring the voltage value between the voltage measurement pads Pv and Pv.
  • the volume resistivity of the conductive portion is calculated from the obtained wiring resistance value, the line width, length, and film thickness of the conductive portion.
  • the value is defined as the volume resistivity before annealing.
  • a part of the insulating layer is removed using photolithography and dry etching to expose the current application pad Pi and the voltage measurement pad Pv.
  • the volume resistivity is calculated in the same manner as the measurement of the volume resistivity before the annealing treatment.
  • the value is defined as the volume resistivity after annealing.
  • the volume resistivity change rate before and after the annealing treatment is calculated.
  • the rate of change in volume resistivity is calculated from ⁇ (volume resistivity after annealing-volume resistivity before annealing) / volume resistivity before annealing ⁇ ⁇ 100.
  • the measurement results of Examples 1 to 7 and Comparative Examples 1 to 3 are shown in Table 1 below.
  • the contact resistance between the metal layer and the transparent conductor layer was measured as follows. The measurement was performed on the wiring structures having the copper zirconium alloy compositions of Examples 2 to 5 and Comparative Examples 1 and 3. Specifically, first, a wiring structure having the cross-sectional structure shown in FIG. 1 and having the pattern shown in FIG. 4 was manufactured. An opening 16A was formed in this wiring structure under a CF 4 / O 2 -based etching gas, and then amorphous ITO was laminated to form a laminate. Next, after patterning the laminate using photolithography, annealing was performed at 250 ° C.
  • the wiring structure on which the transparent conductor layer was formed had a cross-sectional structure shown in FIG. 2B and had a TEG pattern shown in FIG.
  • the current value is swept between the current application pads Pi of the TEG pattern, the voltage between the voltage measurement pads Pv is measured, and the contact resistance value Pv / Pi ( ⁇ / 10 ⁇ m) Asked.
  • the above-described 4-terminal resistance measuring device was used for the measurement.
  • the electric current higher than measurement current was sent and ohmic property was confirmed.
  • Table 1 In the table, “-” means that no measurement is performed.
  • the contact resistance values in Examples 2 to 5 are lower than those in Comparative Example 1 having no insulating layer and Comparative Example 3 in which the metal layer is a copper-nickel alloy.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

配線構造（１０）は、基板（１１）と、基板（１１）上に設けられた銅を含む配線層（１２）と、配線層（１２）上に設けられた銅ジルコニウム合金からなる金属層（１４）と、金属層（１４）上に設けられた非酸化物からなる絶縁層（１６）とを備える。絶縁層（１６）が窒化物からなることが好適である。窒化物が窒化珪素からなることも好適である。銅ジルコニウム合金が、銅及びジルコニウムのモル数の合計に対してジルコニウムを０．５モル％以上４５モル％以下含むものであることも好適である。

Description

配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
　本発明は配線構造及びその製造方法に関する。また本発明はスパッタリングターゲット材に関する。更に本発明は酸化防止方法に関する。
　液晶ディスプレイ、プラズマディスプレイや有機ＥＬといった表示デバイスのタッチパネル等に用いられる回路基板の配線膜として、アルミニウム合金が多く用いられている。最近では、デバイスの高精細化及び高速度化に伴い、配線膜の微細化及び薄膜化が図られており、アルミニウム合金よりも電気抵抗率の低い配線膜が求められている。そこで、低抵抗であり、高融点である銅が注目されている。しかし、銅の配線膜を用いた場合、加熱工程において酸化が進行し、抵抗値が増大するため、酸化を防ぐために保護層が必要となる。
　特許文献１には、薄膜トランジスタを製造する工程が記載されている。この工程では、ガラス基板１の上に純銅からなるゲート電極膜２を形成し、ガラス基板１及びゲート電極膜２の上に窒化珪素膜３を形成し、更にその上にアモルファスＳｉ膜４を形成し、このアモルファスＳｉ膜４上に酸化シリコン膜１２を形成している。酸化シリコン膜１２上に、酸素を含む酸素含有銅膜１５を形成し、その上に純銅膜８を形成する。そして、酸素含有銅膜１５及び純銅膜８に覆われていたアモルファスＳｉ膜４上の酸化シリコン膜１２の一部を露出させ、ドレイン電極膜５及びソース電極膜６を形成する。その上に更に窒化珪素膜３’を成膜することにより薄膜トランジスタが得られる。
特開２００９－０３８２８４号公報
　近年、薄膜トランジスタに要求される移動度が高くなっている。薄膜トランジスタを高移動度化するための手段として、窒化珪素膜３’の形成後に大気雰囲気等下にて４５０℃前後で焼成することにより、アモルファスＳｉ膜４のＳｉを結晶化させることなどが挙げられる。しかしながら、このような条件で薄膜トランジスタを焼成すると、下地である純銅からなる膜が酸化を受け、該膜の導電性が低下することがある。このことに起因して、薄膜トランジスタの性能が却って低下する場合がある。
　したがって本発明の課題は、銅を含む配線層を備えた配線構造において、該配線層の酸化を防止する技術を提供することにある。
　本発明者は鋭意検討した結果、銅を含む配線層の上に、特定の合金からなる金属層を形成することで、前記課題が解決されることを知見した。
　本発明は前記の知見に基づきなされたものであり、基板と、該基板上に設けられた銅を含む配線層と、該配線層上に設けられた銅ジルコニウム合金からなる金属層と、該金属層上に設けられた非酸化物からなる絶縁層とを備えた配線構造を提供することによって前記課題を解決したものである。
　また本発明は、基板上に銅を含む配線層を設ける工程と、
　前記配線層上に銅ジルコニウム合金からなる金属層を設ける工程と、
　前記金属層上に非酸化物からなる絶縁層を設ける工程と、
　これら各層を有する積層構造を加熱する工程と、を備えた配線構造の製造方法を提供するものである。
　更に本発明は、基板と、該基板上に設けられた銅を含む配線層と、該配線層上に設けられた非酸化物からなる絶縁層とを備えた配線構造の製造過程における熱処理時に該配線層の酸化を防止する方法であって、
　前記熱処理に先立ち、前記配線層と前記絶縁層との間に、銅ジルコニウム合金からなる金属層を形成する、酸化防止方法を提供するものである。
図１は、本発明の配線構造の一実施形態を示す厚み方向に沿う断面の模式図である。 図２（ａ）は、絶縁層に開口部を形成した状態の配線構造の模式図（図１相当図）であり、図２（ｂ）は、図２（ａ）の配線構造に透明導電体層を更に形成した状態の模式図である。 図３は、配線抵抗測定用ＴＥＧ形成パターンの上面の模式図である。 図４は、コンタクト抵抗測定用ＴＥＧ形成パターンの上面の模式図である。
　以下本発明を、その好ましい実施形態に基づき図面を参照しながら説明する。図１には、本発明の配線構造の一実施形態が示されている。同図に示す配線構造１０は、例えば薄膜トランジスタなどの各種の半導体デバイスとして用いられるものである。配線構造１０は基板１１を備えている。基板１１としては、例えばガラス基板等の非導電性材料からなる基板を用いることができる。あるいはＩＴＯなどの透明導電膜が表面に形成されたガラス基板を用いてもよい。
　基板１１上には、銅を含む配線層１２が設けられている。配線層１２は一般に純銅からなる。銅を含む配線層とは、純銅又は銅合金からなる電気回路の配線のことであり、一般には各種の薄膜形成方法によって基板１１上に形成された薄膜層から構成されている。配線層１２の厚みは、配線構造１０の具体的な用途に応じて任意に設定可能であり、例えば５０ｎｍ以上５００ｎｍ以下に設定することができる。
　配線層１２が銅合金から構成されている場合、該銅合金としては、例えば合金成分としてマンガン、マグネシウム、ビスマス及びインジウム等から選択される１種又は２種以上の元素を含む銅基合金が挙げられる。これらの合金成分は、銅合金中に０．０１モル％以上２５モル％以下の割合で含有させることができる。配線層１２が銅合金からなる場合、該銅合金は、後述する金属層１４を構成する合金とは異種のものが用いられる。
　また、配線層１２と基板１１との間には、これら両者の密着性を向上させるための密着層１３が形成されている。密着層１３の材質は、基板１１の材質に応じて適切なものが用いられる。基板１１が例えばガラスである場合には、密着層１３としてチタンなどを用いることが好ましく、その厚みは好ましくは１０ｎｍ以上１００ｎｍ以下である。
　配線層１２は、基板１１と対向する面である第１面１２ａを有している。また配線層１２は、第１面１２ａと反対側に位置する面である第２面１２ｂを有している。第１面１２ａは、上述した密着層１３と接している。第２面１２ｂ上には金属層１４が設けられている。配線層１２と金属層１４とは直接に接しており、両層１２，１４間には他の層は介在していない。金属層１４は、配線層１２の第２面１２ｂの全域を覆うように形成されている。したがって配線層１２の第２面１２ｂに露出した領域は存在していない。金属層１４の詳細については後述する。
　このように、配線構造１０は、基板１１上に積層された密着層１３、配線層１２及び金属層１４をこの順で備えた積層配線構造１５を有している。そして、これら３層からなる積層配線構造１５は、その全体が絶縁層１６によって被覆されている。したがって、積層配線構造１５に露出した領域は存在していない。
　絶縁層１６は非導電性の材料から構成されている。そのような材料としては、例えば各種の非酸化物の非導電性材料が挙げられる。特に、絶縁層１６として窒化物非導電性材料を用いると、特定の合金組成を有する金属層１４との相乗効果によって、配線層１２に含まれる銅の酸化が抑制される点から好ましい。窒化物非導電性材料としては、例えば窒化珪素及び窒化アルミニウムなどの含窒素セラミックス材料が挙げられる。特に絶縁層１６が窒化珪素である場合に、配線層１２に含まれる銅の酸化の抑制効果が一層高くなる。
　以上の構造を有する配線構造１０は、例えば各種の薄膜形成法などを用いて密着層１３、配線層１２及び金属層１４を成膜して積層配線構造１５を形成した後に絶縁層１６を形成することで得られる。その後、高温でのアニール処理（熱処理）が行われることがある。このアニール処理は、例えば、配線構造１０における基板１１と配線層１２の密着性向上や、配線構造１０を備える電子デバイスの性能向上、具体的には配線構造１０を備える薄膜トランジスタのアモルファスシリコン膜の結晶化等を目的として行われる。アニール処理は一般に酸素含有雰囲気、例えば酸素ガスを０．５体積％以上３０体積％以下含む雰囲気で行われる。アニール処理の温度は一般に３５０℃以上であり、特に４００℃以上である。本発明の配線構造１０は、特に、高温の過酷なアニール条件下において、効果が一層顕著なものとなる。このような酸素含有雰囲気下で上述の高温でのアニール処理を行うと、配線層１２を構成する銅が酸素ガスの作用によって酸化されてしまい、導電性の低下などの不具合が生じることがある。配線層１２の導電性の低下は、配線構造１０を含む電子デバイスの性能低下の一因となる。そこで本発明においては、配線層１２の酸化防止の目的で、該配線層１２における第２面１２ｂの全域を被覆するように、上述した金属層１４を設けている。
　配線構造１０において、上述した金属層１４としては、銅ジルコニウム（Ｃｕ－Ｚｒ）合金が用いられる。この合金組成を有する金属層１４を配線層１２の直上に設けることで、配線層１２に含まれる銅の酸化が効果的に抑制されることが、本発明者の検討の結果判明した。この理由は明確ではないが、本発明者は次のとおりの理由であると推測している。配線構造１０を、上述のとおり酸素含有雰囲気でアニールした場合、金属層１４において銅に先立ってジルコニウムが酸化され、銅の酸化の進行をとどめる。このことに起因して、金属層１４中に金属状態のジルコニウムが残存している間は、銅の一部は酸化されずに金属銅のままの状態で存在するため、配線層１２中の銅の酸化が抑制され、配線層１２の電気抵抗の上昇が抑制される。このことに起因して、配線構造１０は、酸素含有雰囲気でアニールした後であっても、アニールに起因する酸化の影響を受けづらいものとなる。特に、金属層１４の直上に含窒素材料からなる絶縁層１６が形成されている場合、該絶縁層１６に含まれている窒素と、金属層１４に含まれているジルコニウムとの相乗効果によって銅の酸化が一層効果的に抑制されることが本発明者の検討の結果判明した。
　上述した酸化抑制の効果を一層顕著なものとする観点から、金属層１４を構成する銅ジルコニウム合金は、銅及びジルコニウムのモル数の合計に対してジルコニウムを０．５モル％以上４５モル％以下含むものであることが好ましく、５モル％以上４０モル％以下含むものであることが更に好ましく、５モル％以上２５モル％以下含むものであることが一層好ましく、５モル％以上２０モル％以下含むものであることが更に一層好ましい。
　金属層１４を構成する銅ジルコニウム合金は、銅及びジルコニウムから実質的になり、残部が不可避不純物であることが好ましい。しかし、本発明の効果を奏する程度において、銅及びジルコニウム以外の第三元素を含んでいてもよい。
　銅ジルコニウム合金が第三元素を含むか否かにかかわらず、不可避不純物の割合は、銅及びジルコニウムのモル数の合計に対して、２モル％以下であることが好ましく、１モル％以下であることが更に好ましい。不可避不純物の割合は、少なければ少ないほど好ましい。
　銅ジルコニウム合金からなる金属層１４は例えば各種の薄膜形成方法によって形成することができる。薄膜形成方法としては、スパッタリングや真空蒸着など、従来公知の方法を採用することができる。薄膜形成方法として例えばスパッタリングを行うに際しては、銅ジルコニウム合金源として、銅ジルコニウム合金からなるスパッタリングターゲット材を用いることが好ましい。このターゲット材における銅ジルコニウム合金の合金組成は、金属層１４を構成する銅ジルコニウム合金の合金組成と実質的に同じである。つまり、このスパッタリングターゲット材は銅ジルコニウム合金からなるものであり、該配線層１２の酸化を防止するための金属層１４の形成に用いられるものである。
　なお、前記のスパッタリングターゲット材は、スパッタリングに用いられることは勿論のこと、アークイオンプレーティング等の真空蒸着など、各種の物理気相成長法（ＰＶＤ）のターゲット材としても好適に用いられる。
　前記のターゲット材は当該技術分野において公知の種々の方法で製造することができる。例えば真空中で溶融させた銅及びジルコニウムを鋳造して合金化させる。次に、得られた鋳塊を用いてターゲット材を製造する。ターゲット材に加工する加工方法に特に制限はなく、例えば熱間鍛造でもよく、冷間鍛造でもよく、あるいは熱間圧延でもよい。また、ワイヤーカットソーで切り出し加工を行い、板材に形成してもよい。前記のターゲット材の他の製造方法としては、例えばアトマイズ法等で製造した銅ジルコニウム合金の粉末を公知の方法でホットプレス（いわゆる粉末冶金）して製造する方法が挙げられる。前記のターゲット材をスパッタリングターゲットとして用いる場合には、得られた板材を、スパッタリングの冶具であるバッキングプレートにインジウムなどのボンディング材を用いて貼り付ければよい。なお本発明において、ターゲット材とは、平面研削やボンディング等のターゲット材仕上げ工程前の状態も包含する。銅ジルコニウム合金中のジルコニウムの含有割合が高い金属層１４を形成する場合には、前記のターゲット材上にジルコニウム含有割合が高い銅ジルコニウム合金チップを更に載せた状態でスパッタリングする方法を採用することもできる。
　上述の方法で形成された金属層１４の厚みは、配線構造１０の具体的な用途に応じて任意に設定可能であり、例えば１０ｎｍ以上１００ｎｍ以下に設定し、好ましくは２０ｎｍ以上６０ｎｍ以下に設定することができる。金属層１４の厚みを１０ｎｍ以上に設定することで、保護の対象である配線層１２に含まれる銅の酸化を効果的に防止することができる。また、金属層１４の厚みを１００ｎｍ以下に設定することで、金属層１４の生産性が損なわれないようにすることができる。
　また、金属層１４は、配線層１２の第２面１２ｂにのみ設けられたが、必要に応じて配線層１２及び密着層１３の全体を被覆するように設けてもよい。一方、絶縁層１６は、積層配線構造１５の全体を被覆するように設けられたが、必要に応じて金属層１４の表面にのみ設けてもよい。このように、金属層１４及び絶縁層１６は、配線層１２の酸化防止や他の部材との絶縁という目的を果たすために必要な部分を覆っていればよい。
　以上のとおり、配線構造１０は、基板１１上に銅を含む配線層１２を設ける工程と、配線層１２上に銅ジルコニウム合金からなる金属層１４を設ける工程と、金属層１４上に非酸化物からなる絶縁層１６を設ける工程と、これら各層１２，１４，１６を有する積層構造を加熱する工程とを備えた方法によって好適に製造される。そして、この製造方法によれば、配線構造１０の製造過程における熱処理時に配線層１２の酸化を防止することができる。この酸化の防止は、前記の熱処理に先立ち、配線層１２と絶縁層１６との間に、銅ジルコニウム合金からなるとともに配線層１２の酸化を防止するための金属層１４を形成することで達成される。
　以上の方法で製造された配線構造１０は、このまま用いてもよく、あるいは後加工して各種の電子デバイスとして用いてもよい。電子デバイスとしては、例えば薄膜トランジスタなどの各種の半導体デバイスが挙げられる。
　配線構造１０における後加工として、例えば以下の工程を更に行うことができる。まず、図２（ａ）に示すように、絶縁層１６にコンタクトホールとしての開口部１６Ａを形成して、金属層１４の上面１４ａを外部に露出させる。開口部１６Ａの形成には、例えばＣＦ４／Ｏ２系のエッチングガスを用いればよい。
　続いて、絶縁層１６の上面（外面）及び開口部１６Ａから露出した金属層１４の上面１４ａの全体を覆うように、非晶質（アモルファス）のインジウムドープ酸化スズ（以下、「ＩＴＯ」ともいう。）等の透明導電体用材料を積層させ、積層体を形成させる。この積層体にアニール処理（熱処理）を施すことによって、図２（ｂ）に示す透明導電体層１７として、結晶化したＩＴＯ等の透明導電体が絶縁層１６上及び開口部１６Ａにおいて露出した金属層１４上に被覆形成される。
　すなわち、前記絶縁層１６に前記金属層１４が露出するように開口部１６Ａを設ける工程と、前記絶縁層１６上、及び前記開口部１６Ａにおいて露出した前記金属層１４上の双方に、透明導電体層１７を設ける工程を更に行うことにより、配線構造１０を形成することができる。このようにして形成された配線構造１０は、薄膜トランジスタなどの各種の半導体デバイスとして用いることができる。このような配線構造１０は、金属層１４として銅ジルコニウム合金を用いることで、該金属層１４と透明導電体層１７とのコンタクト抵抗が低いものとなる。このこととは対照的に、後述する比較例３に示すとおり、金属層として銅ニッケル合金を用いた場合には、透明導電体層１７とのコンタクト抵抗を十分に低下させることができない。なお、後加工において、コンタクトホールの形成、透明導電体用材料の積層及びアニール処理は、本技術分野における公知の方法で行うことができる。
　以下、実施例により本発明を更に詳細に説明する。しかしながら本発明の範囲は、かかる実施例に制限されない。
　　〔実施例１〕
　以下の表１に示す組成となるように、各種出発原料のインゴットを精秤して、これらインゴットをマグネシア製の坩堝に投入した。高周波誘導真空溶解炉中でこれらのインゴットを真空加熱して溶融させた。それによって溶湯をカーボン製の鋳型に鋳造し、鋳塊を得た。得られた鋳塊を、ワイヤーカットソーを用いて切り出した後、７５０℃で熱間圧延して厚みを８ｍｍまでに薄くした。その後、旋盤加工によって厚み５ｍｍに加工した。このようにして得られたターゲット材の一面を、バッキングプレートにロウ付けし、銅ジルコニウム合金スパッタリングターゲットを作製した。
　チタンのスパッタリングターゲット、純銅のスパッタリングターゲット、及び前記で得られた銅ジルコニウム合金スパッタリングターゲットを用いて配線構造を作製した。まず、チタンのスパッタリングターゲットを用い、下記条件でスパッタリングを実施して、ガラス基板上に厚み２５ｎｍのチタンの密着層（下地層）を形成した。次に、純銅のスパッタリングターゲットを用い同条件でスパッタリングを実施し、密着層上に厚み４００ｎｍの配線層を形成した。そして、前記で得られた銅ジルコニウム合金スパッタリングターゲットを用い同条件でスパッタリングを実施し、配線層上に厚み５０ｎｍの配線層の酸化防止用の金属層を形成した。これにより積層配線構造を作製した。≪スパッタリング条件≫・スパッタ方式：ＤＣマグネトロンスパッタ・排気装置 ：ロータリーポンプ＋クライオポンプ・到達真空度 ：１×１０－４Ｐａ以下・Ａｒ圧力 ：０．４Ｐａ・基板温度 ：室温・スパッタ電力：１０００Ｗ（電力密度３．１Ｗ／ｃｍ２）・使用基板 ：ＥＡＧＬＥ　ＸＧ（コーニング社／液晶ディスプレイ用ガラス、登録商標）、５０ｍｍ（縦）×５０ｍｍ（横）×０．７ｍｍ（厚み）
　この積層配線構造を対象として、図３に示す所定形状のパターンとなるように、フォトリソグラフィーを用いてパターニングを行った後、その全体を被覆するように窒化珪素からなる絶縁層を形成した。絶縁層の形成にはプラズマＣＶＤ装置（ＰＤ－２２０２Ｌ：ＳＡＭＣＯ社製）を用いた。基板温度は３５０℃に保持した。また、原料ガスとして、ＳｉＨ４／ＮＨ３／Ｈ２の混合ガスを用いた。
　得られた積層構造を対象としてアニール処理（熱処理）を行い、図１に示す構造の配線構造を得た。アニール処理は、酸素ガスを２０．９体積％含む窒素ガス雰囲気下で行った。熱処理の温度は４５０℃に設定し、熱処理時間は３０分とした。
　　〔実施例２ないし５〕
　銅とジルコニウムとの割合が表１に示す値となるように仕込み量を変更した以外は実施例１と同様にして、銅ジルコニウム合金スパッタリングターゲットを作製した。得られたスパッタリングターゲットを用い、実施例１と同様にして、図１に示す構造の配線構造を備え、且つ図３に示す所定形状のパターンのものを得た。
　　〔実施例６及び７〕
　実施例５で作製した銅ジルコニウム合金スパッタリングターゲット上に、アーク溶解によって作製した銅ジルコニウム合金チップ（チップ組成：Ｃｕ－５０モル％Ｚｒ）を適量載せて、銅とジルコニウムとの割合が表１に示す値となるようにスパッタリングを行った他は、実施例１と同様にして、図１に示す構造の配線構造を備え、且つ図３に示す所定形状のパターンのものを得た。
　　〔比較例１〕
　実施例１において、銅ジルコニウム合金からなる金属層を形成しなかった。これ以外は実施例１と同様にして配線構造を得た。
　　〔比較例２〕
　実施例３において、窒化珪素からなる絶縁層を形成することに代えて、酸化珪素からなる絶縁層を形成した。原料ガスとして、ＳｉＨ４／Ｎ２Ｏの混合ガスを用いた。これ以外は実施例３と同様にして配線構造を得た。
　　〔比較例３〕
　金属層の形成に、銅ジルコニウム合金スパッタリングターゲットを用いることに代えて、銅ニッケル合金スパッタリングターゲットを用いた。このターゲットにおけるニッケルの割合は、銅及びニッケルのモル数の合計に対して２５モル％であった。これ以外は実施例１と同様にして配線構造を得た。
　　〔評価〕
　実施例及び比較例で得られた配線構造について、以下の方法で、耐酸化性を評価し、コンタクト抵抗を測定した。その結果を表１に示す。なお、各実施例及び比較例における金属層の銅ジルコニウム合金の組成は、スパッタリングした金属層を酸で溶解して溶液サンプルとし、その溶液サンプルをＩＣＰ－ＥＳ（株式会社日立ハイテクサイエンス製、ＰＳ３５００ＤＰ）で分析して算出した。
　　〔耐酸化性の評価〕
　得られた配線構造の体積抵抗率をアニール処理前とアニール処理後のそれぞれで測定した。測定には４端子抵抗測定装置（Ｂ－１５００Ａ：アジレントテクノロジー社製）を用いた。測定手順を以下に示す。
　まず、配線構造の製造時において、絶縁層を形成する前の積層配線構造の状態で、予め金属層及び配線層からなる導電部の配線抵抗を測定する。具体的には、図３に示す電流印加パッドＰｉ，Ｐｉ間で電流値を掃引させ、電圧測定パッドＰｖ，Ｐｖ間の電圧値を測定することで配線抵抗値を得る。得られた配線抵抗値、前記導電部の線幅、長さ、及び膜厚より、導電部の体積抵抗率を算出する。その値をアニール処理前の体積抵抗率とする。
　次に、アニール処理後の配線構造において、絶縁層の一部をフォトリソグラフィー及びドライエッチングを用いて除去し、電流印加パッドＰｉと電圧測定パッドＰｖを露出させる。その後、アニール処理前の体積抵抗率の測定と同様方法で体積抵抗率を算出する。その値をアニール処理後の体積抵抗率とする。
　そして、アニール処理前とアニール処理後での体積抵抗率の変化率を算出する。体積抵抗率の変化率は、｛（アニール処理後の体積抵抗率－アニール処理前の体積抵抗率）／アニール処理前の体積抵抗率｝×１００から算出する。
　実施例１ないし７、及び比較例１ないし３の測定結果を以下の表１に示す。
　　〔コンタクト抵抗の測定〕
　金属層と透明導電体層との層間におけるコンタクト抵抗の測定は、以下のように行った。測定は、実施例２ないし５並びに比較例１及び３の銅ジルコニウム合金組成を有する配線構造を対象として行った。具体的には、まず図１に示す断面構造を備え、且つ図４に示すパターンを有する配線構造を製造した。この配線構造にＣＦ４／Ｏ２系のエッチングガス下で開口部１６Ａを形成した後、非晶質のＩＴＯを積層させ、積層体を形成した。
　次いで、フォトリソグラフィーを用いて積層体をパターニングした後に、２５０℃で１時間アニール処理を行ってＩＴＯを結晶化し、ＩＴＯからなる透明導電体層を更に形成させた配線構造を得た。透明導電体層を形成させた配線構造は、図２（ｂ）に示す断面構造を備え、且つ図４に示すＴＥＧパターンを有するものであった。
　透明導電体層を形成させた配線構造について、ＴＥＧパターンの電流印加パッドＰｉ間で電流値を掃引させ、電圧測定パッドＰｖ間の電圧を測定して、コンタクト抵抗値Ｐｖ／Ｐｉ（Ω／１０μｍ）を求めた。測定には前述の４端子抵抗測定装置を用いた。なお、コンタクト抵抗測定前には、測定電流より高い電流を流し、オーミック性の確認を行った。結果を表１に示す。なお同表中、「－」は測定を行っていないことを意味する。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果から明らかなとおり、各実施例の配線構造は、各比較例の配線構造に比べて酸化されにくいものであることが判る。
　また、絶縁層を有しない比較例１や、金属層が銅ニッケル合金である比較例３と比較して、実施例２ないし５におけるコンタクト抵抗値は低いものとなっていることが判る。特に、銅ジルコニウム合金におけるジルコニウムの含有割合が高いほど、コンタクト抵抗値が低下することが判る。
　本発明によれば、銅を含む配線層を備えた配線構造において、該配線層の酸化が抑制される。
 

Claims (10)

  1. 　基板と、該基板上に設けられた銅を含む配線層と、該配線層上に設けられた銅ジルコニウム合金からなる金属層と、該金属層上に設けられた非酸化物からなる絶縁層とを備えた配線構造。
  2. 　前記絶縁層が窒化物からなる請求項１に記載の配線構造。
  3. 　前記窒化物が窒化珪素からなる請求項２に記載の配線構造。
  4. 　前記銅ジルコニウム合金が、銅及びジルコニウムのモル数の合計に対してジルコニウムを０．５モル％以上４５モル％以下含むものである請求項１ないし３のいずれか一項に記載の配線構造。
  5. 　請求項１ないし４のいずれか一項に記載の金属層を形成するために用いられる銅ジルコニウム合金からなるスパッタリングターゲット材。
  6. 　基板上に銅を含む配線層を設ける工程と、
    　前記配線層上に銅ジルコニウム合金からなる金属層を設ける工程と、
    　前記金属層上に非酸化物からなる絶縁層を設ける工程と、
    　これら各層を有する積層構造を加熱する工程と、を備えた配線構造の製造方法。
  7. 　前記積層構造の加熱を酸素含有雰囲気下で行う、請求項６に記載の配線構造の製造方法。
  8. 　前記絶縁層に前記金属層が露出するように開口部を設ける工程と、
    　前記絶縁層上、及び前記開口部において露出した前記金属層上の双方に、透明導電体層を設ける工程と、を更に備えた請求項６又は７に記載の配線構造の製造方法。
  9. 　基板と、該基板上に設けられた銅を含む配線層と、該配線層上に設けられた非酸化物からなる絶縁層とを備えた配線構造の製造過程における熱処理時に該配線層の酸化を防止する方法であって、
    　前記熱処理に先立ち、前記配線層と前記絶縁層との間に、銅ジルコニウム合金からなる金属層を形成する、酸化防止方法。
  10. 　前記配線構造の製造過程における熱処理を酸素含有雰囲気下で行う、請求項９に記載の酸化防止方法。
     
PCT/JP2017/046399 2016-12-28 2017-12-25 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 WO2018123955A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-255787 2016-12-28
JP2016255787 2016-12-28

Publications (1)

Publication Number Publication Date
WO2018123955A1 true WO2018123955A1 (ja) 2018-07-05

Family

ID=62707695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046399 WO2018123955A1 (ja) 2016-12-28 2017-12-25 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法

Country Status (2)

Country Link
TW (1) TW201841260A (ja)
WO (1) WO2018123955A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789748B (zh) * 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196619A (ja) * 1989-12-26 1991-08-28 Nippon Mining Co Ltd 銅配線の形成法とそれに使用するターゲット
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
JPH07235538A (ja) * 1994-02-24 1995-09-05 Nec Corp 半導体装置およびその製造方法
JPH11186273A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004134788A (ja) * 2002-09-20 2004-04-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007230832A (ja) * 2006-03-02 2007-09-13 Sanyo Electric Co Ltd カーボンナノチューブ電極及びその製造方法
JP2011048323A (ja) * 2009-01-16 2011-03-10 Kobe Steel Ltd 表示装置用Ｃｕ合金膜および表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196619A (ja) * 1989-12-26 1991-08-28 Nippon Mining Co Ltd 銅配線の形成法とそれに使用するターゲット
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
JPH07235538A (ja) * 1994-02-24 1995-09-05 Nec Corp 半導体装置およびその製造方法
JPH11186273A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004134788A (ja) * 2002-09-20 2004-04-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007230832A (ja) * 2006-03-02 2007-09-13 Sanyo Electric Co Ltd カーボンナノチューブ電極及びその製造方法
JP2011048323A (ja) * 2009-01-16 2011-03-10 Kobe Steel Ltd 表示装置用Ｃｕ合金膜および表示装置

Also Published As

Publication number Publication date
TW201841260A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
TW201125108A (en) Wiring structure and display apparatus having wiring structure
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
TW201319290A (zh) 高純度銅錳合金濺鍍靶
TWI618803B (zh) Copper alloy sputtering target
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
TW201307586A (zh) Ｃｕ合金膜、及具備此之顯示裝置或電子裝置
TWI591696B (zh) 透明導電電路及透明導電電路之製造方法
JP4815194B2 (ja) 導電薄膜及びその保護層用の合金ターゲット材料及びその製造方法
CN104775064A (zh) 溅射靶材、溅射靶材的制造方法和配线层积体
WO2018123955A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JP6250614B2 (ja) Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
WO2018147136A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JP6207406B2 (ja) スパッタリングターゲット材及び配線積層体
JP2019131850A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP5125112B2 (ja) 熱欠陥発生のない液晶表示装置用配線および電極並びにそれらを形成するためのスパッタリングターゲット
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
JP4840173B2 (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法
JP6033493B1 (ja) 銅基合金スパッタリングターゲット
TW201928074A (zh) 配線構造及靶材
JP2021064655A (ja) 配線構造及びターゲット材
JPH06104543A (ja) 放熱性の優れたプリント配線板用銅張積層板およびその製造方法
JP2021064656A (ja) 配線構造及びターゲット材
JP4962904B2 (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線または電極の形成方法
JP2006196521A (ja) 積層配線膜

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17887792

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17887792

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP