TW201307586A - Ｃｕ合金膜、及具備此之顯示裝置或電子裝置 - Google Patents

Ｃｕ合金膜、及具備此之顯示裝置或電子裝置 Download PDF

Info

Publication number
TW201307586A
TW201307586A TW101109855A TW101109855A TW201307586A TW 201307586 A TW201307586 A TW 201307586A TW 101109855 A TW101109855 A TW 101109855A TW 101109855 A TW101109855 A TW 101109855A TW 201307586 A TW201307586 A TW 201307586A
Authority
TW
Taiwan
Prior art keywords
film
layer
alloy
substrate
alloy film
Prior art date
Application number
TW101109855A
Other languages
English (en)
Other versions
TWI504765B (zh
Inventor
Katsufumi Tomihisa
Aya Miki
Hiroshi Goto
Junichi Nakai
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201307586A publication Critical patent/TW201307586A/zh
Application granted granted Critical
Publication of TWI504765B publication Critical patent/TWI504765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Non-Insulated Conductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明係提供一種具有與基板及/或絕緣膜的高密接性，而且在熱處理後，亦具有低電阻率的新穎的Cu合金膜。本發明係關於一種Cu合金膜，其係在基板上與基板及/或絕緣膜直接接觸，以由基板側依序為：含有元素X(Ag、Au、C、W、Ca、Mg、Al、Sn、B及/或Ni)的Cu-Mn-X合金層(第一層)；及由純Cu、或以Cu為主成分的Cu合金且為電阻率低於前述第一層的Cu合金所成的層(第二層)所構成。

Description

Cu合金膜、及具備此之顯示裝置或電子裝置
本發明係關於在基板上與基板及/或絕緣膜直接接觸的Cu合金膜。本發明之Cu合金膜係適於被使用為例如液晶顯示器、有機EL顯示器等平面顯示裝置；ULSI(超大規模積體電路)、ASIC(Application Specific Integrated Circuit，特定應用積體電路)、二極體、薄膜電晶體、薄膜電晶體基板等電子裝置等所被使用的配線材料及電極材料。以下具代表性提出液晶顯示裝置來作說明，惟並非為限定於此的要旨。
由小型的行動電話，至超過30吋的大型電視等在各領域中所被使用的液晶顯示裝置係由以下所構成：將薄膜電晶體(以下稱為「TFT」)作為切換元件，構成像素電極的透明導電膜(氧化物導電膜)；閘極配線及源極-汲極配線等配線部；具備有非晶矽(a-Si)或多晶矽(p-Si)等Si半導體層的TFT基板；具備有對TFT基板隔著預定間隔而相對向配置的共通電極的對向基板；及被填充在TFT基板與對向基板之間的液晶層。
在液晶顯示器所代表的顯示裝置的配線，至今係使用一種鋁(Al)合金膜。但是隨著顯示裝置的大型化及高畫質化的進展，因配線電阻較大而起的訊號延遲及電力損失等問題逐漸明顯化。因此，以配線材料而言，比Al為更低 電阻的銅(Cu)備受矚目。Al的電阻率為2.5×10-6Ω．cm，相對於此，Cu的電阻率較低，為1.6×10-6Ω．cm。
但是，Cu與玻璃基板的密接性低而會有剝離的問題。而且，由於與玻璃基板的密接性低，因此Cu會有難以進行用以加工成配線形狀的濕式蝕刻的問題。因此，用以使Cu與玻璃基板的密接性提升的各種技術已被提出。
例如專利文獻1~3係揭示一種在Cu配線與玻璃基板之間介在鉬(Mo)或鉻(Cr)等高熔點金屬層而達成密接性提升的技術。但是在該等技術中，將高熔點金屬層進行成膜的工程會增加，顯示裝置的製造成本會增大。此外，由於使Cu與高熔點金屬(Mo等)的異種金屬相層積，因此在濕式蝕刻時，會有在Cu與高熔點金屬的界面發生腐蝕之虞。而且，在該等異種金屬中，會在蝕刻率產生差異，因此會產生無法將配線剖面形成為所期望的形狀(例如錐角為45~60°左右的形狀)的問題。此外，高熔點金屬，例如Cr的電阻率(12.9×10-6Ω．cm)比Cu高，因配線電阻所造成的訊號延遲或電力損失會形成問題。
專利文獻4係揭示一種在Cu配線與玻璃基板之間，介在鎳或鎳合金與高分子系樹脂膜作為密接層的技術。但是，在該技術中，在顯示器(例如液晶面板)製造時的高溫退火工程中，會有樹脂膜劣化、密接性降低之虞。
專利文獻5係揭示一種在Cu配線與玻璃基板之間，介在氮化銅作為密接層的技術。但是，氮化銅本身若接受高溫的熱履歷時會分解，因此在該技術中，若顯示器(例 如液晶面板)製造時的退火工程成為高溫時，會有密接性降低之虞。
另一方面，在專利文獻6係揭示一種含有Mn的Cu合金配線材料。在專利文獻6中係記載藉由嚴謹控制成膜氣體環境(含氧量100ppm的Ar氣體環境)，使得以抑制Cu氧化的Mn氧化物被膜形成在表面或界面，藉此可達成密接性提升與電阻率低減化的要旨。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開平7-66423號公報
[專利文獻2]日本特開平8-8498號公報
[專利文獻3]日本特開平8-138461號公報
[專利文獻4]日本特開平10-186389號公報
[專利文獻5]日本特開平10-133597號公報
[專利文獻6]國際公開第2006/025347號小冊
但是，在專利文獻6中，使得成膜條件非常嚴謹來形成所希望的氧化被膜，極為缺乏實用性。此外，在專利文獻6所記載的配線材料中，熱處理後的電阻率未充分降低，使用該配線材料的液晶顯示裝置會擔負發熱或消耗電力高的問題。尤其，液晶顯示裝置等在其製造過程中被曝露在約250℃以上的熱履歷(例如SiO2膜等絕緣膜成膜時或 成膜後的熱處理等)，上述熱履歷(熱處理)後，強烈切盼低電阻率的配線材料。
本發明係著重在上述情形而研創者，其目的在提供一種具有與基板及/或絕緣膜的高密接性，而且在液晶顯示裝置等的製造過程中所被施行的熱處理之後，亦具有低電阻率的新穎的Cu合金膜。
本發明係提供以下之Cu合金膜、顯示裝置及電子裝置。
(1)一種Cu合金膜，其係在基板上與基板及/或絕緣膜直接接觸的Cu合金膜，其特徵為：前述Cu合金膜係由層積構造所構成，該層積構造係由基板側依序包含：含有選自由Ag、Au、C、W、Ca、Mg、Al、Sn、B及Ni所成群組的至少一種元素X作為合金成分的Cu-Mn-X合金層(第一層)；及由純Cu、或以Cu為主成分的Cu合金且為電阻率低於前述第一層的Cu合金所成的層(第二層)。
(2)如(1)所記載之Cu合金膜，其中，前述第一層中的Mn含量為1.0~20原子%。
(3)如(1)或(2)所記載之Cu合金膜，其中，前述第一層中的X元素的合計量為0.2~10原子%。
(4)如(1)至(3)中任一者所記載之Cu合金膜，其中，前述第一層的膜厚為5~100nm。
(5)如(1)至(4)中任一者所記載之Cu合金膜，其中， 前述第二層的膜厚為100nm以上。
(6)一種顯示裝置，其係具備有：基板及/或絕緣膜；及如(1)至(5)中任一者所記載之Cu合金膜，前述基板及/或前述絕緣膜、與前述Cu合金膜係直接連接。
(7)如(6)所記載之顯示裝置，其中，前述絕緣膜係由SiO2、SiON、或SiN所構成。
(8)一種電子裝置，其係具備有：基板及/或絕緣膜；及如(1)至(5)中任一者所記載之Cu合金膜，前述基板及/或前述絕緣膜、與前述Cu合金膜係直接連接。
(9)如(8)所記載之電子裝置，其中，前述絕緣膜係由SiO2、SiON、或SiN所構成。
藉由本發明，可提供一種即使與基板及/或絕緣膜直接連接，亦為與該等之密接性優異的顯示裝置用或電子裝置用的Cu合金膜。此外，藉由本發明，可提供一種即使未施行特別的熱處理，亦可在顯示裝置或電子裝置等之製造過程中的熱履歷後實現屬於Cu系材料之特徵的低電阻率的Cu合金膜。
本發明人等為了提供一種即使省略Ti或Mo等高熔點金屬(障壁金屬層)而將Cu合金膜與基板及/或絕緣膜直接作電性連接，亦為與該等的密接性優異，而且膜本身的電 阻率低，而且在顯示裝置等之製造過程中的熱履歷之後亦可使電阻率未上升而維持低電阻率，而且具有加工性優異的特性的新穎的Cu合金膜，而不斷研究。結果發現若使用以包含：在Cu-Mn合金添加選自由Ag、Au、C、W、Ca、Mg、Al、Sn、B及Ni所成群組的至少一種元素(以下有時稱為X或X元素)的Cu-Mn-X合金(第一層)、及由純Cu、或以Cu為主成分的Cu合金且電阻率低於第一層的Cu合金所成的第二層的層積構造所構成的Cu合金膜，即達成所預期的目的，而完成本發明。
以下一面參照第1圖，一面說明本發明之較佳實施形態，惟本發明並非限定於此。其中，在第1圖中係顯示底部閘極型之例，但是並非限定於此，亦包含頂部閘極型。此外，在第1圖中，係使用非晶Si作為Si半導體層，但是並非限定於此，亦可使用例如多晶矽等。此外，在第1圖中係使用SiO2作為閘極絕緣膜或保護膜，但是並非限定於此，例如可為SiON，亦可為SiN。
第1圖所示之TFT基板係具有由基板20側依序層積閘極電極(由本發明之第一層2a與第二層2所構成的Cu合金)、閘極絕緣膜3(圖中為SiO2)、Si半導體層4、源極電極/汲極電極(圖中為Mo層11、Al層5的二層構造)、保護層10(圖中為SiO2)、透明像素電極(7、8、9)的配線構造(底部閘極型)。
(Cu-Mn-X合金層：第一層)
本發明之Cu合金膜係由基板側依序包含第一層與第二層的層積構造。第一層係由在Cu-Mn合金添加X元素(選自由Ag、Au、C、W、Ca、Mg、Al、Sn、B及Ni所成群組的至少一種元素)的Cu-Mn-X合金所構成。亦即，本發明之第一層係在含有屬於密接性提升元素的Mn、及X元素(選自由Ag、Au、C、W、Ca、Mg、Al、Sn、B及Ni所成群組的至少1種元素)之二者方面具有特徵。上述X元素係一面有效發揮藉由添加Mn所達成的密接性提升作用，而且一面大幅有助於Cu合金膜本身的電阻率或熱處理後的電阻率的低減化的元素。尤其在後述實施例中獲得證實，若使用由上述第一層與後述第二層所構成之本發明之Cu合金膜時，可將成膜後、及熱處理後的電阻率抑制為較低。
在本發明中，Mn之較佳含量為1.0原子%以上、20原子%以下。若Mn的含量未達1.0原子%，會有與基板及/或絕緣膜的密接性不充分且無法獲得充分的特性之虞。若考慮與基板等的密接性提升，Mn含量愈多愈好，但是若超過20原子%，藉由Cu合金成膜時或成膜後的熱處理(包含例如在成膜SiN膜的絕緣膜的工程等顯示裝置的製造過程中的熱履歷)，Cu-Mn-X中的Mn及X會在第二層擴散，而有Cu合金膜本身的電阻率變高之虞，故較不理想。Mn的較佳含量為2.0原子%以上、15.0原子%以下，更佳為5.0原子%以上、12.5原子%以下。
在本發明中，上述X元素可單獨含有，亦可併用2種 以上。上述X元素之較佳含量(單獨量或合計量)為0.2原子%以上、10原子%以下。X元素含量係可以與上述Mn的關係來適當設定。若X元素的含量為未達0.2原子%，會有藉由添加X元素所達成的上述密接性提升作用、熱處理後的電阻率低減效果未被充分發揮之虞。若X元素的含量超過10原子%，會有熱處理後的電阻率較高之虞，故較不理想。X元素的較佳含量為0.4原子%以上、7原子%以下，更佳為0.5原子%以上、3原子%以下。
本發明之Cu-Mn-X合金層之較佳膜厚為5nm以上、100nm以下。若膜厚未達5nm，Cu-Mn-X合金層因成膜時或成膜後的熱處理而發生與基板的剝離，會有密接性降低的情形。由防止剝離的觀點來看，更佳為10nm以上。而且，若膜厚超過100nm，由於會有Cu合金膜本身的配線電阻上升之虞，故較不理想。由抑制配線電阻上升的觀點來看，較佳膜厚為50nm以下。
此外，為了防止通電時配線部分的發熱溫度上升的問題，必須將Cu合金膜全體(第一層+第二層)的電阻抑制為較低。本發明之Cu-Mn-X合金層(第一層)的膜厚的比例係相對Cu合金膜(第一層+第二層)的膜厚，較佳為50%以下，更佳為20%以下。
其中，本發明中所使用的第一層係分別含有上述元素，殘部：Cu及不可避免雜質。不可避免雜質的合計量並未特別限定，可含有0.5原子%以下，亦可例如含有0.1原子%以下的Si。
(純Cu、或以Cu為主成分的Cu合金層：第二層)
本發明中的Cu合金膜中的第二層係被形成在第一層之上(正上方)，以純Cu、或以Cu為主成分的Cu合金且為電阻率低於第一層的Cu合金所構成。藉由設置如上所示之第二層，可將Cu合金膜全體的電阻抑制為較低。
在本發明中電阻率低於第一層的Cu合金意指與上述第一層相比，以電阻率較低的方式適當控制合金元素的種類及/或含量的Cu合金。例如亦可參照文獻記載的數值，適當選擇電阻率低的元素(較佳為電阻率與純Cu合金同等、或其以下的元素)，即使為電阻率高於純Cu合金的元素，若減少含量，即可減低電阻率，因此可適用於第二層的合金元素並不一定限定於電阻率低的元素，若按照作為第一層的Cu-Mn-X合金層的具體電阻率來適當選擇即可。
第二層中的純Cu係指Cu及殘部不可避免雜質，以Cu為主成分係指第二層中的Cu為99原子%以上，由減低電阻的觀點來看，較佳為99.5原子%以上為Cu，殘部為上述元素及不可避免雜質。不可避免雜質的合計量並未特別限定，可含有0.5原子%以下，例如亦可含有0.1原子%以下的Si。
本發明之第二層之較佳膜厚為100nm以上、1μm以下。若膜厚為未達100nm，會有電阻率的減低效果不充分的情形。此外，若膜厚超過1μm，由於膜容易剝離，故較不理想。更佳的膜厚為200nm以上、600nm以下。
此外，上述Cu合金膜全體(第一層+第二層)的膜厚若按照所需特性來適當設定即可，若在上述第一層與第二層的膜厚範圍內作適當調節即可，但是由生產效率的觀點來看，較佳為1μm以下，更佳為600nm以下。關於下限，由將電阻率抑制為較低的觀點來看，為了發揮上述特性，較佳為150nm以上，更佳為200nm以上為宜。
本發明中的Cu合金膜(第一層、第二層)所含有的各合金元素的含量係可藉由例如ICP發光分析(感應耦合電漿發光分析)法來求出，各層的各合金元素的含量若在各層成膜後進行測定即可。此外，第一層的膜厚及第二層的膜厚係可藉由觸針型段差計KLA-TENCOR公司製α-step來測定各個。
以下記載本發明之Cu合金膜(第一層+第二層)之較佳成膜方法，但是本發明之Cu合金膜之成膜方法並非限定於此，亦可以各種方法成膜。
具有上述層積構造之本發明之Cu合金膜係以藉由濺鍍法成膜為佳。具體而言，在藉由濺鍍法來成膜出構成上述第一層的材料後，在其上藉由濺鍍法來成膜構成上述第二層的材料，藉此形成為層積構造即可。
本發明中所使用的上述Cu合金膜係如上所述，以藉由濺鍍法來成膜為佳。濺鍍法係指在真空中導入Ar等惰性氣體，在基板與濺鍍靶材(以下有時稱為靶材)之間形成電漿放電，使藉由該電漿放電而離子化的Ar衝撞上述靶材，趕出該靶材的原子而堆積在基板上來製作薄膜的方法 。若使用濺鍍法，可成膜出與濺鍍靶材為大致相同組成的Cu合金膜。亦即，相較於以離子鍍著法或電子束蒸鍍法、真空蒸鍍法所形成的薄膜，可輕易形成成分或膜厚的膜面內均一性優異的薄膜，而且可在as-deposited狀態下形成合金元素均一固溶的薄膜，因此可有效呈現高溫耐氧化性。以濺鍍法而言，係可採用例如DC濺鍍法、RF濺鍍法、磁控管濺鍍法、反應性濺鍍法等任何濺鍍法，其形成條件若適當設定即可。
若使用濺鍍法，可成膜與濺鍍靶材大致相同組成的Cu合金層，因此濺鍍靶材的組成係可使用不同組成的Cu合金靶材來調整，或者亦可藉由將合金元素的金屬覆晶在純Cu靶材來調整。在上述濺鍍法中，例如在形成上述Cu-Mn-X合金膜時，以上述靶材而言，由含有預定量的Mn及X元素的Cu合金所構成者，若使用與所希望的Cu-Mn-X合金膜相同組成的濺鍍靶材，不會有組成偏差的情形，可形成所希望的成分/組成的Cu-Mn-X合金膜，故較佳。此外，在形成上述第二層時，以上述靶材而言，藉由純Cu靶材、或將合金元素的金屬覆晶在純Cu靶材，可形成所希望的組成的第二層。
其中，在濺鍍法中，會有在所成膜的Cu合金膜的組成與濺鍍靶材的組成之間，稍微發生偏差的情形。但是該偏差大概在數原子%以內。因此，若將濺鍍靶材的組成最大亦在±10原子%的範圍內進行控制，可將所希望的組成的Cu合金膜進行成膜。
靶材的形狀係包含按照濺鍍裝置的形狀或構造，加工成任意形狀(角型板狀、圓形板狀、甜甜圈板狀等)者。
以上述靶材之製造方法而言，列舉有：以熔解鑄造法或粉末燒結法、噴霧成型法，製造由Cu基合金所成的合金錠而得的方法、或在製造出由Cu基合金所成的預成型體(獲得最終緻密體之前的中間體)後，藉由緻密化手段將該預成型體緻密化而得的方法。
本發明中所使用的Cu合金膜由於電阻低、而且與基板及/或絕緣膜的密接性優異，因此適於作為與該等直接接觸的配線膜及電極用的膜來使用。在本發明中，較佳為源極電極及/或汲極電極由上述Cu合金膜所構成，關於其他配線部(例如閘極電極)的成分組成，並未特別限定。而且，本發明中所使用的Cu合金膜係可進行微細加工。
例如可以上述Cu合金膜來構成TFT基板中的閘極電極、掃描線、訊號線中的汲極配線部等Cu合金配線的全部，此時，可將TFT基板中的Cu合金配線的全部設為同一成分組成。
上述Cu合金膜係與基板及/或絕緣膜直接作電性連接，較佳為作為閘極電極用配線膜來使用。上述Cu合金膜較佳為與構成源極電極/汲極電極的金屬配線膜作電性連接。或者，上述Cu合金膜較佳為與構成像素電極的透明導電膜(具代表性為ITO、IZO、ZnO等)直接連接。或者，上述Cu合金膜亦可適用於供對外部輸出入訊號之用所被使用的TAB連接電極等。
本發明係在上述Cu合金膜具有特徵，其他構成要件並未特別限定。
例如半導體通道層係具代表性地使用矽(Si)，列舉非晶矽、氫化非晶矽、多晶或微晶矽、單晶矽等。
此外，以構成像素電極的透明導電膜而言，列舉液晶顯示裝置等平常所使用的氧化物導電膜，列舉例如由包含選自由In、Ga、Zn、及Sn所成群組的至少1種元素的氧化物所成的導電膜。具代表性例示非晶ITO或poly-ITO、IZO、ZnO等。
此外，閘極絕緣膜等絕緣膜或形成在半導體之上的保護膜並未特別限定，列舉有平常所使用者，例如SiO2、SiON、SiN等。
基板若為被使用在液晶顯示裝置等者，則並未特別限定。具代表性列舉玻璃基板等所代表的透明基板。玻璃基板的材料若為使用在顯示裝置者，並未特別限定，列舉例如無鹼玻璃、高應變點玻璃、鈉鈣玻璃等。或者亦可使用可撓性樹脂薄膜、金屬箔等。
在製造具備有上述配線構造的顯示裝置時，除了滿足本發明之規定，而且將Cu合金膜曝露在250℃以上且為0.5小時以上的熱處理(熱處理)以外，並未特別限定，若採用顯示裝置的一般工程即可。
以下一面參照第1圖，一面說明本發明之較佳實施形態，亦即使用非晶矽之液晶顯示器用TFT元件之製造方法。但是，並非為本發明限定於此之主旨。在第1圖中係顯 示在基板形成有閘極電極之所謂底部型的TFT元件構造，但是並非限定於此，亦可使用基板照原樣，而將基板以外的構成要素的配列上下相反之所謂頂部型的TFT元件構造。此外，在第1圖中，係在閘極電極使用本發明之Cu合金膜，但是並非限定於此，亦可在源極電極/汲極電極使用本發明之Cu合金膜。此外，只要滿足本發明之要件，閘極電極與源極電極/汲極電極可為同一組成，亦可為不同的組成。
首先，在基板20上，使用濺鍍等方法，在Ar氣體環境下將厚度20nm左右的Cu-Mn-X合金層2a進行蒸鍍後，接著將厚度300nm左右之以Cu為主成分的第二層2進行蒸鍍，而成膜出Cu合金膜。濺鍍的成膜溫度係設為例如室溫。其中，若在氮或氧存在下成膜出Cu-Mn-X合金層時，由於與基板或絕緣膜的密接性會提升，故較為理想。添加方法可為在成膜中使用添加經Ar稀釋的氮或氧作為製程氣體的方法，亦可為使用含有氧或氮的靶材來進行成膜的方法等。
接著，在藉由光微影而將阻劑膜圖案化後，將阻劑膜作為遮罩而將Cu合金膜進行蝕刻，藉此形成閘極電極(2、2a)及接續此的配線膜(圖中未顯示)。
接著，使用例如電漿CVD法等方法，層積厚度約200nm左右的絕緣性基底層3(例如SiN膜)。該絕緣性基底層3被稱為閘極絕緣層。電漿CVD法的成膜溫度設為例如約350℃。接著，使用例如電漿CVD法等方法，在絕 緣性基底層3之上，依序層積厚度200nm左右的未摻雜氫化非晶矽膜(a-Si：H)及厚度約80nm左右之摻雜磷的n+型氫化非晶矽膜(n+a-Si：H)。該層積膜係與Si半導體層4相對應。n+型氫化非晶矽膜係藉由進行例如以SiH4PH3為原料的電漿CVD來形成。
接著，在n+型氫化非晶矽膜(n+a-Si：H)之上，使用濺鍍等方法，對厚度200nm左右的金屬薄膜(在此，Mo/Al的2層的膜(圖中11/5、及6/11)進行蒸鍍。濺鍍的成膜溫度例如設為室溫。之後，例如在真空中進行熱處理。接著，藉由光微影將阻劑膜圖案化後，以阻劑膜為遮罩來對上述金屬薄膜進行蝕刻，藉此將第1圖的源極電極(圖中11與5)、汲極電極(圖中11與6)圖案化後，另外以源極電極及汲極電極為遮罩，將n+型氫化非晶矽膜進行乾式蝕刻來去除。
接著，例如使用電漿氮化裝置等，形成厚度300nm左右的Si氮化膜(保護膜)10。此時的成膜係在約270℃下進行。接著，在Si氮化膜10上將阻劑圖案化，藉由進行乾式蝕刻等來形成接觸孔。
接著，使用例如胺系等之剝離液來將光阻層(未圖示)剝離。最後，成膜厚度50nm左右的ITO膜(在氧化銦添加10質量%的氧化錫)。接著，進行藉由濕式蝕刻所致之圖案化，形成透明像素電極(圖中7、8、9)，最終獲得第1圖的TFT元件或TFT基板。
[實施例]
以下列舉實施例，更具體說明本發明，但是本發明並非受到以下實施例限制，亦可在可適於上述/下述主旨的範圍內施加變更來實施，該等均包含在本發明之技術範圍內。在本實施例中，使用藉由以下方法所製作的試料，來測定基板與Cu合金膜的密接性、熱處理後的電阻率。
實施例1 1.密接性的評估 (試料的製作)
首先，在玻璃基板上藉由電漿CVD法，成膜出膜厚200nm之摻雜雜質(P)的低電阻的非晶矽膜(n-a-Si：H層)。該低電阻非晶矽膜(n-a-Si：H層)係藉由進行以SiH4、PH3為原料的電漿CVD而形成。電漿CVD的成膜溫度係設為320℃。
接著，在該低電阻非晶矽膜上，以表1、2所示條件(Mn含量、膜厚)成膜出Cu-Mn-X合金層(第一層)後，在第一層之上，以成為表1、2所示厚度的方式成膜出純Cu層作為第二層。
其中，使用島津製作所製商品名「HSM-552」作為濺鍍裝置，藉由DC磁控管濺鍍法[背壓：0.27×10-3Pa以下，環境氣體：Ar，Ar氣體壓力：2mTorr，Ar氣體流量：30sccm，濺鍍功率：DC260W，極間距離：50.4mm，基板溫度：25℃(室溫)]，在基板上成膜出表1、2所示之Cu合 金膜或純Cu膜而得配線膜的試料。
在純Cu膜的形成係在濺鍍靶材使用純Cu。此外，在各種合金成分的Cu合金膜的形成係使用在真空溶解法中所作成的濺鍍靶材。
上述Cu合金膜的組成係使用ICP發光分光分析裝置(島津製作所製的ICP發光分光分析裝置「ICP-8000型」)，進行定量分析來作確認。此外，各層的膜厚係藉由觸針型段差計KLA-TENCOR公司製α-step來測定。
接著，使用光微影技術，將阻劑膜圖案化，將阻劑作為遮罩來對上述各試料的層積Cu合金膜(第一層、第二層)進行蝕刻，藉此形成密接性試驗用圖案。此外，為供比較，亦備妥僅由純Cu所成的試料(No.1)(在電阻率的評估中亦同樣地作為比較例來製作)。
(密接性試驗)
以藉由膠帶所為的剝離試驗來評估如上所述所得的各試料的密接性。詳言之，在各試料的層積Cu合金膜表面，以截切刀形成1mm間隔的棋盤格狀的切塊(5×5正方形的切塊)。接著，將Nichiban製賽璐玢膠帶(cellophane tape)(製品編號Cellotape(註冊商標)No.405)牢固地黏貼在上述層積Cu合金膜上，一面以上述膠帶的撕離角度成為60°的方式進行保持，一面將上述膠帶一下子撕離，藉由上述膠帶而未剝離的棋盤格的劃區數、以及若棋盤格的一部分剝離時作為經0.5剝離者而將劃區數進行計數，求出 與全劃區的比率(膜殘存率)。進行3次測定，將3次的平均值設為各試料的膜殘存率。
在本實施例中，將藉由膠帶所致之剝離率為10%以下者判定為○，將超過10%~30%者判定為△，將超過30%者判定為×。
2.電阻率的評估 (試料的製作)
對上述配線膜的各試料，進行光微影及濕式蝕刻，加工成寬度100μm、長度10mm的陣列狀圖案，而製作出試料。此時，以濕式蝕刻劑而言，係使用由磷酸：硫酸：硝酸：醋酸=75：10：5：10的混酸所成的混合液。
(熱處理後的電阻率的測定)
評估所得之各試料的熱處理後的電阻率。詳言之，使用單片式CVD裝置，將上述試料加熱而在350℃下進行30分鐘的真空熱處理，以直流四探針法在室溫下測定該熱處理後的電阻率。以下列基準來評估如此所測定出的熱處理後的電阻率。
○：2.6μΩcm以下
△：超過2.6μΩcm~3.0μΩcm以下
×：超過3.0μΩcm
將該等結果顯示於表1、表2。其中，表中的綜合評估係將電阻率及密接性的評估均為○者設為○，電阻率及 密接性之中任一者為○、另一者為△者設為△，除此之外則設為×。
由表1、表2，可考察如下。
首先，No.5~9、11~15、17~21、23~27、29~37係均為將滿足本發明之要件的Cu-Mn-X合金膜作為第一層來使用之例，熱處理後的電阻率低且與基板的密接性亦優異。
相對於此，未滿足本發明之要件之下列之例係具有以下之不良情形。
首先，No.1為純Cu的習知例，熱處理後的電阻率雖低，但是與半導體層的密接性差。
No.2係Mn的添加量少且未添加X元素之例，由於Mn含量少且未添加X元素，因此密接性差。
No.3係Mn及X元素(Ag)的添加量少之例，由於Mn與X元素的添加量少，因此密接性差。
No.4係Mn的添加量多且未添加X元素之例。No.4由於Mn添加量多，因此密接性良好，但是電阻率上升。
No.10、16、22、28係Mn的添加量適當，但是X元素的添加量多之例。在該等之例中，由於X元素添加量多，因此密接性良好，但是電阻率上升。其中，將密接性評估為△，但是若與Mn或X元素的添加量少之例相比，(No.1、2)的剝離率良好。
No.38係添加在本發明中所規定之X元素以外的元素(Bi)之例，雖然含有預定量的Mn量，但是密接性差，且熱處理後的電阻率上升。
No.39係Cu-Mn-X合金層(第一層)的膜厚薄之例，雖 然含有預定量的Mn及X元素，但是由於Cu-Mn-X合金層(第一層)的膜厚薄，因此未發揮密接性提升效果。
No.40係Cu-Mn-X合金層(第一層)的膜厚厚之例，雖然含有預定量的Mn及X元素，但是由於Cu-Mn-X合金層(第一層)的膜厚厚，因此熱處理後的電阻率上升。
以上詳細地參照特定的實施態樣來說明本申請案，惟可在未脫離本發明之精神與範圍的情形下施加各種變更或修正，此乃為所屬技術領域熟習該項技術者清楚可知。
本申請案係根據2011年3月31日申請的日本專利申請案(日本特願2011-078281)，其內容作為參考而被編入於此。
[產業上可利用性]
本發明，可提供一種即使與基板及/或絕緣膜直接連接，亦為與該等之密接性優異的顯示裝置用或電子裝置用的Cu合金膜。此外，藉由本發明，可提供一種即使未施行特別的熱處理，亦可在顯示裝置或電子裝置等之製造過程中的熱履歷後實現屬於Cu系材料之特徵的低電阻率的Cu合金膜。
2‧‧‧第二層
2a‧‧‧第一層
3‧‧‧閘極絕緣膜
4‧‧‧Si半導體層
5‧‧‧Al層
6‧‧‧汲極電極
7、8、9‧‧‧透明像素電極
10‧‧‧保護層
11‧‧‧Mo層
20‧‧‧基板
第1圖係顯示本發明之具代表性的配線構造的概略剖面說明圖。
2‧‧‧第二層
2a‧‧‧第一層
3‧‧‧閘極絕緣膜
4‧‧‧Si半導體層
5‧‧‧Al層
6‧‧‧汲極電極
7、8、9‧‧‧透明像素電極
10‧‧‧保護層
11‧‧‧Mo層
20‧‧‧基板

Claims (9)

  1. 一種Cu合金膜，其係在基板上與基板及/或絕緣膜直接接觸的Cu合金膜，其特徵為：前述Cu合金膜係由層積構造所構成，該層積構造係由基板側依序包含：含有選自由Ag、Au、C、W、Ca、Mg、Al、Sn、B及Ni所成群組的至少一種元素X作為合金成分的Cu-Mn-X合金層(第一層)；及由純Cu、或以Cu為主成分的Cu合金且為電阻率低於前述第一層的Cu合金所成的層(第二層)。
  2. 如申請專利範圍第1項之Cu合金膜，其中，前述第一層中的Mn含量為1.0~20原子%。
  3. 如申請專利範圍第1項之Cu合金膜，其中，前述第一層中的X元素的合計量為0.2~10原子%。
  4. 如申請專利範圍第1項之Cu合金膜，其中，前述第一層的膜厚為5~100nm。
  5. 如申請專利範圍第1項之Cu合金膜，其中，前述第二層的膜厚為100nm以上。
  6. 一種顯示裝置，其係具備有：基板及/或絕緣膜；及如申請專利範圍第1項之Cu合金膜，前述基板及/或前述絕緣膜、與前述Cu合金膜係直接連接。
  7. 如申請專利範圍第6項之顯示裝置，其中，前述絕緣膜係由SiO2、SiON、或SiN所構成。
  8. 一種電子裝置，其係具備有：基板及/或絕緣膜；及如申請專利範圍第1項之Cu合金膜，前述基板及/或前述絕緣膜、與前述Cu合金膜係直接連接。
  9. 如申請專利範圍第8項之電子裝置，其中，前述絕緣膜係由SiO2、SiON、或SiN所構成。
TW101109855A 2011-03-31 2012-03-22 Cu alloy film, and a display device or an electronic device provided therewith TWI504765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011078281A JP2012211378A (ja) 2011-03-31 2011-03-31 Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Publications (2)

Publication Number Publication Date
TW201307586A true TW201307586A (zh) 2013-02-16
TWI504765B TWI504765B (zh) 2015-10-21

Family

ID=46930608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109855A TWI504765B (zh) 2011-03-31 2012-03-22 Cu alloy film, and a display device or an electronic device provided therewith

Country Status (5)

Country Link
JP (1) JP2012211378A (zh)
KR (1) KR20130126996A (zh)
CN (1) CN103460351A (zh)
TW (1) TWI504765B (zh)
WO (1) WO2012132871A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053805A (ko) * 2013-03-07 2015-05-18 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 구리 합금 스퍼터링 타깃
JP6250614B2 (ja) * 2015-02-19 2017-12-20 株式会社神戸製鋼所 Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
CN104962871B (zh) * 2015-05-25 2018-04-27 同济大学 一种高导电性铝合金薄膜及其制备方法
JP2018032601A (ja) * 2016-08-26 2018-03-01 株式会社神戸製鋼所 反射電極およびＡｌ合金スパッタリングターゲット
CN110168706B (zh) * 2017-01-20 2023-04-04 凸版印刷株式会社 显示装置以及显示装置基板
TWI630534B (zh) * 2017-01-23 2018-07-21 日商凸版印刷股份有限公司 Display device and display device substrate
WO2018189965A1 (ja) 2017-04-13 2018-10-18 株式会社アルバック 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット
JP2018180297A (ja) * 2017-04-13 2018-11-15 株式会社アルバック ターゲット、配線膜、半導体素子、表示装置
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
CN111463168A (zh) * 2019-09-24 2020-07-28 夏泰鑫半导体(青岛)有限公司 金属互连结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997301B2 (ja) * 2003-05-23 2007-10-24 独立行政法人産業技術総合研究所 負性抵抗電界効果素子及びその製造方法
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US8558382B2 (en) * 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure

Also Published As

Publication number Publication date
WO2012132871A1 (ja) 2012-10-04
TWI504765B (zh) 2015-10-21
KR20130126996A (ko) 2013-11-21
CN103460351A (zh) 2013-12-18
JP2012211378A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
TWI437697B (zh) Wiring structure and a display device having a wiring structure
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
WO2010018864A1 (ja) 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
KR20130064116A (ko) 배선 구조 및 표시 장치
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TWI652359B (zh) 積層配線膜及薄膜電晶體元件
CN103222061A (zh) 布线构造
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TWI525702B (zh) The display device is configured with a wiring
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
JP2011049542A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2012109465A (ja) 表示装置用金属配線膜
KR101182013B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스
KR20170079537A (ko) 박막 트랜지스터 기판
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees