WO2010018864A1 - 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット - Google Patents

表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット Download PDF

Info

Publication number
WO2010018864A1
WO2010018864A1 PCT/JP2009/064338 JP2009064338W WO2010018864A1 WO 2010018864 A1 WO2010018864 A1 WO 2010018864A1 JP 2009064338 W JP2009064338 W JP 2009064338W WO 2010018864 A1 WO2010018864 A1 WO 2010018864A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
alloy
display device
alloy film
glass substrate
Prior art date
Application number
PCT/JP2009/064338
Other languages
English (en)
French (fr)
Inventor
大西　隆
綾 三木
後藤　裕史
水野　雅夫
弘高 伊藤
富久　勝文
Original Assignee
株式会社神戸製鋼所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社神戸製鋼所 filed Critical 株式会社神戸製鋼所
Priority to US13/056,444 priority Critical patent/US20110147753A1/en
Priority to CN2009801312065A priority patent/CN102119230A/zh
Priority to KR1020117003250A priority patent/KR101274812B1/ko
Publication of WO2010018864A1 publication Critical patent/WO2010018864A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Definitions

  • the present invention relates to a display device and a Cu alloy film used for the display device, and in particular, in a thin film transistor (hereinafter, sometimes referred to as TFT) of the display device, a wiring that directly contacts a glass substrate is configured.
  • the present invention relates to a Cu alloy film, a flat panel display (display device) such as a liquid crystal display or an organic EL display, in which the Cu alloy film is used in the thin film transistor, and a sputtering target used to form the Cu alloy film.
  • a liquid crystal display will be described as an example of the display device, but it is not intended to be limited to this.
  • liquid crystal displays are used in various fields ranging from small mobile phones to large televisions exceeding 100 inches.
  • This liquid crystal display is classified into a simple matrix type liquid crystal display and an active matrix type liquid crystal display according to a pixel driving method.
  • active matrix liquid crystal displays incorporating TFTs as switching elements are the mainstream of liquid crystal displays because of their high image quality and high-speed moving images.
  • FIG. 1 shows a configuration of a typical liquid crystal display applied to an active matrix liquid crystal display. The configuration and operating principle of this liquid crystal display will be described with reference to FIG.
  • the liquid crystal display 100 includes a TFT substrate 1, a counter substrate 2 disposed to face the TFT substrate 1, and a liquid crystal layer 3 that is disposed between the TFT substrate 1 and the counter substrate 2 and functions as a light modulation layer.
  • a TFT substrate 1 a TFT substrate 1
  • a counter substrate 2 disposed to face the TFT substrate 1
  • a liquid crystal layer 3 that is disposed between the TFT substrate 1 and the counter substrate 2 and functions as a light modulation layer.
  • unit pixel units which are arranged in a two-dimensional array.
  • the TFT substrate 1 has a TFT 4 disposed on an insulating glass substrate 1a, a pixel electrode (transparent conductive film) 5, and a wiring portion 6 including a scanning line and a signal line.
  • the counter substrate 2 includes a common electrode 7 formed on the entire surface of the glass plate, a color filter 8 disposed at a position facing the pixel electrode (transparent conductive film) 5 on the TFT substrate 1 side, and the TFT substrate 1. And a light shielding film 9 disposed at a position facing the TFT 4 and the wiring portion 6.
  • the counter substrate 2 further has an alignment film 11 for aligning liquid crystal molecules contained in the liquid crystal layer in a predetermined direction.
  • Polarizing plates 10a and 10b are disposed outside the TFT substrate 1 and the counter substrate 2 (on the opposite side of the liquid crystal layer), respectively.
  • the electric field between the counter substrate 2 and the pixel electrode (transparent conductive film) 5 is controlled by the TFT 4, and the orientation of the liquid crystal molecules in the liquid crystal layer 3 is changed by this electric field.
  • the light passing through 3 is modulated (shielded or translucent). As a result, the amount of light transmitted through the counter substrate 2 is controlled and displayed as an image.
  • the backlight 22 is installed in the lower part of the liquid crystal display 100, and this light passes from the lower part to the upper part in FIG.
  • the TFT substrate 1 is driven by a driver circuit 13 and a control circuit 14 connected via a TAB tape 12.
  • 15 is a spacer
  • 16 is a sealing material
  • 17 is a protective film
  • 18 is a diffuser plate
  • 19 is a prism sheet
  • 20 is a light guide plate
  • 21 is a reflector.
  • Reference numeral 23 denotes a holding frame
  • 24 denotes a printed circuit board.
  • FIG. 2 is an enlarged view of the main part of A in FIG.
  • a scanning line (gate wiring) 25 is formed on the glass substrate 1a, and a part of the scanning line 25 functions as a gate electrode 26 for controlling on / off of the TFT.
  • a gate insulating film (SiN) 27 is formed so as to cover the gate electrode 26.
  • a signal line (source-drain wiring) 34 is formed so as to cross the scanning line 25 via the gate insulating film 27, and a part of the signal line 34 functions as a source electrode 28 of the TFT.
  • an amorphous silicon channel layer active semiconductor layer
  • a signal line source-drain wiring
  • a passivation film protecting film, silicon nitride film
  • a pixel electrode (transparent conductive film) 5 formed of an indium zinc oxide (IZO) film containing zinc oxide is disposed therein.
  • the drain electrode 29 is a pixel electrode (transparent conductive film). ) 5 is in direct contact with and electrically connected to 5.
  • the TFT 4 When a gate voltage is applied to the TFT substrate via the scanning line to the gate electrode 26, the TFT 4 is turned on, and the driving voltage previously applied to the signal line passes from the source electrode 28 to the pixel via the drain electrode 29. Applied to the electrode (transparent conductive film) 5. When a predetermined level of driving voltage is applied to the pixel electrode (transparent conductive film) 5 in this way, a sufficient potential difference is generated between the counter substrate 2 and the liquid crystal molecules contained in the liquid crystal layer 3 are aligned. Light modulation occurs.
  • a reflective electrode (not shown) may be installed on the TFT to improve the brightness.
  • the end of the drain electrode 29 is in electrical contact with the pixel electrode (transparent conductive film) 5, and the pixel electrode (transparent conductive film) 5 may be in contact with the reflective electrode.
  • a voltage is applied between the source electrode 28 and the drain electrode 29 of the TFT shown in FIG.
  • the current to the drain electrode 29 is controlled, and the electric field of the liquid crystal layer 3 is controlled via the pixel electrode 5.
  • the light transmission amount of each pixel is modulated, and a moving image can be displayed.
  • the source-drain wiring 34, the scanning line 25, and the gate electrode 26 are formed from a thin film of an Al alloy such as Al—Nd for reasons such as easy processing.
  • the applicant of the present application also includes (i) Zn and / or Mg, (ii) Ni and / or Mn, and (iii) Fe and / or Cu as the Cu alloy film.
  • a Cu alloy film containing Co as an alloy element has been proposed (Patent Document 1).
  • a structure in which an underlying film (a Mo-containing underlying layer such as a pure Mo layer or Mo—Ti alloy layer) is interposed between the glass substrate and the Cu-based electrode / wiring.
  • an underlying film a Mo-containing underlying layer such as a pure Mo layer or Mo—Ti alloy layer
  • a wiring having a two-layer structure in which a pure Cu thin film is formed on a Mo-containing underlayer is used.
  • Patent Documents 2 to 4 the adhesion between the Cu wiring and the glass substrate is improved by interposing a refractory metal layer such as molybdenum (Mo) or chromium (Cr) between the Cu wiring and the glass substrate.
  • Mo molybdenum
  • Cr chromium
  • Patent Document 5 discloses a technique in which nickel or a nickel alloy and a polymer resin film are interposed as an adhesion layer between a Cu wiring and a glass substrate.
  • this technique there is a possibility that the resin film deteriorates during the high-temperature annealing process at the time of manufacturing a display display (for example, a liquid crystal panel), and the adhesiveness decreases.
  • the present invention has been made in view of such circumstances, and an object thereof is to maintain a low electrical resistance characteristic of a Cu-based material, while maintaining a glass substrate (hereinafter sometimes simply referred to as “substrate”).
  • Cu alloy film excellent in adhesion hereinafter, sometimes simply referred to as “adhesion”
  • Cu alloy film excellent in etching characteristics Cu alloy film excellent in etching characteristics
  • this Cu alloy film as TFT especially TFT
  • a flat panel display display device represented by a liquid crystal display, which is used without forming the Mo-containing underlayer on the gate electrode and the scanning line
  • Another object of the present invention is to provide a sputtering target for forming a Cu alloy film having excellent performance as described above.
  • a Cu alloy film for a display device (Cu alloy wiring thin film) which is a wiring directly in contact with a glass substrate on the substrate, and the Cu alloy film is selected from the group consisting of Ti, Al and Mg Cu alloy film for a display device containing one or more elements in total of 0.1 to 10.0 atomic%.
  • a Cu alloy film for a display device (Cu alloy wiring thin film) that is a wiring that is in direct contact with the glass substrate on the substrate, and the Cu alloy film is selected from the group consisting of Ti, Al, and Mg.
  • a Cu alloy film for a display device (Cu alloy wiring thin film) which is a wiring directly in contact with the glass substrate on the substrate, and the Cu alloy film is selected from the group consisting of Ti, Al and Mg Cu alloy film for a display device containing one or more elements in total in a range of 0.2 to 10.0 atomic%.
  • the Cu alloy film has a laminated structure including a base layer containing oxygen and an upper layer substantially free of oxygen, and the base layer is in contact with the substrate.
  • Cu alloy film for display device is a laminated structure including a base layer containing oxygen and an upper layer substantially free of oxygen, and the base layer is in contact with the substrate.
  • a Cu alloy film for a display device (Cu alloy wiring thin film) which is a wiring directly in contact with the glass substrate on the substrate,
  • the Cu alloy film is A Cu alloy containing a total of 0.2 to 10.0 atomic% of one or more elements selected from the group consisting of Ti, Al and Mg, and an underlayer containing oxygen; Pure Cu, or a Cu alloy containing Cu as a main component, the Cu alloy having a lower electrical resistivity than the underlayer, and an upper layer substantially free of oxygen;
  • a Cu alloy film for a display device wherein the underlayer is in contact with the substrate.
  • the Cu alloy film for the display device is A Cu alloy film for a display device that is a wiring directly in contact with a glass substrate on the substrate,
  • the Cu alloy film is An underlayer comprising a Cu alloy containing a total of 0.2 to 10.0 atomic% of one or more elements selected from the group consisting of Ti, Al and Mg, and oxygen; Pure Cu or a Cu alloy containing Cu as a main component, which is made of a Cu alloy having a lower electrical resistivity than the base layer, and an upper layer substantially free of oxygen, It is preferable that the underlayer is a Cu alloy film for a display device that is in contact with the substrate.
  • the display device according to (8), wherein the thin film transistor has a bottom gate structure, and a gate electrode and a scanning line of the thin film transistor include the Cu alloy film for the display device.
  • the display device is preferably the display device according to (8), wherein the thin film transistor has a bottom-gate structure, and a gate electrode and a scanning line of the thin film transistor are made of the Cu alloy film for the display device.
  • the Cu alloy sputtering target is a Cu alloy sputtering target made of a Cu alloy containing a total of 0.1 to 10.0 atomic% of one or more elements selected from the group consisting of Ti, Al, and Mg. It is preferable.
  • the present invention also includes a display device (in particular, a flat panel display represented by a liquid crystal display or an organic EL display) in which the Cu alloy film is used for a thin film transistor.
  • a display device in particular, a flat panel display represented by a liquid crystal display or an organic EL display
  • the Cu alloy film is used for a thin film transistor.
  • the thin film transistor has a bottom gate structure, and the Cu alloy film is used for a gate electrode and a scanning line of the thin film transistor and is in direct contact with a glass substrate.
  • the Cu alloy film is used for a gate electrode and a scanning line of the thin film transistor and is in direct contact with a glass substrate.
  • the present invention it is possible to realize a display device having a Cu alloy film having a low electrical resistance that can cope with an increase in the size of a liquid crystal display and an increase in operating frequency.
  • the Cu alloy film of the present invention has excellent adhesion to a transparent substrate (glass substrate) and also has excellent etching characteristics, the gate electrode and scanning line of a TFT of a display device (for example, a liquid crystal display) in particular.
  • a display device for example, a liquid crystal display
  • FIG. 1 is an enlarged schematic cross-sectional explanatory view showing a configuration of a typical liquid crystal display to which an amorphous silicon TFT substrate is applied.
  • FIG. 2 is a schematic cross-sectional explanatory view showing the configuration of the TFT substrate according to the embodiment of the present invention, and is an enlarged view of a main part of A in FIG.
  • FIG. 3 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 4 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 5 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 1 is an enlarged schematic cross-sectional explanatory view showing a configuration of a typical liquid crystal display to which an amorphous silicon TFT substrate is applied.
  • FIG. 2 is a schematic cross-sectional explanatory view showing the configuration of the TFT
  • FIG. 6 is an explanatory view showing an example of the manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 7 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 8 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 9 is an explanatory diagram showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 10 is an explanatory view showing an example of a manufacturing process of the TFT substrate shown in FIG. 2 in order.
  • FIG. 11 is a diagram showing the relationship between the heat treatment temperature and the film remaining rate for a Cu alloy film containing 0.1 at% X (Ti, Al, or Mg).
  • FIG. 12 is a graph showing the relationship between the heat treatment temperature and the film remaining rate for a Cu alloy film containing 2.0 at% X (Ti, Al, or Mg).
  • FIG. 13 is a diagram showing the relationship between the heat treatment temperature and the film remaining rate for a Cu alloy film containing 5.0 at% X (Ti, Al, or Mg).
  • FIG. 14 is a graph showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu alloy film containing 0.1 at% X (Ti, Al, or Mg).
  • FIG. 15 is a diagram showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu alloy film containing 2.0 at% X (Ti, Al, or Mg).
  • FIG. 16 is a graph showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu alloy film containing 5.0 at% X (Ti, Al, or Mg).
  • FIG. 17 is a diagram showing the relationship between the alloy element addition amount of the sample (Cu laminated film) immediately after film formation and the adhesion rate.
  • FIG. 18 is a diagram showing the relationship between the alloy element addition amount of the sample after heat treatment (Cu laminated film) and the adhesion rate.
  • FIG. 19 is a diagram showing the relationship between the oxygen concentration in the sputtering gas (Ar + O 2 ) used for forming the underlayer of the Cu laminated film and the adhesion rate.
  • FIG. 20 is a diagram showing the relationship between the film thickness of the underlayer in the Cu laminated film and the adhesion rate.
  • FIG. 21 is a diagram showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu laminated film containing 2.0 at% X (Ti, Al, or Mg).
  • FIG. 22 is a graph showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu laminated film containing 5.0 at% X (Ti, Al, or Mg).
  • FIG. 23 is a diagram showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu laminated film containing 10.0 at% X (Ti, Al, or Mg).
  • FIG. 24 is a schematic cross-sectional view for explaining an undercut amount measured in the example.
  • the inventors of the present invention have developed a Cu alloy film having excellent adhesion to a glass substrate (and excellent etching characteristics) while maintaining the low electrical resistance characteristic of a Cu-based material, and the TFT. We conducted intensive research to realize the display device used.
  • the present inventors use a Cu alloy containing an element that easily forms a chemical bond with a glass substrate as an alloy element for a Cu-based electrode / wiring, and chemically connects between the alloy element and the glass substrate constituent element.
  • the specific method was examined based on the idea that a bond should be formed.
  • the Cu alloy film which is a wiring in direct contact with the glass substrate, may be a Cu alloy film containing one or more elements selected from the group consisting of Ti, Al, and Mg as alloy elements. It was.
  • a glass substrate is a mixture of various metal oxides and contains a large amount of oxygen as a constituent element. It is considered that adhesion is improved by forming a chemical bond between this oxygen (for example, oxygen of SiO 2 which is a main component of the glass substrate) and the above Ti, Al and Mg.
  • Al and Mg react with SiO 2 in a system at a temperature of 20 to 300 ° C. and a pressure of 1 atm to form Si—Al—O and Si—Mg—O composite oxides, respectively.
  • Ti reacts with SiO 2 in a system at a temperature of 20 to 300 ° C. and a pressure of 1 atm to form TiSi or TiSi 2 nitride.
  • these elements are larger than the self-diffusion coefficient of the diffusion coefficient of Cu in Cu, alone was contained a small amount, and interface diffusion enrichment of the glass substrate by heating after film formation, SiO 2 at the interface It is considered that a chemical bond is formed by reacting with the glass substrate, and the adhesion to the glass substrate is drastically improved.
  • one or more elements selected from the group consisting of Ti, Al, and Mg contained in the Cu alloy film may be collectively referred to as X).
  • these elements may be collectively referred to as X.
  • X In a total of 0.1 atomic% (at%) or more (hereinafter, such a Cu alloy film of the present invention may be particularly referred to as “Cu—X-containing alloy film”).
  • the total is 0.2 atomic% or more, more preferably the total is 0.5 atomic% or more, and further preferably the total is 1.0 atomic% or more.
  • the X content is large. However, if the content is too large, the electrical resistance increases, so the total X content is 10 atom% or less (preferably 5.0 atoms). % Or less). From the viewpoint of making the electric resistance smaller, it is more preferable that X is 2.0 at% or less in total.
  • the Cu—X-containing alloy film can be provided with excellent adhesion by performing a heat treatment after the film formation. This is because the heat treatment (thermal energy) after film formation promotes concentration of the alloy element (X) at the glass substrate interface and formation of chemical bonds at the interface.
  • the above heat treatment conditions are effective for improving the adhesion as the temperature is higher and the holding time is longer.
  • the heat treatment temperature needs to be lower than the heat resistant temperature of the glass substrate, and if the holding time is excessively long, the productivity of the display device (liquid crystal display or the like) is lowered. Therefore, it is preferable that the heat treatment conditions include a temperature of 350 to 450 ° C. and a holding time of 30 to 120 minutes. This heat treatment also works effectively to reduce the electrical resistivity of the Cu—X containing alloy film, and is therefore preferable from the viewpoint of realizing a low electrical resistance.
  • the heat treatment may be a heat treatment performed for the purpose of further improving the adhesion, or a heat history after the formation of the Cu—X containing alloy film may satisfy the above temperature and time.
  • the Cu—X containing alloy film contains the specified amount of X, with the balance being Cu and inevitable impurities.
  • an alloy element effective for improving characteristics such as the above-mentioned “oxidation resistance (contact stability with ITO film)” is added to obtain a multi-element Cu alloy film and You can also
  • a sputtering method for the formation of the Cu—X containing alloy film.
  • an inert gas such as Ar is introduced into a vacuum, a plasma discharge is formed between the substrate and a sputtering target (hereinafter sometimes referred to as a target), and Ar ionized by the plasma discharge is converted into the above-mentioned
  • a thin film is produced by colliding with a target and knocking out atoms of the target and depositing them on a substrate.
  • any sputtering method such as a DC sputtering method, an RF sputtering method, a magnetron sputtering method, or a reactive sputtering method may be employed, and the formation conditions may be set as appropriate.
  • a total of 0.1 or more elements (X) selected from the group consisting of Ti, Al and Mg are used as the target.
  • X elements selected from the group consisting of Ti, Al and Mg.
  • a Cu-X-containing sputtering target having the same composition as the desired Cu-X-containing alloy film is made of a Cu alloy containing up to 10.0 atomic%, the desired components and A Cu—X-containing alloy film having a composition can be formed.
  • the composition of the Cu alloy film formed by the sputtering method and the composition of the sputtering target material may be slightly different.
  • the “deviation” of the composition is approximately several percent or less, and if the alloy composition of the sputtering target material is controlled within ⁇ 10% of the desired composition at the maximum, a Cu alloy film having a predetermined composition is formed. be able to.
  • the shape of the target includes those processed into an arbitrary shape (such as a square plate shape, a circular plate shape, or a donut plate shape) according to the shape or structure of the sputtering apparatus.
  • an arbitrary shape such as a square plate shape, a circular plate shape, or a donut plate shape
  • Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.
  • a Cu alloy film (I) A material containing a total of 0.2 to 10.0 atomic% on one or more elements selected from the group consisting of Ti, Al, and Mg, comprising an oxygen-containing underlayer, oxygen substantially A Cu laminated film (hereinafter, also referred to as “Cu laminated film (I)”) in contact with the substrate; or (II) a base layer composed of a Cu alloy and oxygen containing a total of 0.2 to 10.0 atomic% of one or more elements selected from the group consisting of Ti, Al, and Mg; Pure Cu or a Cu alloy containing Cu as a main component and having a lower electrical resistivity than the base layer, and having a laminated structure including an upper layer substantially free of oxygen,
  • the base layer is a Cu laminated film in contact with the substrate (herein
  • underlayer means a layer in direct contact with the substrate as described above
  • upper layer means a layer immediately above the underlayer
  • a total of one or more elements (X) selected from the group consisting of Ti, Al and Mg is 0.2 to 10. It contains 0 atomic%.
  • the glass substrate is a mixture of various metal oxides and contains a large amount of oxygen as a constituent element. It is considered that adhesion is improved by forming a chemical bond between this oxygen (for example, oxygen of SiO 2 which is a main component of the glass substrate) and the above Ti, Al and Mg.
  • one or more elements (X) selected from the group consisting of Ti, Al, and Mg are added in a total amount of 0.8. It is necessary to contain 2 atomic% (at%) or more. If the content of X is less than this, the absolute amount of X will be insufficient, the degree of concentration of X on the glass substrate interface will be small, and the degree of chemical bond formation at the interface will be small. It becomes difficult to exhibit good adhesion.
  • the content of X is preferably 0.5 atomic% or more in total, more preferably 1.0 atomic% or more in total.
  • the etching rate may increase as compared to a pure Cu film.
  • the corrosion potential when immersed in an etchant is greatly changed compared to a film containing pure Cu or Cu as a main ingredient.
  • the X content is suppressed to 10 atomic% or less in total. From the viewpoint of reducing the electrical resistance, the X content is preferably 5.0 at% or less in total.
  • Examples of the underlying layer of the Cu laminated film (I) or the Cu laminated film (II) include those containing the specified amount of X (alloy element) and the balance being Cu and inevitable impurities.
  • X alloy element
  • other elements can be added for the purpose of imparting other characteristics within a range not impairing the action of the present invention. That is, in addition to the alloy element (X), an alloy element effective for improving characteristics such as “oxidation resistance (contact stability with the ITO film)” and “corrosion resistance” is added to obtain a multi-element Cu alloy film. It can also be.
  • the chemical bond may be more firmly formed when the underlayer of the Cu laminated film (I) and the underlayer of the Cu laminated film (II) contain oxygen.
  • the element (X) is an element effective for forming a chemical bond with oxygen in the glass substrate as described above, but a certain amount of energy is required for the formation of this chemical bond.
  • the base layer in contact with the substrate in the Cu laminated film is a layer containing oxygen.
  • a layer containing oxygen as the base layer it may be formed by sputtering using a sputtering gas having an oxygen concentration within a certain range.
  • the above-mentioned method is a kind of reactive sputtering, and it is considered that chemical bonding between the alloy element (X) and oxygen in the glass substrate is promoted by oxygen plasma assist, and high adhesion is expressed.
  • the oxygen concentration of the sputtering gas is preferably 1% by volume or more and less than 20% by volume.
  • the oxygen concentration is preferably 5.0% by volume or more.
  • the oxygen concentration contained in the sputtering gas is preferably 20% by volume or less (more preferably 10% by volume or less).
  • sputtering gas for example, a mixed gas of oxygen having the above concentration and Ar can be used.
  • Ar is given as a representative example, but it is also possible to carry out with a rare gas such as Xe.
  • the preferable amount of oxygen contained in the underlayer is, for example, 0.5 to 30 atomic%.
  • the amount of oxygen contained in the underlayer is preferably 0.5 atomic% or more, more preferably 1 atomic% or more, still more preferably 2 atomic% or more, particularly Preferably it is 4 atomic% or more.
  • the amount of oxygen in the underlayer becomes excessive and the adhesiveness is excessively improved, a residue remains after wet etching and the wet etching property is lowered. Further, when the amount of oxygen becomes excessive, the electrical resistance of the Cu alloy film increases.
  • the amount of oxygen contained in the underlayer is preferably 30 atomic% or less. More preferably, it is 20 atomic% or less, More preferably, it is 15 atomic% or less, Most preferably, it is 10 atomic% or less.
  • the upper layer of the Cu laminated film (I) and the upper layer of the Cu laminated film (II) are preferably substantially free of oxygen from the viewpoint of reducing electric resistance.
  • the upper layer oxygen amount should not exceed the lower limit (for example, 0.5 atomic%) of the oxygen amount of the underlayer at the maximum.
  • a more preferable oxygen content in the upper layer is 0.1 atomic% or less, more preferably 0.05 atomic% or less, particularly preferably 0.02 atomic% or less, and most preferably 0 atomic%.
  • the upper layer is made of pure Cu or a Cu alloy mainly composed of Cu and having a lower electrical resistivity than the underlayer.
  • the electrical resistivity of the wiring can be further reduced as compared with the Cu laminated film (I).
  • the above-mentioned “Cu alloy whose main component is Cu having a lower electrical resistivity than the underlayer” is such that the electric resistivity is lower than that of the underlayer composed of a Cu alloy containing an adhesion improving element. What is necessary is just to control the kind and / or content of the alloy element appropriately.
  • Elements having low electrical resistivity can be easily selected from known elements with reference to numerical values described in the literature. However, even if the element has a high electrical resistivity, the electrical resistivity can be reduced by reducing the content (generally, about 0.05 to 1 atomic%). It is not necessarily limited to an element with low resistivity. Specifically, for example, Cu-0.5 atomic% Ni, Cu-0.5 atomic% Zn, Cu-0.3 atomic% Mn and the like are preferably used.
  • the film thickness of the underlayer in the Cu laminated film (I) or Cu laminated film (II) is preferably 10 nm or more and 200 nm or less.
  • the thickness of the underlayer is preferably 10 nm or more. If the thickness of the underlayer is thinner than this, the amount of alloy elements (X) in the underlayer needs to be, for example, more than 10 atomic% in total in order to compensate for the absolute amount of alloy elements. Excessive amount is not preferable because it tends to increase the electrical resistivity and deteriorate the etching characteristics as described above.
  • the film thickness of the underlayer is more preferably 20 nm or more.
  • the film thickness of the underlayer is too thick, it becomes difficult to control the wiring cross section to a desired tapered shape.
  • the oxygen-containing Cu alloy film has a higher etching rate than a Cu alloy film that does not substantially contain oxygen, undercutting easily occurs during etching, and the wiring cannot be patterned into a desired tapered shape.
  • the film thickness of the underlayer is thick, the ratio of the wiring portion having a high electrical resistivity in the Cu laminated film becomes relatively large, resulting in an increase in effective wiring resistance. Therefore, it is preferable that the film thickness of the underlayer be 200 nm or less. More preferably, it is less than 100 nm, More preferably, it is 50 nm or less.
  • the Cu laminated film can be provided with excellent adhesion by performing a heat treatment after the film formation. Moreover, since it acts effectively also for electrical resistivity reduction, it is preferable also from a viewpoint of implement
  • the heat treatment temperature needs to be lower than the heat resistant temperature of the glass substrate, and if the holding time is excessively long, the productivity of the display device (liquid crystal display or the like) is lowered. From these viewpoints, it is preferable that the conditions for the heat treatment are within a range of temperature: 350 to 450 ° C. and holding time: 30 to 120 minutes.
  • the heat treatment may be a heat treatment performed for the purpose of further improving the adhesion, or a heat history after forming the Cu laminated film may satisfy the temperature and time.
  • the Cu laminated film can be formed by the sputtering method as follows.
  • Cu laminated film (I) that is, when the underlying layer and the upper layer are made of Cu alloy films having the same alloy component composition, and the laminated structure is different between the underlying layer and the upper layer only in the presence or absence of oxygen.
  • the sputtering gas used for forming the underlayer is a mixed gas of Ar and O 2
  • the sputtering gas used for forming the upper layer is only Ar Can be mentioned.
  • the underlying layer is a Cu alloy film having a predetermined component and composition and the upper layer is, for example, a pure Cu film as the Cu laminated film (II), a Cu alloy target satisfying a prescribed component composition (lower For the formation of the base layer), a pure Cu target (for the upper layer), the Cu alloy target for the formation of the underlayer, a mixed gas of Ar and O 2 , and a pure Cu for the formation of the upper layer It is possible to form a film using only Ar using a target.
  • the Cu alloy film (Cu—X-containing alloy film, Cu laminated film) of the present invention is a TFT source electrode and / or drain electrode and signal line, and / or A preferred embodiment is that it is used for a gate electrode and a scanning line, and in particular, the TFT has a bottom gate type structure, and a Cu—X containing alloy film or a Cu laminated film is used for the gate electrode and scanning of the TFT.
  • the characteristics are sufficiently exhibited when used for a wire and in direct contact with a glass substrate.
  • the mutual Cu—X containing alloy film or the Cu laminated film may be the same, or the composition may be different within a specified range.
  • a Cu—X containing alloy film or Cu laminated film having a film thickness of about 200 nm is formed on a glass substrate (transparent substrate) 1a by sputtering.
  • the gate electrode 26 and the scanning line 25 are formed.
  • the side surface of the alloy film is preferably etched into a taper shape having an inclination angle of about 30 ° to 60 ° so that the coverage of the gate insulating film 27 is improved.
  • a gate insulating film (SiN film) 27 having a thickness of about 300 nm is formed using a method such as a plasma CVD method.
  • the film formation temperature of the plasma CVD method may be about 350 ° C.
  • a hydrogenated amorphous silicon film (a-Si: H) having a thickness of about 50 nm and a silicon nitride film (SiNx) having a thickness of about 300 nm are formed on the gate insulating film 27.
  • the silicon nitride film (SiNx) is patterned by backside exposure using the gate electrode 26 as a mask to form a channel protective film. Furthermore, as shown in FIG. 6, after forming an n + type hydrogenated amorphous silicon film (n + a-Si: H) doped with phosphorus and having a thickness of about 50 nm, a hydrogenated amorphous silicon film ( a-Si: H) and n + type hydrogenated amorphous silicon film (n + a-Si: H) are patterned.
  • a sputtering method is used to form a Cu—X-containing alloy film or Cu laminated film having a film thickness of about 300 nm, followed by patterning, whereby the source electrode 28 integrated with the signal line, the pixel A drain electrode 29 directly connected to the electrode (transparent conductive film) 5 is formed.
  • a protective film (passivation film) is formed by forming a silicon nitride film 30 with a film thickness of, for example, about 300 nm using, for example, a plasma CVD apparatus. The film formation at this time is performed at about 250 ° C., for example. Then, after a photoresist layer 31 is formed on the silicon nitride film 30, the silicon nitride film 30 is patterned, and contact holes 32 are formed in the silicon nitride film 30 by, for example, dry etching. Although not shown, a contact hole is formed at a portion corresponding to connection with TAB on the gate electrode at the end of the panel at the same time.
  • the photoresist layer 31 is stripped using, for example, an amine-based stripping solution, and finally, as shown in FIG. A pixel electrode (transparent conductive film) 5 is formed by forming an ITO film having a thickness of about 40 nm and performing patterning by wet etching.
  • an ITO film is used as the pixel electrode (transparent conductive film) 5, but an IZO film (InOx—ZnOx-based conductive oxide film) may be used. Further, polysilicon may be used as the active semiconductor layer instead of amorphous silicon.
  • a liquid crystal display (display device) as shown in FIG. 1 described above may be produced by an ordinary method.
  • Example 1 In order to evaluate the adhesion between the Cu alloy film and the glass substrate, a peeling test using the following tape was performed.
  • Example preparation First, on a glass substrate (Corning Eagle 2000, diameter 100 mm ⁇ thickness 0.7 mm) by a DC magnetron sputtering method (deposition conditions are as follows) at room temperature, a pure Cu film, a pure Mo film, or A Cu alloy film having a composition shown in Table 1 was formed to a thickness of 300 nm. Then, after the film formation, heat treatment was performed for 30 minutes at 350 ° C. in a vacuum atmosphere to obtain a sample for adhesion evaluation.
  • pure Cu and pure Mo were used for the sputtering target for the formation of the pure Cu film and the pure Mo film, respectively.
  • the film remaining rate of the pure Cu film is about 5% and does not show adhesion to the glass substrate, whereas the film remaining rate of the pure Mo film is 100% and has good adhesion to the glass substrate. Show. However, the pure Mo film has a demerit that the electric resistance at room temperature is considerably higher than that of pure Cu.
  • Cu alloy films containing alloy elements other than X have a film residual rate of almost zero or less than 70%, whereas Cu—X containing alloy films containing a prescribed amount of X It can be seen that the film residual ratio is 90% or more and shows good adhesion to the glass substrate.
  • Example 2 A Cu—X containing alloy film was formed, and the influence of the heat treatment after the film formation on the adhesion to the glass substrate (the film remaining rate) was examined.
  • A Sample prepared as described above (as-deposited sample),
  • C A sample subjected to heat treatment held at 400 ° C. for 30 minutes in a vacuum atmosphere,
  • D Samples were each heat-treated at 450 ° C. for 30 minutes in a vacuum atmosphere.
  • FIGS. 11 shows the relationship between the heat treatment temperature and the film remaining rate for a Cu alloy film containing 0.1 at% X (Ti, Al or Mg).
  • FIG. 12 shows 2.0 at% X The relationship between the heat treatment temperature and the film remaining rate is shown for a Cu alloy film containing (Ti, Al or Mg).
  • FIG. 13 shows the relationship between the heat treatment temperature and the film remaining rate for a Cu alloy film containing 5.0 at% X (Ti, Al or Mg).
  • Example 3 A Cu—X containing alloy film was formed, and the electrical resistivity of the alloy film was measured and evaluated.
  • the various formed Cu—X-containing alloy films are subjected to photolithography and wet etching to form a stripe pattern (electric resistivity measurement pattern) having a width of 100 ⁇ m and a length of 10 mm.
  • the electrical resistivity was measured at room temperature by a direct current four-probe method using a prober.
  • the electrical resistivity was also measured for each of the following samples (a) to (d) (stripe pattern).
  • A Sample prepared as described above (as-deposited stripe pattern),
  • B a stripe pattern subjected to a heat treatment held at 350 ° C. for 30 minutes in a vacuum atmosphere;
  • C a stripe pattern subjected to a heat treatment held at 400 ° C. for 30 minutes in a vacuum atmosphere;
  • D Striped pattern subjected to heat treatment held at 450 ° C. for 30 minutes in a vacuum atmosphere
  • FIG. 14 shows the relationship between the heat treatment temperature and the electrical resistivity for a Cu alloy film containing 0.1 at% X (Ti, Al or Mg).
  • FIG. 15 shows 2.0 at% X ( The relationship between heat treatment temperature and electrical resistivity is shown for a Cu alloy film containing Ti, Al, or Mg).
  • FIG. 16 shows the relationship between the heat treatment temperature and the electrical resistivity for a Cu alloy film containing 5.0 at% X (Ti, Al or Mg).
  • the electrical resistivity of the Cu—X containing alloy film increases in proportion to the alloy element content in the as-deposited state, and the X content is 2.0 to 5.0 at%.
  • the Cu—X containing alloy film has a relatively high electrical resistivity. However, it can be seen that the electrical resistivity is reduced by the heat treatment, and that the electrical resistivity is drastically reduced by performing the heat treatment at a temperature of 350 ° C. or higher than in the as-deposited state.
  • Example 4 In order to evaluate the adhesion between the Cu laminated film and the glass substrate, a peel test using the following tape was performed.
  • Example preparation On the glass substrate (Corning Eagle 2000, diameter 100 mm ⁇ thickness 0.7 mm), DC magnetron sputtering method (film formation conditions are as follows), and various contents of Al, Mg or Ti A Cu alloy film containing oxygen or a pure Cu film as a comparative example is formed, and then a film having the same alloy component composition as that of the underlayer and substantially free of oxygen is formed as an upper layer on the underlayer. Thus, a Cu laminated film was obtained. The total film thickness of the Cu laminated film was 300 nm, and the film thickness of the underlayer was 50 nm.
  • the sputtering target a pure Cu sputtering target or a pure Cu sputtering target with an additive alloy element (a pure metal chip of Al, Mg, or Ti) chip-on was used.
  • a mixed gas of Ar + 5 vol% O 2 was used as a sputtering gas.
  • pure Ar gas was used as the sputtering gas.
  • the mixing ratio of the Ar gas and O 2 gas in the mixed gas is set at a partial pressure of Ar gas and O 2 gas partial pressure ratio was set at a flow rate ratio of Ar gas and O 2 gas.
  • a sample immediately after film formation as described above (as-depo state) and a sample subjected to heat treatment at 350 ° C. for 30 minutes in a vacuum atmosphere after film formation were prepared as samples for adhesion evaluation. .
  • FIG. 17 shows the relationship between the alloying element (Al, Mg or Ti) content of the sample immediately after the film formation and the adhesion rate. From FIG. 17, it can be seen that the Cu laminated film of the present invention is superior in adhesion as compared with a pure Cu film. In particular, it can be seen that a Cu—Al binary Cu laminated film in which the alloy element is Al exhibits excellent adhesion.
  • FIG. 18 shows the relationship between the alloy element (Al, Mg or Ti) content of the sample after the heat treatment and the adhesion rate. It can be seen from FIG. 18 that the adhesion is sufficiently improved by the heat treatment as compared with the sample immediately after the film formation.
  • the Cu—Al binary Cu laminated film in which the alloy element is Al and the Cu—Mg binary Cu laminated film in which the alloy element is Mg have an adhesion rate of almost 100% and have excellent adhesion. You can see that
  • Example 5 The influence of the oxygen concentration of the sputtering gas used for forming the underlying layer of the Cu laminated film on the adhesion to the glass substrate was investigated.
  • a Cu laminated film As a Cu laminated film, a Cu-2 at% Al alloy laminated film, a Cu-2 at% Mg alloy laminated film, or a Cu-2 at% Ti alloy laminated film is formed, and the oxygen concentration in the sputtering gas used for forming the underlayer is changed. Except for this, a Cu laminated film was formed by the same method as in Example 4 to obtain an adhesion evaluation sample (as-depo state sample), and the adhesion was evaluated. The result is shown in FIG.
  • FIG. 19 shows the relationship between the oxygen concentration in the sputtering gas used for the underlayer and the adhesion rate. From FIG. 19, the absolute value of the saturation adhesion rate varies depending on the type of the alloy element (X), but in any alloy element, the adhesion rate increases as the oxygen concentration in the sputtering gas increases (adhesion property). Tend to improve). It can be seen that the increase in the adhesion rate due to the increase in the oxygen concentration in the sputtering gas is saturated at an oxygen concentration of about 10% by volume in any alloy element.
  • Example 6 The influence of the film thickness of the underlayer in the Cu laminated film on the adhesion to the glass substrate was examined.
  • a Cu laminated film As a Cu laminated film, a Cu-2 at% Al alloy laminated film, a Cu-2 at% Mg alloy laminated film, or a Cu-2 at% Ti alloy laminated film is formed, and each Cu laminated film (the total film thickness is 300 nm). Except for changing the film thickness of the underlayer in the range of 10 to 200 nm, a Cu laminated film was formed by the same method as in Example 4 to obtain an adhesion evaluation sample (as-depo state sample). Sex was evaluated. The result is shown in FIG.
  • FIG. 20 shows the relationship between the film thickness of the underlying layer and the adhesion rate in each of the Cu laminated films. From FIG. 20, the absolute value of the saturation adhesion rate varies depending on the type of the alloy element (X), but in any alloy element, the adhesion rate increases as the film thickness of the underlayer increases (the adhesion property increases). Improved). It can be seen that the increase in the adhesion rate due to the increase in the thickness of the underlayer is saturated when the thickness of the underlayer is about 100 nm.
  • Example 7 The effects of the type and content of alloy elements in the Cu laminated film and the heat treatment temperature on the electrical resistance of the Cu laminated film were investigated.
  • An alloy laminated film or Cu— (2.0 at%, 5.0 at%, or 10.0 at%) Ti alloy laminated film is formed, and heat treatment is performed without heat treatment (25 ° C.) or heat treatment temperature: 350 to 450 ° C. Except for the change in the range, a Cu laminated film was formed by the same method as in Example 4 to obtain an electrical resistivity measurement sample (a sample in an as-depo state, a sample after heat treatment).
  • the sample was subjected to photolithography and wet etching to be processed into a stripe pattern (electric resistivity measurement pattern) having a width of 100 ⁇ m and a length of 10 mm, and the electrical resistivity of the pattern was then measured using a prober.
  • the measurement was performed at room temperature by a four-probe method. The results are shown in FIGS.
  • FIG. 21 is a diagram showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu laminated film containing 2.0 at% X (Ti, Al, or Mg), and FIG. It is the figure which showed the relationship between heat processing temperature and an electrical resistivity about Cu laminated film containing Ti, Al, or Mg).
  • FIG. 23 is a graph showing the relationship between the heat treatment temperature and the electrical resistivity for a Cu laminated film containing 10.0 at% X (Ti, Al, or Mg).
  • the electrical resistivity of the Cu laminated film increases in proportion to the content of the alloy element in the as-deposited state.
  • the electrical resistivity is reduced by the heat treatment, and that the electrical resistivity is drastically reduced by performing the heat treatment at a temperature of 350 ° C. or higher than in the as-deposited state.
  • the upper layer is a pure Cu film and the underlayer
  • the effective electrical resistivity of the wiring can be reduced to a level that does not cause a problem in practice.
  • Example 8 In order to evaluate the wet etching property of the Cu laminated film, an etching test was performed by the following method.
  • a Cu laminated film was formed by the same method as described in Example 4, and an etching test sample (as-depo state sample) was formed. )
  • any sample in which the Cu laminated film of the present invention was formed had an undercut amount of 0.5 ⁇ m or less, and there was no problem in wet etching property. In addition, no residue was found in the etched part.
  • the present invention it is possible to realize a display device having a Cu alloy film with a low electrical resistance that can cope with an increase in the size of a liquid crystal display and an increase in operating frequency.
  • the Cu alloy film of the present invention has excellent adhesion to a transparent substrate (glass substrate) and also has excellent etching characteristics, the gate electrode and scanning line of a TFT of a display device (for example, a liquid crystal display) in particular.
  • a display device for example, a liquid crystal display
  • TFT substrate 1a Glass substrate 2 Counter substrate (counter electrode) 3 Liquid crystal layer 4 Thin film transistor (TFT) 5 Pixel electrode (transparent conductive film) 6 Wiring part 7 Common electrode 8 Color filter 9 Light shielding film 10a, 10b Polarizing plate 11 Alignment film 12 TAB tape 13 Driver circuit 14 Control circuit 15 Spacer 16 Sealing material 17 Protective film 18 Diffusion plate 19 Prism sheet 20 Light guide plate 21 Reflecting plate 22 Backlight 23 Holding frame 24 Printed circuit board 25 Scan line (gate wiring) 26 Gate electrode 27 Gate insulating film 28 Source electrode 29 Drain electrode 30 Passivation film (protective film, silicon nitride film) 31 Photoresist layer 32 Contact hole 34 Signal line (source-drain wiring) 100 LCD display

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明は、Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れた、表示装置用Ｃｕ合金膜を提供する。本発明は、基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有する表示装置用Ｃｕ合金膜に関する。本発明は、前記表示装置用Ｃｕ合金膜を含む薄膜トランジスタを備える表示装置も含むものである。該表示装置としては、該薄膜トランジスタがボトムゲート型構造を有し、該薄膜トランジスタのゲート電極および走査線が前記表示装置用Ｃｕ合金膜を含み、ガラス基板に直接接触されている態様が好ましい。

Description

表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
　本発明は、表示装置およびこれに用いるＣｕ合金膜に関するものであり、特に、表示装置の薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴという場合がある。）において、ガラス基板と直接接触する配線を構成するＣｕ合金膜、および該Ｃｕ合金膜が上記薄膜トランジスタに用いられた、例えば液晶ディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイ（表示装置）、並びに上記Ｃｕ合金膜の形成に用いられるスパッタリングターゲットに関する。尚、以下では、表示装置のうち、液晶ディスプレイを例に説明するが、これに限定する意図ではない。
　例えば液晶ディスプレイは、小型の携帯電話から１００インチを超す大型テレビに至るまで様々な分野に用いられている。この液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分類される。このうち、スイッチング素子としてＴＦＴを組み込んだアクティブマトリックス型液晶ディスプレイは、画質が高品質で高速の動画にも対応できるため、液晶ディスプレイの主流となっている。
　図１は、アクティブマトリックス型液晶ディスプレイに適用される代表的な液晶ディスプレイの構成を示したものである。この液晶ディスプレイの構成および動作原理を、図１を参照しながら説明する。
　まず、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを単位画素ユニットとし、これが２次元アレイ状に配列した構造を有している。
　ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、画素電極（透明導電膜）５、走査線や信号線を含む配線部６を有している。
　また、対向基板２は、ガラス板の全面に形成された共通電極７と、ＴＦＴ基板１側の画素電極（透明導電膜）５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は更に、液晶層に含まれる液晶分子を所定の向きに配向させるための配向膜１１を有している。
　ＴＦＴ基板１および対向基板２の外側（液晶層の反対側）には、それぞれ偏光板１０ａ、１０ｂが配置されている。
　液晶ディスプレイ１００では、各画素において、対向基板２と画素電極（透明導電膜）５との間の電界が、ＴＦＴ４によって制御され、この電界によって液晶層３における液晶分子の配向が変化し、液晶層３を通過する光が変調（遮光や透光）される。これにより、対向基板２を透過する光の透過量が制御されて、画像として表示される。
　液晶ディスプレイ１００の下部にはバックライト２２が設置され、この光が図１の下部から上部へと通過する。
　また、ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３および制御回路１４によって駆動される。
　尚、図１中、１５はスペーサー、１６はシール材、１７は保護膜、１８は拡散板、１９はプリズムシート、２０は導光板、２１は反射板を示す。また２３は保持フレーム、２４はプリント基板を示す。
　図２は、図１中、Ａの要部拡大図である。図２では、ガラス基板１ａ上に走査線（ゲート配線）２５が形成されており、走査線２５の一部はＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（ＳｉＮ）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース－ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル層（活性半導体層）、信号線（ソース－ドレイン配線）３４、パッシベーション膜（保護膜、窒化シリコン膜）３０が順次形成されている。このタイプは一般にボトムゲート型と呼ばれる。
　ゲート絶縁膜２７上の画素領域には、例えば（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）膜や、（Ｉｎ２Ｏ３）中に酸化亜鉛を含む酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）膜によって形成された画素電極（透明導電膜）５が配置されており、図２において、ドレイン電極２９は、画素電極（透明導電膜）５に直接コンタクトして電気的に接続される構造となっている。
　このＴＦＴ基板に、走査線を経由してゲート電極２６にゲート電圧を印加すると、ＴＦＴ４がオン状態となり、あらかじめ信号線に印加されていた駆動電圧がソース電極２８からドレイン電極２９を経由して画素電極（透明導電膜）５に印加される。そして、この様に画素電極（透明導電膜）５に所定レベルの駆動電圧が印加されると、対向基板２との間に十分な電位差が生じ、液晶層３に含まれる液晶分子が配向して光変調が生じる。
　またＴＦＴの上部には、輝度向上のために反射電極（図示せず）が設置される場合がある。ドレイン電極２９の端部は、画素電極（透明導電膜）５と電気的に接触し、更にこの画素電極（透明導電膜）５が上記反射電極と接触している場合がある。
　図２に示したＴＦＴのソース電極２８とドレイン電極２９の間には電圧が印加されているが、ゲート電極２６の電圧をＯＮ／ＯＦＦ制御することにより、チャンネル層を経由してソース電極２８からドレイン電極２９への電流を制御し、画素電極５を経由して液晶層３の電界を制御し、この結果、各画素の光透過量が変調され、動画像を表示することもできる。
　上記ソース－ドレイン配線３４や走査線２５、ゲート電極２６は、加工が容易であるなどの理由により、Ａｌ－ＮｄなどのＡｌ合金の薄膜から形成されている。
　しかしながら、近年は、液晶ディスプレイの大型化や動作周波数が６０ｋＨｚから１２０ｋＨｚへと変更する等の事情により、配線の電気抵抗の更なる低減が必須課題となっており、より小さい電気抵抗を示す配線材料へのニーズが高まっている。そこで、テレビ用途の大型パネルを中心に、純ＡｌやＡｌ合金などのＡｌ系材料に比べて電気抵抗率が小さく、また、ヒロック耐性に優れたＣｕ系材料が注目されている（金属［バルク材］の室温における電気抵抗率は、純Ａｌが２．７×１０－６Ω・ｃｍであるのに対し、純Ｃｕは１．８×１０－６Ω・ｃｍである）。
　本願出願人も、透明導電膜とＣｕ合金膜を直接接続させるべく、該Ｃｕ合金膜として、（ｉ）Ｚｎおよび／またはＭｇ、更に（ii）Ｎｉおよび／またはＭｎ、更に（iii）Ｆｅおよび／またはＣｏを合金元素として含むＣｕ合金膜を提案している（特許文献１）。
　しかし、Ｃｕ系材料を配線に適用した場合、ガラス基板や絶縁膜との密着性がＡｌ系材料よりも劣るという課題がある。特に、ガラス基板上に形成する場合、以下の様な問題がある。即ち、液晶ディスプレイのガラス基板には、通常（ＳｉＯ２，Ａｌ２Ｏ３，ＢａＯ，Ｂ２Ｏ３）を主成分とするガラスが使用されているが、Ｃｕ系材料からなる電極・配線（Ｃｕ系電極・配線、またはＣｕ系配線という）は、このガラス基板との密着性が悪く、Ｃｕ系電極・配線がガラス基板から剥離しやすい、といった問題がある。上記特許文献１は、上記Ｃｕ合金膜とガラス基板や絶縁膜との密着性を十分検討したものではなく、Ｃｕ合金膜のガラス基板等との密着性を高めるには、更なる検討が必要であると考える。
　よって、従来のＣｕ系電極・配線を採用した液晶ディスプレイでは、ガラス基板とＣｕ系電極・配線の間に下地膜（純Ｍｏ層、Ｍｏ－Ｔｉ合金層などのＭｏ含有下地層）を介した構造をとっている。例えば、Ｍｏ含有下地層に純Ｃｕ薄膜を形成した２層構造の配線が使用されている例がある。
　例えば特許文献２～４には、Ｃｕ系配線とガラス基板との間に、モリブデン（Ｍｏ）やクロム（Ｃｒ）などの高融点金属層を介在させて、Ｃｕ系配線とガラス基板の密着性向上を図り、パターン形成時のＣｕ系配線の浮き上がりや破断を抑制する技術が示されている。
　しかしながら、このような２層構造配線は、プロセスが複雑になり、プロセスコストがかかる。また、電気抵抗の高いＭｏ含有下地層が配線下地にあるため、２層全体としての配線抵抗（実効的配線抵抗）が高くなるといった課題がある。具体的には、上記ＣｒやＭｏの電気抵抗率は、Ｃｕよりも高いため（Ｃｒの電気抵抗率：１２．９×１０-6Ω・ｃｍ、Ｍｏの電気抵抗率：１０．０×１０-6Ω・ｃｍ）、Ｃｕ系配線と高融点金属層の２層配線は、配線電気抵抗増大による信号遅延や電力損失が問題となる。更に、Ｃｕと高融点金属（Ｍｏ等）という異種金属を積層させるため、薬液を用いたウェットエッチングの際に、Ｃｕと高融点金属との界面で腐食が生ずるおそれがある。また、材質の異なる薄膜を積層させていることから、配線形状にパターニングする際に、ウェットエッチングによるテーパー制御が難しいといった課題がある。具体的に、例えば２層構造における下層のエッチングレートが上層よりも速い場合には、下層がくびれるアンダーカットが生じて、配線断面を望ましい形状（例えばテーパ角が４５～６０°程度である形状）に形成できないといった問題が生じ得る。
　特許文献５は、Ｃｕ系配線とガラス基板との間に、密着層としてニッケル又はニッケル合金と高分子系樹脂膜とを介在させる技術を開示している。しかしこの技術では、表示ディスプレイ（例えば液晶パネル）の製造時における高温アニール工程で樹脂膜が劣化し、密着性が低下するおそれがある。
日本国特開２００７－１７９２６号公報 日本国特開平７－６６４２３号公報 日本国特開平８－８４９８号公報 日本国特開平８－１３８４６１号公報 日本国特開平１０－１８６３８９号公報
　本発明はこの様な事情に鑑みてなされたものであって、その目的は、Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板（以下、単に「基板」ということがある）との密着性（以下、単に「密着性」ということがある）に優れたＣｕ合金膜や、更には、エッチング特性にも優れたＣｕ合金膜、およびこのＣｕ合金膜をＴＦＴ（特には、ＴＦＴのゲート電極および走査線）に上記Ｍｏ含有下地層を形成させずに用いた、例えば液晶ディスプレイに代表されるフラットパネルディスプレイ（表示装置）を提供することにある。また本発明は、上記の様な優れた性能を有するＣｕ合金膜を形成するためのスパッタリングターゲットを提供することも目的とする。
　本発明の要旨を以下に示す。
（１）　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜（Ｃｕ合金配線薄膜）であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有する表示装置用Ｃｕ合金膜。
（２）　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜（Ｃｕ合金配線薄膜）であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～５．０原子％含有する表示装置用Ｃｕ合金膜。
（３）　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜（Ｃｕ合金配線薄膜）であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有する表示装置用Ｃｕ合金膜。
（４）　前記Ｃｕ合金膜は、酸素を含む下地層と、酸素を実質的に含まない上層と、を含む積層構造を有し、前記下地層は前記基板と接触している（３）に記載の表示装置用Ｃｕ合金膜。
（５）　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜（Ｃｕ合金配線薄膜）であって、
　前記Ｃｕ合金膜は、
　Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有するＣｕ合金および酸素を含む下地層と、
　純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって、前記下地層よりも電気抵抗率の低いＣｕ合金を含み、酸素を実質的に含まない上層と、
　を含む積層構造を有し、前記下地層は前記基板と接触している表示装置用Ｃｕ合金膜。
　なお、上記表示装置用Ｃｕ合金膜は、
　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、
　前記Ｃｕ合金膜は、
　Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有するＣｕ合金および酸素からなる下地層と、
　純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって、前記下地層よりも電気抵抗率の低いＣｕ合金からなり、酸素を実質的に含まない上層と、
　を含む積層構造を有し、前記下地層は前記基板と接触している表示装置用Ｃｕ合金膜であることが好ましい。
（６）　前記下地層は、酸素濃度が１体積％以上２０体積％未満であるスパッタリングガスを用いて、スパッタリング法により形成されたものである（４）または（５）に記載の表示装置用Ｃｕ合金膜。
（７）　前記下地層の膜厚は、１０ｎｍ以上２００ｎｍ以下である（４）～（６）のいずれかに記載の表示装置用Ｃｕ合金膜。
（８）　（１）～（７）のいずれかに記載の表示装置用Ｃｕ合金膜を含む薄膜トランジスタを備える表示装置。
（９）　前記薄膜トランジスタがボトムゲート型構造を有し、該薄膜トランジスタのゲート電極および走査線が前記表示装置用Ｃｕ合金膜を含む（８）に記載の表示装置。
　なお、上記表示装置は、前記薄膜トランジスタがボトムゲート型構造を有し、該薄膜トランジスタのゲート電極および走査線が前記表示装置用Ｃｕ合金膜からなる（８）に記載の表示装置であることが好ましい。
（１０）　フラットパネルディスプレイである（８）または（９）に記載の表示装置。
（１１）　Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有するＣｕ合金を含むＣｕ合金スパッタリングターゲット。
　なお、上記Ｃｕ合金スパッタリングターゲットは、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有するＣｕ合金からなるＣｕ合金スパッタリングターゲットであることが好ましい。
　また、本発明は、前記Ｃｕ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置（特には、液晶ディスプレイ、有機ＥＬディスプレイに代表されるフラットパネルディスプレイ）も含むものである。
　また、前記表示装置として、前記薄膜トランジスタがボトムゲート型構造を有するものであって、前記Ｃｕ合金膜が、該薄膜トランジスタのゲート電極および走査線に用いられ、かつガラス基板に直接接触された形態のものが、該Ｃｕ合金膜の効果が存分に発揮されるので好ましい。
　本発明によれば、液晶ディスプレイの大型化や動作周波数の高域化に対応することのできる低電気抵抗のＣｕ合金膜を有する表示装置を実現できる。また、本発明のＣｕ合金膜は透明基板（ガラス基板）との密着性に優れていると共に、エッチング特性にも優れているので、表示装置（例えば液晶ディスプレイ）の特にＴＦＴのゲート電極および走査線に適用したときに、上記Ｍｏ含有下地層を形成せずに透明基板（ガラス基板）上に形成でき、上記Ｍｏ含有下地層の省略を可能にした高性能の表示装置を、製造コストを低減して提供することができる。
図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。 図２は、本発明の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図であり、図１中のＡの要部拡大図である。 図３は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図４は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図５は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図６は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図７は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図８は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図９は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１０は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１１は、０．１ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と膜残存率の関係を示した図である。 図１２は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と膜残存率の関係を示した図である。 図１３は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と膜残存率の関係を示した図である。 図１４は、０．１ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示した図である。 図１５は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示した図である。 図１６は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示した図である。 図１７は、成膜直後の試料（Ｃｕ積層膜）の合金元素添加量と、密着率との関係を示した図である。 図１８は、熱処理後の試料（Ｃｕ積層膜）の合金元素添加量と、密着率との関係を示した図である。 図１９は、Ｃｕ積層膜の下地層形成に用いるスパッタリングガス（Ａｒ＋Ｏ２）中の酸素濃度と密着率との関係を示した図である。 図２０は、Ｃｕ積層膜における下地層の膜厚と、密着率との関係を示した図である。 図２１は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図である。 図２２は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図である。 図２３は、１０．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図である。 図２４は、実施例で測定するアンダーカット量を説明するための模式断面図である。
　本発明者らは、Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れた（更には、エッチング特性にも優れた）Ｃｕ合金膜、およびこれをＴＦＴに用いた表示装置を実現すべく鋭意研究を行った。
　まず、Ｃｕ系電極・配線とガラス基板との密着性を高めるには、該Ｃｕ系電極・配線を構成する元素とガラス基板を構成する元素（以下、ガラス基板構成元素という）との間で、化学的な結合を形成（具体的には、化学吸着や界面反応層等を形成）させることが望ましい、と考えた。その理由は、「化学吸着や界面反応層の形成などによる化学的な結合」の方が、「物理吸着などによる物理的な結合」よりも結合エネルギー（結合力）が大きいため、界面でより強い密着力を発揮できると考えられるからである。
　しかし、Ｃｕ系電極・配線を構成するＣｕとガラス基板構成元素との間では化学的な結合が形成し難い。よって本発明者らは、ガラス基板と化学的な結合を形成し易い元素を、合金元素として含むＣｕ合金をＣｕ系電極・配線に用い、該合金元素とガラス基板構成元素の間で化学的な結合を形成させればよい、との着想のもとでその具体的方法について検討した。
　その結果、ガラス基板と直接接触する配線であるＣｕ合金膜を、合金元素として、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を含むＣｕ合金膜とすればよいことを見出した。ガラス基板は多種の金属酸化物の混合物であり、構成元素として酸素を多く含んでいる。この酸素（例えば、ガラス基板の主成分であるＳｉＯ２の酸素）と、上記Ｔｉ、ＡｌおよびＭｇとの間で化学的な結合が形成されることにより、密着性が向上するものと考えられる。
　具体的には、ＡｌおよびＭｇは、温度：２０～３００℃、圧力：１ａｔｍの系において、ＳｉＯ２と反応し、Ｓｉ－Ａｌ－Ｏ、Ｓｉ－Ｍｇ－Ｏの複合酸化物をそれぞれ形成する。またＴｉは、温度：２０～３００℃、圧力：１ａｔｍの系において、ＳｉＯ２と反応し、ＴｉＳｉまたはＴｉＳｉ２の窒化物を形成する。
　また、これらの元素は、Ｃｕ中の拡散係数がＣｕの自己拡散係数よりも大きく、少量を含有させただけでも、成膜後の加熱によりガラス基板との界面に拡散濃化し、界面でＳｉＯ２と反応を起こして化学的な結合を形成し、ガラス基板との密着性を飛躍的に向上させると考えられる。
　上記効果を十分に発揮させるには、Ｃｕ合金膜中に含まれるＴｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素（以下、これらの元素を総称してＸという場合がある）を合計で０．１原子％（ａｔ％）以上含有させる必要がある（以下、この様な本発明のＣｕ合金膜を、特に「Ｃｕ－Ｘ含有合金膜」という場合がある）。好ましくは合計で０．２原子％以上、より好ましくは合計で０．５原子％以上、更に好ましくは合計で１．０原子％以上である。
　ガラス基板との密着性向上の観点からは、Ｘの含有量が多いほど望ましいが、多過ぎると電気抵抗が増大するため、Ｘの含有量は合計で１０原子％以下（好ましくは５．０原子％以下）に抑える必要がある。電気抵抗をより小さくする観点からは、Ｘを合計で２．０原子％以下とすることがより好ましい。
　前記Ｃｕ－Ｘ含有合金膜は、成膜後に熱処理を施すことによって、格段に優れた密着力が得られる。これは、成膜後の熱処理（熱エネルギー）により、合金元素（Ｘ）のガラス基板界面への濃化、および界面での化学結合形成が促進されるためである。
　上記熱処理の条件は、温度が高いほど、また保持時間が長いほど、密着性向上に有効に作用する。しかし、熱処理温度はガラス基板の耐熱温度以下にする必要があり、また、保持時間が過度に長いと、表示装置（液晶ディスプレイ等）の生産性の低下を招く。よって、上記熱処理の条件は、温度：３５０～４５０℃、保持時間：３０～１２０分間の範囲内とすることが好ましい。この熱処理は、Ｃｕ－Ｘ含有合金膜の電気抵抗率低減にも有効に作用するため、低電気抵抗を実現させる観点からも好ましい。
　前記熱処理は、密着性の更なる向上を目的に行う熱処理であってもよいし、前記Ｃｕ－Ｘ含有合金膜形成後の熱履歴が、上記温度・時間を満たすものであってもよい。
　上記Ｃｕ－Ｘ含有合金膜は、上記規定量のＸを含み、残部がＣｕおよび不可避不純物である。
　また、本発明の作用を損なわない範囲で、他の特性付与を目的として、その他の元素を添加することもできる。即ち、Ｃｕ－Ｘ含有合金膜を、例えばボトムゲート型構造を有するＴＦＴのゲート電極および走査線に適用する場合、その特性として、上記ガラス基板との密着性に加えて「耐酸化性（ＩＴＯ膜とのコンタクト安定性）」や「耐食性」に優れていることも求められる。また、電気抵抗率をより低減させることが求められる場合がある。更に、ＴＦＴのソース電極および／またはドレイン電極並びに信号線に適用する場合には、上記「耐酸化性（ＩＴＯ膜とのコンタクト安定性）」等の特性に加えて、「絶縁膜（ＳｉＮ膜）との密着性」に優れていることも求められる。
　これらの場合、上記合金元素（Ｘ）に加えて、上記「耐酸化性（ＩＴＯ膜とのコンタクト安定性）」等の特性向上に有効な合金元素を添加して、多元系のＣｕ合金膜とすることもできる。
　上記Ｃｕ－Ｘ含有合金膜の形成には、スパッタリング法を採用することが望ましい。スパッタリング法とは、真空中にＡｒ等の不活性ガスを導入し、基板とスパッタリングターゲット（以後、ターゲットという場合がある）との間でプラズマ放電を形成し、該プラズマ放電によりイオン化したＡｒを上記ターゲットに衝突させて、該ターゲットの原子をたたき出し基板上に堆積させて薄膜を作製する方法である。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成でき、かつａｓ－ｄｅｐｏｓｉｔｅｄ状態（成膜直後を意味する。以下「ａｓ－ｄｅｐｏ状態」という場合がある）で合金元素が均一に固溶した薄膜を形成できるため、高温耐酸化性を効果的に発現できる。スパッタリング法としては、例えばＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、反応性スパッタリング法等のいずれのスパッタリング法を採用してもよく、その形成条件は、適宜設定すればよい。
　また、上記スパッタリング法で、上記Ｃｕ－Ｘ含有合金膜を形成するには、上記ターゲットとして、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素（Ｘ）を合計で０．１～１０．０原子％含有するＣｕ合金からなるものであって、所望のＣｕ－Ｘ含有合金膜と同一の組成のＣｕ－Ｘ含有スパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分・組成のＣｕ－Ｘ含有合金膜を形成することができるのでよい。尚、スパッタリング用ターゲット材料に関しては、スパッタリング法により成膜したＣｕ合金膜の組成と、スパッタリング用ターゲット材の組成はわずかに異なる場合がある。しかし、その組成の「ずれ」は概ね数％以下であり、スパッタリング用ターゲット材の合金組成を最大でも所望の組成の±１０％以内で制御すれば、所定の組成を有するＣｕ合金膜を形成することができる。
　ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。
　上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ｃｕ基合金からなるインゴットを製造して得る方法や、Ｃｕ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
　また本発明者らは、ガラス基板とのより高い密着性、低い電気抵抗率、および優れたエッチング特性を示す表示装置用Ｃｕ合金膜を提供するため、検討を重ねた。その結果、Ｃｕ合金膜として、
（Ｉ）Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以の元素上を合計で０．２～１０．０原子％含有するものであって、酸素を含む下地層と、酸素を実質的に含まない上層と、を含む積層構造を有し、前記下地層は前記基板と接触しているＣｕ積層膜（以下、「Ｃｕ積層膜（Ｉ）」ということがある）；または、
（II）Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有するＣｕ合金および酸素からなる下地層と、
　純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記下地層よりも電気抵抗率の低いＣｕ合金からなり、酸素を実質的に含まない上層と、を含む積層構造を有し、前記下地層は前記基板と接触しているＣｕ積層膜（以下、「Ｃｕ積層膜（II）」ということがある）；
とすれば、所期の目的が達成することを見出した（上記Ｃｕ積層膜（Ｉ）およびＣｕ積層膜（II）を総称して「Ｃｕ積層膜」ということがある）。
　なお、Ｃｕを主成分とするとは、材料を構成する元素のうち、Ｃｕの質量又は原子数が最も多いことを意味する。
　本明細書において、「下地層」は、上記の通り、基板と直接接触する層を意味し、「上層」は下地層の直上にある層を意味する。
　まず、本発明のＣｕ積層膜の合金成分組成について、以下に説明する。
　上記Ｃｕ積層膜（Ｉ）、または上記Ｃｕ積層膜（II）の下地層は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素（Ｘ）を合計で０．２～１０．０原子％含むものである。上述した通り、ガラス基板は多種の金属酸化物の混合物であり、構成元素として酸素を多く含んでいる。この酸素（例えば、ガラス基板の主成分であるＳｉＯ２の酸素）と、上記Ｔｉ、ＡｌおよびＭｇとの間で化学的な結合が形成されることにより、密着性が向上するものと考えられる。
　本発明のＣｕ積層膜において、上記効果を十分に発揮させて密着性をより高めるには、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素（Ｘ）を、合計で０．２原子％（ａｔ％）以上含有させる必要がある。Ｘの含有量がこれより少ないと、上記Ｘの絶対量が不足し、ガラス基板界面への上記Ｘの濃化の程度も少なく、界面での化学的結合形成の程度も小さくなるため、より高い密着性を良好に発揮することが難しくなる。Ｘの含有量は、好ましくは合計で０．５原子％以上、より好ましくは合計で１．０原子％以上である。一方、Ｘの含有量が多い場合、ガラス基板界面の密着性は向上するが、Ｃｕ積層膜自体の電気抵抗が増大する。また、純Ｃｕ膜に比べてエッチングレートが増加する場合がある。更に、上層として純ＣｕまたはＣｕを主成分とする膜を形成するＣｕ積層膜（II）の場合、エッチャントに浸漬した際の腐食電位が純ＣｕまたはＣｕを主成分とする膜に比べて大きく変化し、エッチング時に、下地層が上層（純Ｃｕ膜）に比べて過度にエッチングされる現象（アンダーカット）が生じやすくなる。よって、Ｘの含有量は合計で１０原子％以下に抑える。電気抵抗をより小さくする観点から、Ｘの含有量は合計で５．０原子％以下とすることが好ましい。
　上記Ｃｕ積層膜（Ｉ）、または上記Ｃｕ積層膜（II）の下地層としては、上記規定量のＸ（合金元素）を含み、残部がＣｕおよび不可避不純物のものが挙げられる。また、本発明の作用を損なわない範囲で、他の特性付与を目的として、その他の元素を添加することもできる。即ち、上記合金元素（Ｘ）に加えて、「耐酸化性（ＩＴＯ膜とのコンタクト安定性）」や「耐食性」等の特性向上に有効な合金元素を添加して、多元系のＣｕ合金膜とすることもできる。
　また、Ｃｕ積層膜（Ｉ）の下地層やＣｕ積層膜（II）の下地層は、酸素を含むものとすることで、上記化学的な結合がより強固に形成されるのでよい。上記元素（Ｘ）は、上述した通りガラス基板中の酸素との化学的な結合形成に有効な元素であるが、この化学的結合の形成には一定のエネルギーが必要である。通常、ガラス基板上に前記Ｘ元素を含むＣｕ合金膜をスパッタリングにより形成したのみでは、上記エネルギーが十分とは言い難く、より高い密着性を発現するには難しい。そこで本発明では、Ｃｕ積層膜において前記基板と接触する下地層を酸素を含む層とする。
　上記下地層として酸素を含む層を形成するには、酸素濃度が一定範囲内にあるスパッタリングガスを用いて、スパッタリング法により形成することが挙げられる。上記方法は、反応性スパッタリングの一種であり、酸素プラズマアシストにより、合金元素（Ｘ）とガラス基板中の酸素との化学的結合が促進され、高密着性が発現されるものと考えられる。
　上記スパッタリングガスの酸素濃度は１体積％以上２０体積％未満とすることが好ましい。スパッタリングガスの酸素濃度が１体積％未満では、合金元素（Ｘ）とガラス基板中の酸素との化学的結合が十分に促進されず、高密着性が発現されにくい。上記酸素濃度は、好ましくは５．０体積％以上である。
　スパッタリングガスの酸素濃度増加に伴い、上記化学的結合がより促進され、密着性が向上するが、上記酸素濃度を２０体積％以上と高めても基板との密着性向上効果は飽和する。一方で、スパッタリングガスの高酸素化はスパッタリング収率を低下させ、Ｃｕ合金膜形成の生産性を低下させる。したがって、スパッタリングガスに含まれる酸素濃度は２０体積％以下（より好ましくは１０体積％以下）とするのがよい。尚、酸素を添加した不活性ガスを用いてスパッタリングを行った場合、形成される酸素含有Ｃｕ合金配線の電気抵抗率はあまり上昇しない。よって、スパッタリングガスの酸素濃度は、配線抵抗率低減の観点からは制約を受けない。
　上記スパッタリングガスとして、例えば上記濃度の酸素と、Ａｒとの混合ガスを用いることができる。以下ではＡｒを代表例に挙げているが、Ｘｅ等の希ガスで実施することも可能である。
　上記下地層に含まれる好ましい酸素量として、例えば０．５～３０原子％とすることが挙げられる。上記化学的結合を促進させるには、上記下地層に含まれる酸素量を０．５原子％以上とするのがよく、より好ましくは１原子％以上であり、更に好ましくは２原子％以上、特に好ましくは４原子％以上である。一方、下地層中の酸素量が過剰になり、密着性が向上し過ぎると、ウェットエッチングを行なった後に残渣が残り、ウェットエッチング性が低下する。また酸素量が過剰になると、Ｃｕ合金膜の電気抵抗が上昇する。これらの観点を勘案し、下地層中に含まれる酸素量は、３０原子％以下であることが好ましい。より好ましくは２０原子％以下、更に好ましくは１５原子％以下、特に好ましくは１０原子％以下である。
　尚、Ｃｕ積層膜（Ｉ）の上層やＣｕ積層膜（II）の上層は、電気抵抗低減の観点から、酸素を実質的に含まないものとするのがよい。上層の酸素量は、最大でも、下地層の酸素量の下限（例えば０．５原子％）を超えないものとするのがよい。上層のより好ましい酸素含有量は０．１原子％以下、更に好ましくは０．０５原子％以下であり、特に好ましくは０．０２原子％以下、最も好ましくは０原子％である。
　Ｃｕ積層膜（II）において、上層は、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記下地層よりも電気抵抗率の低いＣｕ合金で構成されている。このような上層を設けることにより、Ｃｕ積層膜（Ｉ）よりも、配線の電気抵抗率をより低減することができる。
　上記「下地層よりも電気抵抗率の低いＣｕを主成分とするＣｕ合金」とは、密着性向上元素を含むＣｕ合金で構成されている下地層に比べて電気抵抗率が低くなるように、合金元素の種類および／または含有量が適切に制御されたものであればよい。電気抵抗率が低い元素（おおむね、純Ｃｕなみに低い元素）は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても、含有量を少なくすれば（おおむね、０．０５～１原子％程度）電気抵抗率を低減できるため、上層に適用可能な上記合金元素は、電気抵抗率が低い元素に必ずしも限定されない。具体的には、例えば、Ｃｕ－０．５原子％Ｎｉ、Ｃｕ－０．５原子％Ｚｎ、Ｃｕ－０．３原子％Ｍｎなどが好ましく用いられる。
　前記Ｃｕ積層膜（Ｉ）やＣｕ積層膜（II）における下地層の膜厚は、１０ｎｍ以上２００ｎｍ以下とすることが望ましい。酸素と化学的な結合を形成する合金元素の絶対量を確保するには、下地層の膜厚を１０ｎｍ以上とするのがよい。下地層の膜厚がこれよりも薄いと、合金元素の絶対量を補うべく下地層の合金元素（Ｘ）量を例えば合計で１０原子％超とする必要があるが、この様に合金元素量が過剰であると、上述した通り電気抵抗率の増大やエッチング特性の劣化を招きやすいため好ましくない。下地層の膜厚は、より好ましくは２０ｎｍ以上である。
　一方、下地層の膜厚が厚すぎると、配線断面を望ましいテーパー形状に制御することが難しくなる。特に、酸素含有Ｃｕ合金膜は、酸素を実質的に含まないＣｕ合金膜と比べてエッチングレートが大きいため、エッチング時にアンダーカットが生じやすく、配線を望ましいテーパー形状にパターニングできなくなる。また下地層の膜厚が厚いと、Ｃｕ積層膜における電気抵抗率が高い配線部分の比率が相対的に大きくなり、実効的な配線抵抗の増加を招く。よって、下地層の膜厚は２００ｎｍ以下にすることが好ましい。より好ましくは１００ｎｍ未満であり、さらに好ましくは５０ｎｍ以下である。
　上記Ｃｕ積層膜も、前記Ｃｕ－Ｘ含有合金膜と同様に、成膜後に熱処理を施すことによって、格段に優れた密着力が得られる。また、電気抵抗率低減にも有効に作用するため、低電気抵抗を実現させる観点からも好ましい。しかし、熱処理温度はガラス基板の耐熱温度以下にする必要があり、また、保持時間が過度に長いと、表示装置（液晶ディスプレイ等）の生産性の低下を招く。これらの観点から、上記熱処理の条件は、温度：３５０～４５０℃、保持時間：３０～１２０分間の範囲内とすることが好ましい。前記熱処理は、密着性の更なる向上を目的に行う熱処理であってもよいし、前記Ｃｕ積層膜形成後の熱履歴が、上記温度・時間を満たすものであってもよい。
　前記Ｃｕ積層膜の形成は、スパッタリング法を採用することが望ましい。スパッタリング法の詳細については、前記Ｃｕ－Ｘ含有合金膜の形成で述べた通りであるが、Ｃｕ積層膜の形成においては、下記の様にしてスパッタリング法で形成することができる。
　即ち、Ｃｕ積層膜の形態として、Ｃｕ積層膜（Ｉ）、即ち、下地層および上層を同一合金成分組成のＣｕ合金膜とし、下地層と上層で酸素の有無のみ異なる積層構造を形成する場合には、スパッタリングターゲットとして、規定の成分組成を満たすＣｕ合金ターゲットを用い、下地層の形成に用いるスパッタリングガスはＡｒとＯ２の混合ガスとし、上層の形成に用いるスパッタリングガスはＡｒのみとすることが挙げられる。
　また、Ｃｕ積層膜（II）として、下地層を所定成分・組成のＣｕ合金膜とし、上層を例えば純Ｃｕ膜とする場合には、スパッタリングターゲットとして、規定の成分組成を満たすＣｕ合金ターゲット（下地層用）、および純Ｃｕターゲット（上層用）を用い、下地層の形成には上記Ｃｕ合金ターゲットを用い、ＡｒとＯ２の混合ガスを用いて成膜し、上層の形成には、純Ｃｕターゲットを用い、Ａｒのみを用いて成膜することが挙げられる。
　本発明のＣｕ合金膜（Ｃｕ－Ｘ含有合金膜、Ｃｕ積層膜）は、ＴＦＴの
・ソース電極および／またはドレイン電極並びに信号線、および／または、
・ゲート電極および走査線
に用いられることを好ましい形態とし、特に、前記ＴＦＴがボトムゲート型構造を有するものであって、Ｃｕ－Ｘ含有合金膜またはＣｕ積層膜が、該ＴＦＴのゲート電極および走査線に用いられ、ガラス基板に直接接触されている場合にその特性が十分に発揮される。
　尚、Ｃｕ－Ｘ含有合金膜またはＣｕ積層膜を、ソース電極および／またはドレイン電極並びに信号線、および／または、ゲート電極および走査線の複数箇所に用いる場合、互いのＣｕ－Ｘ含有合金膜またはＣｕ積層膜の組成は一致していてもよいし、また規定範囲内で組成が相違していてもよい。
　以下、図面を参照しながら、前記図２に示す本実施形態に係るＴＦＴ基板の製造方法を説明する。図３～１０には図２と同じ参照符号を付している。
　まず、図３に示すように、ガラス基板（透明基板）１ａに、スパッタリング法を用いて膜厚２００ｎｍ程度のＣｕ－Ｘ含有合金膜またはＣｕ積層膜を成膜する。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する。このとき、後記する図４において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記合金膜の側面を傾斜角約３０°～６０°のテーパー状にエッチングしておくのがよい。
　次いで、図４に示すように、例えばプラズマＣＶＤ法などの方法を用いて、約３００ｎｍ程度のゲート絶縁膜（ＳｉＮ膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とすればよい。続いて、ゲート絶縁膜２７の上に、膜厚５０ｎｍ程度の水素化アモルファスシリコン膜（ａ－Ｓｉ：Ｈ）および膜厚３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。
　続いて、ゲート電極２６をマスクとする裏面露光により、図５に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、図６に示すように、リンをドーピングした膜厚５０ｎｍ程度のｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ－Ｓｉ：Ｈ）を成膜した後、水素化アモルファスシリコン膜（ａ－Ｓｉ：Ｈ）およびｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ－Ｓｉ：Ｈ）をパターニングする。
　そして図７に示す様に、スパッタリング法を用いて、膜厚３００ｎｍ程度のＣｕ－Ｘ含有合金膜またはＣｕ積層膜を形成してからパターニングすることにより、信号線と一体のソース電極２８と、画素電極（透明導電膜）５に直接接続されるドレイン電極２９を形成する。
　次いで図８に示す如く、例えばプラズマＣＶＤ装置などを用いて、窒化シリコン膜３０を例えば膜厚３００ｎｍ程度で成膜することにより保護膜（パッシベーション膜）を形成する。このときの成膜は例えば２５０℃程度で行なわれる。そしてこの窒化シリコン膜３０上にフォトレジスト層３１を形成した後、該窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。また図示していないが、同時にパネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホールを形成する。
　更に図９に示す如く、例えば酸素プラズマによるアッシング工程を経た後、例えばアミン系等の剥離液を用いてフォトレジスト層３１の剥離処理を行い、そして最後に、図１０に示すように、例えば膜厚４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって画素電極（透明導電膜）５を形成する。
　上記では、画素電極（透明導電膜）５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ－ＺｎＯｘ系導電性酸化膜）を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい。
　このようにして得られるＴＦＴ基板を用いて、通常行なわれている方法で、前述した図１に示す様な液晶ディスプレイ（表示装置）を作製すればよい。
　以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
　［実施例１］
　Ｃｕ合金膜とガラス基板との密着性を評価するため、以下の様なテープによる剥離試験を行った。
　（試料の作製）
　まず、ガラス基板（コーニング社製　Ｅａｇｌｅ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ＤＣマグネトロンスパッタリング法（成膜条件は下記の通り）により、室温にて、純Ｃｕ膜、純Ｍｏ膜、または表１に示す成分組成のＣｕ合金膜を膜厚３００ｎｍ形成した。そして、成膜後に真空雰囲気中にて３５０℃で３０分間保持する熱処理を行い、密着性評価用試料とした。
　尚、純Ｃｕ膜、純Ｍｏ膜の形成には、それぞれ純Ｃｕ、純Ｍｏをスパッタリングターゲットに用いた。また、種々の成分のＣｕ合金膜の形成には、純Ｃｕスパッタリングターゲット上にＣｕ以外の元素を含むチップを設置したターゲット、または、真空溶解法で作製した種々の組成のＣｕ－Ｘ２元系合金ターゲットをスパッタリングターゲットとして用いた。
　（成膜条件）
・背圧：１．０×１０－６Ｔｏｒｒ以下
・Ａｒガス圧：２．０×１０－３Ｔｏｒｒ
・Ａｒガス流量：３０ｓｃｃｍ
・スパッタパワー：３．２Ｗ／ｃｍ２
・極間距離：５０ｍｍ
・基板温度：室温
　尚、形成されたＣｕ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ－８０００型」）を用い、定量分析して確認した。
　（ガラス基板との密着性の評価）
　上記試料の成膜表面（純Ｃｕ膜、純Ｍｏ膜、または上記Ｃｕ合金膜の表面）に、カッター・ナイフを用いて１ｍｍ間隔で碁盤目状の切り込みを入れた。次いで、３Ｍ社製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記成膜表面上にしっかりと貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に引き剥がして、上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率（膜残存率）を求めた。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１より次の様に考察できる。純Ｃｕ膜の膜残存率は約５％であり、ガラス基板との密着性を示さないのに対し、純Ｍｏ膜の膜残存率は１００％であり、ガラス基板に対して良好な密着性を示す。但し、純Ｍｏ膜は室温での電気抵抗が、純Ｃｕよりもかなり高いといったデメリットを有する。
　また、Ｃｕ合金膜のうち、Ｘ以外の合金元素を含むＣｕ合金膜は、膜残存率がほぼゼロか７０％にも満たないのに対し、規定量のＸを含むＣｕ－Ｘ含有合金膜の膜残存率は９０％以上であり、ガラス基板に対して良好な密着性を示すことがわかる。
　［実施例２］
　Ｃｕ－Ｘ含有合金膜を形成し、成膜後の熱処理が、ガラス基板との密着性（上記膜残存率）に及ぼす影響を調べた。
　（試料の作製）
　ガラス基板（コーニング社製　Ｅａｇｌｅ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、上記実施例１と同様に、ＤＣマグネトロンスパッタリング法で、種々のＣｕ－Ｘ含有合金膜（Ｘ＝Ａｌ、ＭｇまたはＴｉ，Ｘ含有量は０．１ａｔ％、２．０ａｔ％または５．０ａｔ％）を膜厚３００ｎｍ形成した。そして、
（Ａ）上記の様にして作製した試料（ａｓ－ｄｅｐｏｓｉｔｅｄ状態の試料）、
（Ｂ）真空雰囲気中にて３５０℃で３０分間保持の熱処理を施した試料、
（Ｃ）真空雰囲気中にて４００℃で３０分間保持の熱処理を施した試料、
（Ｄ）真空雰囲気中にて４５０℃で３０分間保持の熱処理を施した試料
をそれぞれ用意した。
　（ガラス基板との密着性の評価）
　実施例１と同様の方法でガラス基板との密着性（上記膜残存率）の評価を行った。その結果を図１１～１３にまとめた。図１１は、０．１ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と上記膜残存率の関係を示したものであり、図１２は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と上記膜残存率の関係を示したものである。また図１３は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と上記膜残存率の関係を示したものである。
　これら図１１～１３から、Ｃｕ－Ｘ含有合金膜のＸの種類や含有量に関係なく、３５０℃以上の温度で熱処理を施すことによって、膜残存率９０％以上と、ａｓ－ｄｅｐｏｓｉｔｅｄ状態のものよりも格段に優れた密着性を示すことがわかる。
　［実施例３］
　Ｃｕ－Ｘ含有合金膜を形成し、該合金膜の電気抵抗率を測定してその評価を行った。
　（試料の作製）
　ガラス基板（コーニング社製　Ｅａｇｌｅ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、上記実施例１と同様に、ＤＣマグネトロンスパッタリング法で、種々のＣｕ－Ｘ含有合金膜（Ｘ＝Ａｌ、ＭｇまたはＴｉ，Ｘ含有量は０．１ａｔ％、２．０ａｔ％または５．０ａｔ％）を膜厚３００ｎｍ形成した。
　（電気抵抗率の測定）
　上記形成した種々のＣｕ－Ｘ含有合金膜に対して、フォトリソグラフィーおよびウェットエッチングを施し、幅１００μｍ、長さ１０ｍｍのストライプ状パターン（電気抵抗率測定用パターン）に加工してから、該パターンの電気抵抗率を、プローバーを使用した直流４探針法で室温にて測定した。
　尚、電気抵抗率の測定も、下記（ａ）～（ｄ）のそれぞれの試料（ストライプ状パターン）について行った。
（ａ）上記の様にして作製した試料（ａｓ－ｄｅｐｏｓｉｔｅｄ状態のストライプ状パターン）、
（ｂ）真空雰囲気中にて３５０℃で３０分間保持の熱処理を施したストライプ状パターン、
（ｃ）真空雰囲気中にて４００℃で３０分間保持の熱処理を施したストライプ状パターン、
（ｄ）真空雰囲気中にて４５０℃で３０分間保持の熱処理を施したストライプ状パターン
　その結果を図１４～１６にまとめた。図１４は、０．１ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示したものであり、図１５は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示したものである。また図１６は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ合金膜について、熱処理温度と電気抵抗率の関係を示したものである。
　これら図１４～１６から、Ｃｕ－Ｘ含有合金膜の電気抵抗率は、ａｓ－ｄｅｐｏｓｉｔｅｄ状態では合金元素の含有量に比例して増加し、Ｘの含有量が２．０～５．０ａｔ％のＣｕ－Ｘ含有合金膜では電気抵抗率が比較的高くなっている。しかしながら、熱処理により電気抵抗率は低下し、３５０℃以上の温度で熱処理を施すことによって、ａｓ－ｄｅｐｏｓｉｔｅｄ状態の場合よりも電気抵抗率が飛躍的に低下することがわかる。
　［実施例４］
　Ｃｕ積層膜とガラス基板との密着性を評価するため、以下の様なテープによる剥離試験を行った。
　（試料の作製）
　ガラス基板（コーニング社製　Ｅａｇｌｅ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ＤＣマグネトロンスパッタリング法（成膜条件は下記の通り）により、下地層として、種々の含有量のＡｌ、ＭｇもしくはＴｉと酸素とを含むＣｕ合金膜、または比較例として純Ｃｕ膜を形成し、次いで、下地層上に上層として、上記下地層と合金成分組成が同一で、かつ酸素を実質的に含まない膜を形成してＣｕ積層膜を得た。Ｃｕ積層膜の全膜厚は３００ｎｍ、下地層の膜厚は５０ｎｍとした。スパッタリングターゲットとして、純Ｃｕスパッタリングターゲット、または、純Ｃｕスパッタリングターゲットに添加合金元素（Ａｌ、ＭｇまたはＴｉの各純金属チップ）をチップオンしたものを用いた。
　前記下地層の形成には、スパッタリングガスとして、Ａｒ＋５体積％Ｏ２の混合ガスを用いた。また上層の形成には、スパッタリングガスとして、純Ａｒガスを用いた。尚、上記混合ガスにおけるＡｒガスとＯ２ガスの混合比率は、ＡｒガスとＯ２ガスの分圧で設定し、分圧比はＡｒガスとＯ２ガスの流量比で設定した。
　（成膜条件）
・背圧：１．０×１０－６Ｔｏｒｒ以下
・ガス圧：２．０×１０－３Ｔｏｒｒ
・ガス流量：３０ｓｃｃｍ
・スパッタパワー：３．２Ｗ／ｃｍ２
・極間距離：５０ｍｍ
・基板温度：室温
　尚、形成されたＣｕ積層膜の合金成分組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ－８０００型」）を用い、定量分析して確認した。
　また、下地層に酸素が含まれていることを、ＳＥＭ－ＥＤＸにより確認した。
　上記の様にして成膜した直後（ａｓ－ｄｅｐｏ状態）の試料、および、成膜後に真空雰囲気中にて３５０℃で３０分間保持する熱処理を行った試料を、密着性評価用試料として用意した。
　（ガラス基板との密着性の評価）
　ガラス基板との密着性を評価するため、以下のようなテープによる剥離試験を行った。即ち、上記試料の成膜表面に、カッター・ナイフを用いて１ｍｍ間隔で碁盤目状の切り込みを入れた。碁盤目状の切り込みは治具（ステンシル）を用いてけがき、全ての試料に対して同一の碁盤目形状が描けるようにした。次いで、３Ｍ社製黒色ポリエステルテープ（製品番号８４２２Ｂ）をラミネーターにより上記成膜表面上に貼り付け、上記テープの引き剥がし角度が９０°になるように治具を使用して粘着テープを引き剥がした。そして、上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率（密着率、膜残存率）を求めた。
　上記成膜直後の試料の合金元素（Ａｌ、ＭｇまたはＴｉ）含有量と、密着率との関係を図１７に示す。この図１７より、本発明のＣｕ積層膜は、純Ｃｕ膜と比較して密着性に優れていることがわかる。特に合金元素がＡｌであるＣｕ－Ａｌ２元系のＣｕ積層膜が、優れた密着性を示していることがわかる。
　また、上記熱処理後の試料の合金元素（Ａｌ、ＭｇまたはＴｉ）含有量と、密着率との関係を図１８に示す。この図１８より、熱処理を施すことによって、成膜直後の試料よりも密着性が十分に向上していることがわかる。特に、合金元素がＡｌであるＣｕ－Ａｌ２元系のＣｕ積層膜、および合金元素がＭｇであるＣｕ－Ｍｇ２元系のＣｕ積層膜は、密着率がほぼ１００％であり、優れた密着性を示していることがわかる。
　［実施例５］
　Ｃｕ積層膜の下地層形成に用いるスパッタリングガスの酸素濃度が、ガラス基板との密着性に及ぼす影響を調べた。
　Ｃｕ積層膜として、Ｃｕ－２ａｔ％Ａｌ合金積層膜、Ｃｕ－２ａｔ％Ｍｇ合金積層膜、またはＣｕ－２ａｔ％Ｔｉ合金積層膜を形成し、かつ下地層形成に用いるスパッタリングガス中の酸素濃度を変化させる以外は、実施例４と同様の方法により、Ｃｕ積層膜を形成して密着性評価試料（ａｓ－ｄｅｐｏ状態の試料）を得、密着性を評価した。その結果を図１９に示す。
　図１９は、下地層に用いたスパッタリングガス中の酸素濃度と密着率との関係を示したものである。この図１９より、合金元素（Ｘ）の種類によって飽和する密着率の絶対値は異なるが、いずれの合金元素においても、スパッタリングガス中の酸素濃度が増加するにつれて、密着率が増加する（密着性が向上する）傾向が認められる。尚、上記スパッタリングガス中の酸素濃度の増加による密着率の増加は、いずれの合金元素においても、酸素濃度：１０体積％程度で飽和していることがわかる。
　［実施例６］
　Ｃｕ積層膜における下地層の膜厚が、ガラス基板との密着性に及ぼす影響を調べた。
　Ｃｕ積層膜として、Ｃｕ－２ａｔ％Ａｌ合金積層膜、Ｃｕ－２ａｔ％Ｍｇ合金積層膜、またはＣｕ－２ａｔ％Ｔｉ合金積層膜を形成し、かつ各Ｃｕ積層膜（いずれも全膜厚は３００ｎｍ）における下地層の膜厚を１０～２００ｎｍの範囲で変化させる以外は、実施例４と同様の方法により、Ｃｕ積層膜を形成して密着性評価試料（ａｓ－ｄｅｐｏ状態の試料）を得、密着性を評価した。その結果を図２０に示す。
　図２０は、上記各Ｃｕ積層膜における下地層の膜厚と、密着率との関係を示したものである。この図２０より、合金元素（Ｘ）の種類によって飽和する密着率の絶対値は異なるが、いずれの合金元素においても、下地層の膜厚が増加するにつれて、密着率が増加する（密着性が向上する）傾向が認められる。尚、下地層の膜厚増加による密着率の増加は、下地層の膜厚：１００ｎｍ程度で飽和していることがわかる。
　［実施例７］
　Ｃｕ積層膜の合金元素の種類・含有量および熱処理温度が、Ｃｕ積層膜の電気抵抗に及ぼす影響について調べた。
　Ｃｕ合金積層膜として、Ｃｕ－（２．０ａｔ％、５．０ａｔ％、または１０．０ａｔ％）Ａｌ合金積層膜、Ｃｕ－（２．０ａｔ％、５．０ａｔ％、または１０．０ａｔ％）Ｍｇ合金積層膜、またはＣｕ－（２．０ａｔ％、５．０ａｔ％、または１０．０ａｔ％）Ｔｉ合金積層膜を形成し、かつ熱処理を、熱処理なし（２５℃）または熱処理温度：３５０～４５０℃の範囲で変化させる以外は、実施例４と同様の方法により、Ｃｕ積層膜を形成して電気抵抗率測定用試料（ａｓ－ｄｅｐｏ状態の試料、熱処理後の試料）を得た。
　そして上記試料に対し、フォトリソグラフィーおよびウェットエッチングを施し、幅１００μｍ、長さ１０ｍｍのストライプ状パターン（電気抵抗率測定用パターン）に加工してから、該パターンの電気抵抗率を、プローバーを使用した４探針法で室温にて測定した。その結果を図２１～２３に示す。
　図２１は、２．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図であり、図２２は、５．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図である。また、図２３は、１０．０ａｔ％のＸ（Ｔｉ、ＡｌまたはＭｇ）を含むＣｕ積層膜について、熱処理温度と電気抵抗率の関係を示した図である。
　これら図２１～２３より、Ｃｕ積層膜の電気抵抗率は、ａｓ－ｄｅｐｏｓｉｔｅｄ状態では合金元素の含有量に比例して増加している。しかしながら、熱処理により電気抵抗率は低下し、３５０℃以上の温度で熱処理を施すことによって、ａｓ－ｄｅｐｏｓｉｔｅｄ状態の場合よりも電気抵抗率が飛躍的に低下することがわかる。
　尚、合金元素量が多くかつ熱処理温度が低い場合には、電気抵抗率が高く、単層配線としての使用が難しい場合もあるが、この様な場合、上層を純Ｃｕ膜とし、かつ下地層の膜厚を調整することにより、配線の実効的電気抵抗率を、実用上問題ないレベルまで低減することが可能である。
　［実施例８］
　Ｃｕ積層膜のウェットエッチング性を評価するため、以下の方法でエッチングテストを実施した。
　Ｃｕ積層膜として、表２に示すＣｕ積層膜を形成する以外は、実施例４に記載した方法と同様の方法により、Ｃｕ積層膜を形成して、エッチングテスト用試料（ａｓ－ｄｅｐｏ状態の試料）を得た。
Figure JPOXMLDOC01-appb-T000002
　そして、上記試料に対し、１０μｍ幅のラインアンドスペースを持つストライプパターンを形成すべくフォトリソグラフィーを行い、りん酸：硝酸：水＝７５：５：２０の混酸エッチャントを用いてエッチングを行った。尚、本発明のＣｕ積層膜の様な複層薄膜試料では、下地層と上層でエッチングレートが異なるため、上層に比べて下地層のエッチングレートが速い場合、配線底部（下地層部分）にアンダーカットが生じ得る。よって、エッチングした試料の配線膜断面をＳＥＭで観察し、図２４に示すアンダーカット量（アンダーカット深さ）を測定して、ウェットエッチング性を評価した。
　その結果、本発明のＣｕ積層膜を形成したいずれの試料も、アンダーカット量は０．５μｍ以下であり、ウェットエッチング性に問題がないことを確認した。またエッチング部に残渣の発生も認められなかった。
　本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、2008年8月14日出願の日本特許出願（特願2008-208960）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明によれば、液晶ディスプレイの大型化や動作周波数の高域化に対応することのできる低電気抵抗のＣｕ合金膜を有する表示装置を実現できる。また、本発明のＣｕ合金膜は透明基板（ガラス基板）との密着性に優れていると共に、エッチング特性にも優れているので、表示装置（例えば液晶ディスプレイ）の特にＴＦＴのゲート電極および走査線に適用したときに、上記Ｍｏ含有下地層を形成せずに透明基板（ガラス基板）上に形成でき、上記Ｍｏ含有下地層の省略を可能にした高性能の表示装置を、製造コストを低減して提供することができる。
　１　ＴＦＴ基板
　１ａ　ガラス基板
　２　対向基板（対向電極）
　３　液晶層
　４　薄膜トランジスタ（ＴＦＴ）
　５　画素電極（透明導電膜）
　６　配線部
　７　共通電極
　８　カラーフィルタ
　９　遮光膜
　１０ａ、１０ｂ　偏光板
　１１　配向膜
　１２　ＴＡＢテープ
　１３　ドライバ回路
　１４　制御回路
　１５　スペーサー
　１６　シール材
　１７　保護膜
　１８　拡散板
　１９　プリズムシート
　２０　導光板
　２１　反射板
　２２　バックライト
　２３　保持フレーム
　２４　プリント基板
　２５　走査線（ゲート配線）
　２６　ゲート電極
　２７　ゲート絶縁膜
　２８　ソース電極
　２９　ドレイン電極
　３０　パッシベーション膜（保護膜、窒化シリコン膜）
　３１　フォトレジスト層
　３２　コンタクトホール
　３４　信号線（ソース－ドレイン配線）
　１００　液晶ディスプレイ

Claims (11)

  1. 　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有する表示装置用Ｃｕ合金膜。
  2. 　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～５．０原子％含有する表示装置用Ｃｕ合金膜。
  3. 　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有する表示装置用Ｃｕ合金膜。
  4. 　前記Ｃｕ合金膜は、酸素を含む下地層と、酸素を実質的に含まない上層と、を含む積層構造を有し、前記下地層は前記基板と接触している請求項３に記載の表示装置用Ｃｕ合金膜。
  5. 　基板上にて、ガラス基板と直接接触する配線である表示装置用Ｃｕ合金膜であって、
    　前記Ｃｕ合金膜は、
    　Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．２～１０．０原子％含有するＣｕ合金および酸素を含む下地層と、
    　純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって、前記下地層よりも電気抵抗率の低いＣｕ合金を含み、酸素を実質的に含まない上層と、
    　を含む積層構造を有し、前記下地層は前記基板と接触している表示装置用Ｃｕ合金膜。
  6. 　前記下地層は、酸素濃度が１体積％以上２０体積％未満であるスパッタリングガスを用いて、スパッタリング法により形成されたものである請求項４または５に記載の表示装置用Ｃｕ合金膜。
  7. 　前記下地層の膜厚は、１０ｎｍ以上２００ｎｍ以下である請求項４または５に記載の表示装置用Ｃｕ合金膜。
  8. 　請求項１～５のいずれかに記載の表示装置用Ｃｕ合金膜を含む薄膜トランジスタを備える表示装置。
  9. 　前記薄膜トランジスタがボトムゲート型構造を有し、該薄膜トランジスタのゲート電極および走査線が前記表示装置用Ｃｕ合金膜を含む請求項８に記載の表示装置。
  10. 　フラットパネルディスプレイである請求項８記載の表示装置。
  11. 　Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上の元素を合計で０．１～１０．０原子％含有するＣｕ合金を含むＣｕ合金スパッタリングターゲット。
PCT/JP2009/064338 2008-08-14 2009-08-14 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット WO2010018864A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/056,444 US20110147753A1 (en) 2008-08-14 2009-08-14 Display device, copper alloy film for use therein, and copper alloy sputtering target
CN2009801312065A CN102119230A (zh) 2008-08-14 2009-08-14 显示装置、其所使用的Cu合金膜和Cu合金溅射靶
KR1020117003250A KR101274812B1 (ko) 2008-08-14 2009-08-14 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-208960 2008-08-14
JP2008208960 2008-08-14

Publications (1)

Publication Number Publication Date
WO2010018864A1 true WO2010018864A1 (ja) 2010-02-18

Family

ID=41669004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064338 WO2010018864A1 (ja) 2008-08-14 2009-08-14 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット

Country Status (6)

Country Link
US (1) US20110147753A1 (ja)
JP (1) JP2010065317A (ja)
KR (1) KR101274812B1 (ja)
CN (1) CN102119230A (ja)
TW (1) TWI394850B (ja)
WO (1) WO2010018864A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011539A1 (ja) * 2010-07-21 2012-01-26 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN103459654A (zh) * 2011-03-01 2013-12-18 吉坤日矿日石金属株式会社 铜钛合金制溅射靶、使用该溅射靶形成的半导体布线以及具备该半导体布线的半导体元件和器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101468203B1 (ko) * 2011-04-22 2014-12-01 충남대학교산학협력단 고강도, 고탄성, 고내식성, 내마모성 및 고전도도를 동시에 구현하는 구리계 하이브리드 합금 및 그 제조방법
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013038393A (ja) * 2011-07-13 2013-02-21 Hitachi Metals Ltd 電子部品用積層配線膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
WO2013111533A1 (ja) 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
US9113583B2 (en) 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103194722B (zh) * 2013-03-28 2016-04-27 深圳首创新能源股份有限公司 制造太阳能电池的方法
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
CN108091746B (zh) * 2017-11-13 2019-06-25 厦门市三安光电科技有限公司 一种半导体元件
JP7366389B2 (ja) * 2018-06-04 2023-10-23 株式会社マテリアル・コンセプト 配線構造体及び半導体装置
CN110144483B (zh) * 2019-05-29 2020-11-10 西安交通大学 一种铜镁合金及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2000034562A (ja) * 1998-07-14 2000-02-02 Japan Energy Corp スパッタリングターゲット及び薄膜形成装置部品
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor
JP2008506040A (ja) * 2004-07-15 2008-02-28 プランゼー エスエー 銅合金から製造した導電線のための材料

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US373995A (en) * 1887-11-29 Samuel d
US388890A (en) * 1888-09-04 Apparatus for the manufacture of excelsior
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
EP1507267B1 (en) * 2002-05-17 2008-11-05 Idemitsu Kosan Company Limited Wiring material and wiring board using the same
GB0212197D0 (en) * 2002-05-27 2002-07-03 Univ Cambridge Tech Building collapse control system and method
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4622419B2 (ja) * 2004-09-24 2011-02-02 富士ゼロックス株式会社 印刷装置およびその制御方法
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) * 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154458A (ja) * 1997-05-08 1999-02-26 Applied Materials Inc メタライゼーション構造体
JP2000034562A (ja) * 1998-07-14 2000-02-02 Japan Energy Corp スパッタリングターゲット及び薄膜形成装置部品
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) * 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2008506040A (ja) * 2004-07-15 2008-02-28 プランゼー エスエー 銅合金から製造した導電線のための材料
JP2006077295A (ja) * 2004-09-09 2006-03-23 Tosoh Corp Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011539A1 (ja) * 2010-07-21 2012-01-26 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
US20130122323A1 (en) * 2010-07-21 2013-05-16 Kabushiki Kaisha Kobe Seiko Sho(Kobe Steel Ltd) Cu ALLOY FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE
TWI454373B (zh) * 2010-07-21 2014-10-01 Kobe Steel Ltd Cu alloy film for display device and display device
CN103003860B (zh) * 2010-07-21 2015-04-29 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
US9305470B2 (en) 2010-07-21 2016-04-05 Kobe Steel, Ltd. Cu alloy film for display device and display device
CN103459654A (zh) * 2011-03-01 2013-12-18 吉坤日矿日石金属株式会社 铜钛合金制溅射靶、使用该溅射靶形成的半导体布线以及具备该半导体布线的半导体元件和器件
EP2682499A1 (en) * 2011-03-01 2014-01-08 JX Nippon Mining & Metals Corporation Copper-titanium alloy sputtering target, semiconductor wiring line formed using the sputtering target, and semiconductor element and device each equipped with the semiconductor wiring line
EP2682499A4 (en) * 2011-03-01 2014-09-03 Jx Nippon Mining & Metals Corp CATHODE COPPER-TITANIUM ALLOY SPUTTER TARGET, SEMICONDUCTOR WIRING LINE FORMED USING THE CATHODIC SPUTTER TARGET, AND SEMICONDUCTOR ELEMENT AND DEVICE EQUIPPED WITH EACH OF THE SEMICONDUCTOR WIRING LINE

Also Published As

Publication number Publication date
TWI394850B (zh) 2013-05-01
KR20110025235A (ko) 2011-03-09
TW201026862A (en) 2010-07-16
KR101274812B1 (ko) 2013-06-13
US20110147753A1 (en) 2011-06-23
CN102119230A (zh) 2011-07-06
JP2010065317A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
WO2010018864A1 (ja) 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI356498B (ja)
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
JP4542008B2 (ja) 表示デバイス
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
JP2009033140A (ja) Ａｌ合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2009131169A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TW200406789A (en) Wiring material and wiring board using the same
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
TWI484637B (zh) A display device and a Cu alloy film used therewith
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009088049A (ja) 液晶表示装置
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2010258347A (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス
JP2006196616A (ja) 酸化物透明導電膜材料及びＡｌ配線を備えた透明導電膜積層回路基板及びその製造方法。

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980131206.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09806755

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13056444

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117003250

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09806755

Country of ref document: EP

Kind code of ref document: A1