TWI484637B - A display device and a Cu alloy film used therewith - Google Patents

A display device and a Cu alloy film used therewith Download PDF

Info

Publication number
TWI484637B
TWI484637B TW097140922A TW97140922A TWI484637B TW I484637 B TWI484637 B TW I484637B TW 097140922 A TW097140922 A TW 097140922A TW 97140922 A TW97140922 A TW 97140922A TW I484637 B TWI484637 B TW I484637B
Authority
TW
Taiwan
Prior art keywords
film
alloy film
alloy
display device
atom
Prior art date
Application number
TW097140922A
Other languages
English (en)
Other versions
TW200933895A (en
Inventor
Takashi Onishi
Aya Miki
Hiroshi Goto
Masao Mizuno
Hirotaka Ito
Katsufumi Tomihisa
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008038981A external-priority patent/JP5368717B2/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200933895A publication Critical patent/TW200933895A/zh
Application granted granted Critical
Publication of TWI484637B publication Critical patent/TWI484637B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

顯示裝置及其所使用之Cu合金膜
本發明係關於顯示裝置及其所使用之Cu合金膜。特別，係關於顯示裝置之薄膜電晶體(Thin Film Transistor，以下，稱為TFT)中，直接接續至透明導電膜的顯示裝置用Cu合金膜，及該Cu合金膜使用於上述薄膜電晶體之例如液晶顯示器，有機EL顯示器等之平面面板顯示器(顯示裝置)、及形成上述Cu合金膜所用之濺鍍靶。又，關於如上述顯示裝置中之薄膜電晶體之
‧源極及/或汲極以及信號線、及/或、
‧閘極及掃描線
所用之Cu合金膜、及該Cu合金膜為使用於上述源極及/或汲極以及信號線、及/或、閘極及掃描線所用之上述液晶顯示器、有機EL顯示器等之顯示裝置、及形成上述Cu合金膜所用之濺鍍靶。另外，以下，顯示裝置中，以液晶顯示器為例說明，但並非意圖限定於此。
例如液晶顯示器被使用於小型之行動電話至30吋、及超過100吋之大型電視的各式各樣領域。此液晶顯示器為根據畫素的驅動方法，被分成單純矩陣型液晶顯示器和主動矩陣型液晶顯示器。其中，組裝TFT作為開關元件的主動矩陣型液晶顯示器，因畫質為高品質且亦可應付高速的動畫，故成為液晶顯示器的主流。
圖1為示出應用於主動矩陣型液晶顯示器之代表性的液晶顯示器之構造。一邊參照圖1一邊說明此液晶顯示器的構造及動作原理。
首先，液晶顯示器100為具備TFT基板1、和對向TFT基板1配置之對向基板2、和配置於TFT基板1與對向基板2之間之作用為光變調層機能的液晶層3。
TFT基板1為具有於絕緣性之玻璃基板1a上配置的TFT4、畫素電極(透明導電膜)5、包含掃描線和信號線的配線部6。
又，對向基板2為具有於玻璃板全面所形成的共通電極7、於對向TFT基板1側之畫素電極(透明導電膜)5位置所配置之彩色濾光片8、和於對向TFT基板1上之TFT4及配線部6位置所配置之遮光膜9。對向基板2為進一步具有令液晶層所含之液晶分子於指定方向上配向的配向膜11。
於TFT基板1及對向基板2之外側(液晶層之反側)，分別配置偏光板10a、10b。
液晶顯示器100中，於各畫素中，對向基板2與畫素電極(透明導電膜)5之間的電場被TFT4所控制，並且經由此電場令液晶層3中的液晶分子配向變化，且通過液晶層3的光線被變調(遮光和透光)。如此，令穿透對向基板2的光穿透量被控制，並且以影像型式顯示。
於液晶顯示器100的下方設置背光22，此光為由圖1的下方往上方通過。
又，TFT基板1為經由透過TAB帶12所連結的驅動電路13及控制電路14所驅動。
圖2為圖1中，A的主要部分放大圖之一例。圖2中，於玻璃基板1a上形成掃描線(閘極電線)25，掃描線25的一部分作為控制TFT之開-關的閘極26之機能。以覆蓋閘極26般形成閘極絕緣膜(SiN)27。透過閘極絕緣膜27與掃描線25交叉般形成信號線(源-汲極配線)34，且信號線34的一部分作為TFT之源極29之機能。於閘極絕緣膜27上，依序形成非晶質矽通道層(活性半導體膜)33、信號線(源-汲極配線)34、層間絕緣膜(SiN)30。此型式一般被稱為底部閘型。
於閘極絕緣膜27上之畫素區域，例如配置(In2 O3 )中含有10質量%左右氧化錫(SnO)之氧化銦錫(ITO)膜、和(In2 O3 )中含有氧化鋅之IZO膜所形成的畫素電極(透明導電膜)5，於圖2中，TFT之汲極28為直接畫素電極(透明導電膜)5並且以電性連接的構造。
若對此TFT基板，經由掃描線對閘極26外加閘極電壓，則TFT4呈現打開的狀態，預先外加至信號線的驅動電壓為由源極29，經由汲極28外加至畫素電極(透明導電膜)5。如此若對畫素電極(透明導電膜)5外加指定程度的驅動電壓，則在與對向基板2之間發生充分的電位差，且液晶層3所含之液晶分子為配向並且發生光變調。
又，於TFT構造的上方，為了提高亮度有時設置反射電極(未予圖示)。
圖8為圖1中，A的主要部分放大圖之另一例。圖8中，於玻璃基板1a上形成掃描線(閘極電線)25，掃描線25的一部分作為控制TFT之開-關的閘極26之機能。以覆蓋閘極26般形成閘極絕緣膜(SiN)27。透過閘極絕緣膜27與掃描線25交叉般形成信號線(源-汲極配線)34，且信號線34的一部分作為TFT之源極29之機能。於閘極絕緣膜27上，依序形成非晶質矽通道層(活性半導體層)、信號線(源-汲極配線)34、鈍化膜(保護膜、SiN)40。此型式一般被稱為底部閘型。
於閘極絕緣膜27上之畫素區域，例如配置(In2 O3 )中含有10質量%左右氧化錫(SnO)之氧化銦錫(Indium Tin Oxide；ITO)膜、和(In2 O3 )中含有氧化鋅之氧化銦鋅(Indium Zinc Oxide；IZO)膜所形成的畫素電極(透明導電膜)5，於圖8中，TFT之汲極28為直接接觸畫素電極(透明導電膜)5並且以電性連接的構造。
若對此TFT基板，經由掃描線的閘極26外加閘極電壓，則TFT4呈現打開的狀態，預先外加至信號線的驅動電壓為由源極29，經由汲極28外加至畫素電極(透明導電膜)5。如此若對畫素電極(透明導電膜)5外加指定程度的驅動電壓，則在與對向基板2之間發生充分電位差，且液晶層3所含之液晶分子為配向並且發生光變調。
又，於TFT之上方，為了提高亮度有時設置反射電極(未予圖示)。更且，畫素電極有時與反射電極接觸。
於圖8所示之TFT的源極29與汲極28之間外加電壓，將閘極26之電壓進行ON/OFF控制，則可控制經由通道層由源極29往汲極28的電流，並且經由畫素電極5控制液晶層3的電場，其結果，令各畫素的光穿透量變調，且亦可顯示動畫像。
上述源-汲極配線34和掃描線25、閘極26由加工容易之理由，由Al-Nd等之Al合金(以下，將其稱為Al系合金)薄膜所形成。
但是，近年來，由於液晶顯示器大型化和動作周波數為由60kHz至120kHz變更等之情事，減低配線的電阻變成必須課題，具有更低電阻率之配線材料的需求變高。於是，以電視用之大型面板為中心，比純Al和Al合金等之Al系材料更低電阻率，又，耐土堆(hillock)性優良的Cu系材料受到注目(金屬(散裝材]的電阻率，純Al為2.7×10-6 Ω‧cm，相對地純Cu為1.8×10-6 Ω‧cm)。
但是，將Cu系材料應用於配線之情形，仍殘留耐氧化性低的技術課題。例如將Cu系材料應用於閘極配線和源-汲極配線之情形，該閘極配線為以閘極墊與透明導電膜(ITO膜)連接，又，源-汲極配線為以源極墊與透明導電膜(ITO膜)連接。形成該構造之步驟，係於上述閘極配線和源-汲極配線形成後以約300℃曝露於大氣的步驟，該步驟中，於構成閘極配線和源-汲極配線的Cu系配線表面形成氧化皮膜。於形成此類氧化皮膜的Cu系配線上，若形成透明導電膜(ITO膜)，則該氧化皮膜變成射擊關鍵阻礙(shot key barrier)，故具有無法取得透明導電膜與良好接觸性的課題。
又，將Cu系材料應用於配線時，亦具有與玻璃基板(通常，以SiO2 、Al2 O3 、BaO、B2 O3 作為主成分的玻璃)和絕緣性之密黏性差的課題。液晶顯示器之閘極電線為於玻璃基板上形成，源-汲極配線為於絕緣膜上形成。但是，若於此些配線使用Cu系材料，則Cu系配線由玻璃基板上剝離，故具有Cu系配線無法單獨應用於閘極配線的課題。
為了解決上述課題，以往，於源極29、汲極28、信號線34、閘極26及掃描線25的上方和下方，分別進行形成Mo、Cr、Ti、W等之高熔點金屬所構成的薄膜(以下，稱為阻障金屬層)。
但是，於Cu系配線/阻障金屬層般之二層構造中，因為具有電阻率高的阻障金屬(Mo等)，故以二層全體型式的配線電阻(實效的配線電阻)具有變高的問題。更且，此類二層構造中，因為將材質不同的薄膜層合，故具有(1)步驟複雜、(2)在形成配線形狀圖型時的濕式蝕刻(確保蝕刻速率、控制錐狀等之控制配線剖面形狀等)有變難的問題，隨著液晶顯示器大量生產所伴隨的低費化，而變成無法輕視形成阻障金屬層所伴隨的製造費用上升和生產性降低。因此，急切期望可省略阻障金屬層的形成，並可與透明導電膜直接接續的配線材料。
直到目前，已提案可省略形成阻障金屬層的Cu合金膜，例如於專利文獻1中，示出Zn及/或Mg以總量含有0.1~3.0原子%，或Ni及/或Mn以總量含有0.1~0.5原子%的Cu合金膜，更且，Fe及/或Co以總量含有0.02~1.0原子%和P為含有0.005~0.5原子%的Cu合金膜。
但是，於應付上述液晶顯示器之大型化等所伴隨之Cu合金膜的電阻率進一步減低上，必須對於Cu合金膜的成分組成進一步檢討。
又，於專利文獻2中，提案大規模集成電路(LSI)之配線所用的Cu-Ge合金，並且規定其組成。作為LSI用配線，期望其實效電阻率為5μΩ‧cm以下，於此情形中，以上述Cu-Ge合金亦可實現該電阻率。但是，使用於液晶顯示器之配線的情形中，期望配線的實效電阻率比2.5~3.0μΩ‧cm以下更低，但以上述Cu-Ge合金則難實現該低電阻率。
更且，上述專利文獻1及2並未檢討令Cu合金膜與玻璃基板的密黏性提高。
又，將Cu系材料應用於配線時，具有與玻璃基板和絕緣膜(例如閘極絕緣膜)之密黏性差的課題。特別，於絕緣膜上形成時，具有如下之問題。即，通常以CVD所形成的SiN膜作為絕緣膜。先前所使用之Al系材料所構成的電極‧配線與絕緣膜的密黏性為良好，但Cu系材料所構成的電極‧配線(Cu系電極‧配線)與絕緣膜(特別形成SiN膜作為絕緣膜)的密黏性差，且Cu系電極‧配線為由絕緣膜(SiN膜)剝離的問題。但是，關於與絕緣膜(SiN膜)的密黏性提高，仍未被充分檢討。
因此，先前採用Cu系電極‧配線的液晶顯示器中，採取SiN膜與Cu系電極‧配線之間透過底膜(純Mo膜、Mo-Ti合金層等之含Mo底層)的構造。即，具有於含Mo底層中形成純Cu薄膜之二層構造的配線例。但是，此類二層構造配線為以電阻率高的含Mo底層作為配線底層，故具有二層全體的配線阻抗(實效的配線阻抗)變高；步驟變得複雜，耗費費用；由於層合材質不同的薄膜，故於形成配線形狀圖型時，難以濕式蝕刻控制錐型；之課題。
專利文獻1：特開2007-017926號公報
專利文獻2：特開2005-191363號公報
本發明為著眼於如上述之情事而完成者，本發明之第1目的，係在於提供更加改善Cu合金膜特徵的低電阻率，並且可省略阻障金屬層的形成，並且與透明導電膜(ITO膜，IZO膜等)直接接續時可取得良好接觸性的Cu合金膜。
本發明之第2目的為在於提供繼續維持Cu合金膜特徵的低電阻率，並且與玻璃基板的密黏性優良，可省略與玻璃基板間之阻障金屬層(即可以單層使用)的Cu合金膜。
更且，本發明亦以提供(1)將上述Cu合金膜使用於TFT，例如液晶顯示器所代表的平面面板顯示器(顯示裝置)；及(2)形成具有如上述優良性能之Cu合金膜用的濺鍍靶為其目的。
又，本發明之第3目的為在於提供繼續維持Cu系材料特徵的低電阻率，並且與絕緣膜(例如SiN膜)之密黏性優良的Cu合金膜，及其使用於TFT(特別，TFT之源極及/或汲極以及信號線)未形成上述含Mo底層之例如液晶顯示器所代表的平面面板顯示器(顯示裝置)。又，本發明亦以提供形成具有如上述優良性能之Cu合金膜用的濺鍍靶為其目的。
所謂可達成第1目的之本發明的顯示裝置用Cu合金膜，係於基板上，直接接續至透明導電膜之顯示裝置用Cu合金膜，具有含有0.1~0.5原子%(at%)Ge，且合計含有0.1~0.5原子%由Ni、Zn、Fe、及Co所組成群中選出一種以上為其特徵。
本發明亦包含具備含有前述Cu合金膜之薄膜電晶體為其特徵的顯示裝置，其態樣可列舉薄膜電晶體之閘極及掃描線中含有前述Cu合金膜，且該Cu合金膜為直接接續至透明導電膜的顯示裝置，和薄膜電晶體之源極及汲極中之至少一者及信號線中含有前述Cu合金膜，且該Cu合金膜為直接接續至透明導電膜的顯示裝置。
前述透明導電膜可列舉以氧化銦錫(ITO)或氧化銦鋅(IZO)所形成者。
又，於本發明中，亦包含前述Cu合金膜之形成中所用的濺鍍靶，含有0.1~0.5原子%Ge，且，合計含有0.1~0.5原子%由Ni、Zn、Fe、及Co所組成群中選出一種以上之Cu合金所構成的濺鍍靶。
所謂可達成第2目的之本發明的顯示裝置用Cu合金膜，係與玻璃基板直接接續的顯示裝置用Cu合金膜，具有含有(1)合計0.2~1原子%Ge及Ni(即，不包含Ge為0原子%或Ni為0原子%之情形)；或(2)合計0.2~1原子%Ge及Zn(即，不包含Ge為0原子%或Zn為0原子%之情形)為其特徵。
本發明亦包含具備含有前述Cu合金膜之薄膜電晶體為其特徵的顯示裝置，其態樣可列舉具備具有低部閘型構造之薄膜電晶體的顯示裝置，於該薄膜電晶體之閘極及掃描線中含有前述Cu合金膜，且該Cu合金膜為直接接續至玻璃基板的顯示裝置。
又，於本發明中，亦包含前述Cu合金膜之形成中所用的濺鍍靶，(1)合計含有0.2~1原子%Ge及Ni(即，不包含Ge為0原子%或Ni為0原子%之情形)之Cu合金；或(2)合計含有0.2~1原子%Ge及Zn(即，不包含Ge為0原子%或Zn為0原子%之情形)之Cu合金所構成的濺鍍靶。
又，所謂可達成第3目的之本發明的顯示裝置用Cu合金膜，係為顯示裝置中薄膜電晶體之源極及汲極中至少一者及信號線、以及閘極及掃描線中之至少一者所含的顯示裝置用Cu合金膜，其具有含有0.1~0.5原子%Ge為其特徵。
又，本發明亦包含具有薄膜電晶體之源極及汲極中之至少一者及信號線、以及閘極及掃描線中之至少一者含有上述顯示裝置用Cu合金膜此點為其特徵的顯示裝置。
前述顯示裝置為前述薄膜電晶體為具有底部閘型構造，於絕緣膜(特別氮化矽膜)上具有前述源極及汲極中之至少一者之一部分之形態者，因可充分發揮前述Cu合金膜之效果，故為佳。
又，於本發明中，亦包含前述Cu合金膜之形成中所用的濺鍍靶，含有0.1~0.5原子%Ge之Cu合金所構成的濺鍍靶。
若根據本發明，則可實現具有可應付液晶顯示器之大型化和動作周波數高區域化之低電阻率Cu合金膜的顯示裝置。又，若根據可達成第1目的之本發明的態樣，(以下，簡稱為「第1態樣」)，則可令Cu合金膜與ITO和IZO等之透明導電膜，於低的接觸電阻下直接接觸。更且，若根據可達成第2目的之本發明的態樣(以下，簡稱為「第2態樣」)，則可令Cu合金膜與玻璃基板直接接續。其結果，可提供能省略高熔點金屬薄膜(阻障金屬層)之高性能的顯示裝置。又，若根據可達成第3目的之本發明的態樣(以下，簡稱為「第3態樣」)，則本發明之Cu合金膜為與絕緣膜(特別SiN)膜的密黏性優良，故應用於顯示裝置(例如液晶顯示器)用之源-汲極配線時，可未形成上述含Mo底層，作成單層，並且提供可省略上述含Mo底層之高性能的顯示裝置。
首先，由第1態樣開始說明。本發明者等人為了實現更加改善Cu合金膜特徵之低電阻率的同時，即使省略阻障金屬層並與透明導電膜(ITO膜，IZO膜等)直接接續之情形中，亦可取得良好接觸性的Cu合金膜，及將其使用於TFT的顯示裝置，進行致力研究。
首先，著眼於耐氧化性優良，且與透明導電膜(ITO膜，IZO膜等)直接接續之情形中取得良好接觸性的Cu-Ge合金膜。Cu-Ge合金膜為如專利文獻2記載，於As-deposited狀態係指剛以濺鍍形成後之狀態，以下相同)中，Ge為於Cu中均勻固溶，且Ge的濃度分佈於厚度方向上為均勻的。但是，若將此Cu-Ge合金膜，於氧分壓存在之狀態下加熱，則Ge於Cu薄膜表面擴散、濃化，並於表面形成強固的氧化皮膜(GeO2 含有比率高的氧化皮膜)。此氧化皮膜由於氧氣的擴散阻擋性極為優良，故於高溫(300℃左右)大氣曝露後，不會於Cu合金膜表面形成厚的氧化皮膜(結果未形成射擊關鍵阻礙)，可確保與透明導電膜良好之接觸性。於是，以如此可實現高溫耐氧化性之同時，亦可實現某程度之低電阻率的Cu-Ge合金膜為基礎，進行可令電阻率進一步降低之第3元素種類和含量的檢討。其結果，發現有效為採用Ni、Zn、Fe、Co作為第3元素。
以下，詳述關於可確保低電阻率之同時，與透明導電膜直接接續時可取得良好之歐姆接觸性之本發明之Cu合金膜之成分‧組成的規定理由。
首先，本發明之Cu合金膜為以Ge作為必須成分。經由含有此Ge，則如上述，與純Cu之情形和含有Ge以外之元素的2元系Cu合金相比較，可顯著提高耐氧化性，例如即使經過300℃左右之大氣曝露步驟後，亦可確保與Cu合金膜上方所形成之透明導電膜之良好的歐姆接觸性。
於充分發揮此類效果上，含有0.1原子%以上Ge。若Ge相對於Cu薄膜的絕對量少，則上述氧化皮膜(GeO2 )難以均勻之連續膜型式形成，結果，無法有效作用為氧氣的擴散阻擋層，無法充分發揮高溫耐氧化性。較佳為含有0.2原子%以上Ge。Ge之含量愈多則Cu合金膜的高溫耐氧化性愈提高，但由於Cu合金膜的電阻率增加，故必須將Ge的含量抑制於0.5原子%以下(較佳為0.3原子%以下)。
但是，Cu-Ge的2元系Cu合金膜，具有Ge含量愈增加則電阻率愈增加的傾向，與純Cu膜相比較則電阻率高。並且，Cu-Ge合金膜於施以熱處理(較佳為450℃以下，更佳為400℃以下)之情形中，電阻率降低之傾向小，無法期待經由熱履歷而造成低電阻率化。
於是，若令作為第3元素之Ni、Zn、Fe、及Co所組成群中選出一種以上(以下，稱為X)，合計含有0.1~0.5原子%，作成Cu-Ge-X合金膜，則可知在熱處理該合金膜時，促進Ge的析出，且電阻率為比Cu-Ge合金膜充分降低。
如此將Cu-Ge-X合金膜熱處理令電阻率降低者，係認為例如於Cu-Ge-Ni合金膜之情形中，Ni3 Ge和NiGe為析出，於Cu-Ge-Zn合金膜之情形中，Cu15 Ge4 Zn為析出，於Cu-Ge-FE合金膜之情形中，Fe2 Ge、FeGe2 為析出，又於Cu-Ge-Co合金膜之情形中，分別析出Co2 Ge、CoGe、Co2 Ge3 、CoGe2 ，且Ge及第3元素之固溶量減低。
組合複數X者，可列舉Cu-Ge-Ni-Zn、Cu-Ge-Zn-Co、Cu-Ge-Ni-Co，如此組合複數X之情形中，亦分別形成上述X與Ge之析出物。因此，此情形亦不會令各元素的添加效果相互抵銷，可發揮減低電阻率之效果。
於發揮上述效果上，令X含量總量為0.1原子%以上即可。較佳為0.2原子%以上。但是，總量若超過0.5原子%，則第3元素為過剩存在超過Ge含量，未與Ge完成反應之第3元素(與Ge反應未完成形成金屬間化合物的第3元素)為以剩餘元素(於Cu合金膜中的固溶元素)型式殘留，反而令Cu合金膜的電阻率增加，故為不佳。由此類觀點而言，認為Ce含量(原子%)/X含量(原子%)之比率為1~2為佳。
其次說明第2態樣。第2態樣之Cu合金膜亦與第1態樣之Cu合金膜同樣地，由Cu-Ge-X(第3元素)合金所構成，但選擇Ni或Zn作為X此點為與第1態樣不同。
達成第2目的，即，繼續確保Cu合金膜特徵之低電阻，並且提高Cu配線與玻璃基板之密黏性上，期望於Cu配線與玻璃基板之間形成結合能量大的化學性鍵結。即，相比於「以物理吸黏等所造成的物理性鍵結」，若形成結合能量(鍵結力)大之「以化學吸黏和形成界面反應層等所造成的化學性鍵結」，則可實現更強的密黏力。但是，由於Cu配線與玻璃基板形成化學性鍵結，故Cu配線與玻璃基板的密黏性差。
於是，本發明者等人著眼於Cu中添加指定的合金元素，並於該合金元素與玻璃基板之構成元素間形成化學性鍵結，以提高與玻璃基板的密黏性。於此化學性鍵結的形成上，Ge為有效作用。Ge為與氧的親和性強(易形成氧化物)，且與玻璃基板之主成分SiO2 反應，於玻璃基板界面透過氧形成鍵結(Si-O-Ge)。又，Ge於CU中的擴散係數大，故即使於Cu膜中少量添加亦於玻璃基板界面擴散濃化，並於界面透過氧形成鍵結，令密黏性大幅提高。
除了具有此類提高密黏性作用之Ge，加上複合添加Ni或Zn，則可令Cu合金膜對於玻璃基板的密黏性進一步提高。此(Ge，Ni)或(Ge，Zn)複合添加的作用雖未明確，但認為經由在Cu中添加Ni或Zn，則可促進Ge往界面的擴散濃化。
又，通常若於Cu中添加合金元素則導致電阻率增加，但即使於Cu中添加Ni或Zn，亦幾乎完全不會增加Cu合金的電阻率。Cu-Ni合金為全率固溶系，Ni為於Cu中全率固溶，故認為增加電阻率的幫助少。另一方面，Cu-Zn合金為包晶系，但Zn於Cu中的固溶限制寬至約30%，故認為增加電阻率的幫助少。更且如上述，Cu-Ge-Ni合金中經由熱處理令Ni3 Ge、NiGe以金屬間化合物型式析出，於Cu-Ge-Zn合金配線中經由熱處理令Cu15 Ge4 Zn以金屬間化合物型式析出，故Ni或Zn對於Cu-Ge合金中的添加，亦有效作用於減低電阻率。
為了令如上述與玻璃基板之良好密黏性及低電阻率兩相成立，令(Ni，Ge)或(Zn，Ge)的合計量均為0.2原子%以上(較佳為0.3原子%以上)、1原子%以下(較佳為0.6原子%以下)。此合計量若過少，則合金元素朝向玻璃基板界面的濃化程度亦少，於界面形成化學鍵結的程度亦少，無法良好發揮高密黏性。又，此合計量若過剩，雖可提高密黏性，但Cu合金膜本身的電阻率增加。又，第2態樣中之較佳的Ge含量(原子%)/X含量(原子%)之比率為0.5~2.0。
於第2態樣中，於提高Cu合金膜之高溫耐氧化性且實現與透明導電膜之良好接觸性，加上減低電阻率上，以亦滿足第1態樣之元素量要件為佳。即，第2態樣亦以Ge量較佳為0.1原子%以上(更佳為0.2原子%以上)，較佳為0.5原子%以下(更佳為0.3原子%以下)，Ni、Zn之各量較佳為0.1原子%以上(更佳為0.2原子%以上)、較佳為0.5原子%以下(更佳為0.4原子%以下)。
上述(即第1態樣及第2態樣之)Cu-Ge-X合金膜為含有上述規定量之Ge及第3元素(X)，且殘餘部分Cu及不可避免之雜質。前述不可避免之雜質可列舉氧、氮、碳、氬等，其合計為0.1原子%以下。又，為了提高其他特性(例如耐蝕性等)，於Cu-Ge-X合金膜中亦可進一步含有其他元素。
於上述Cu-Ge-X合金膜之形成上，期望採用濺鍍法。所謂濺鍍法，係於真空中導入Ar等之惰性氣體，於基板與濺鍍靶(以後，有時稱為靶)之間形成電漿放電，並將經由該電漿放電所離子化的Ar衝撞至上述靶，敲出該靶之原子並於基板上堆積製造薄膜的方法。因為可比離子電鍍法和電子束蒸鍍法、真空蒸鍍法所形成之薄膜更輕易形成成分和膜厚之膜面內均勻性優良的薄膜，且以As-deposited狀態可形成合金元素為均勻固溶的薄膜，故可有效表現高溫耐氧化性等。濺鍍法例如可採用DC濺鍍法、RF濺鍍法、磁控管濺鍍法、反應性濺鍍法等之任一種濺鍍法，且其形成條件若適當設定即可。
又，以上述濺鍍法，形成上述Cu-Ge-X合金膜上，若使用與所欲之Cu-Ge-X合金膜相同成分，組成的Cu-Ge-X合金濺鍍靶，則無組成不勻，可形成所欲之成分、組成的Cu-Ge-X合金膜。即，於形成第1態樣之Cu-Ge-X合金膜上，若使用含有0.1~0.5原子%之Ge、及0.1~0.5原子%由Ni、Zn、Fe、及Co所組成群中選出一種以上之Cu合金所構成者，與所欲之Cu-Ge-X合金膜相同成分、組成的Cu-Ge-X合金濺鍍靶即可。又，於形成第2態樣之Cu-Ge-X合金膜上，若使用(1)合計含有0.2~1原子%Ge及Ni之Cu合金；或(2)合計含有0.2~1原子%Ge及Zn之Cu合金所構成者，與所欲之Cu-Ge-X合金膜相同成分、組成的Cu-Ge-X合金濺鍍靶即可。
靶之形狀為包含根據濺鍍裝置之形狀和構造加工成任意形狀(角型平板狀、圓形平板狀、環形平板狀等)者。
上述靶之製造方法可列舉以溶解鑄造法和粉末燒結法、噴霧成形法，製造Cu基合金所構成之鑄塊而取得之方法，和製造Cu基合金所構成之雛型(取得最終緻密體前的中間體)後，以緻密化手段將該雛型予以緻密化而取得之方法等。
以濺鍍法等形成上述Cu-Ge-X合金膜後，期望施以熱處理。經由熱處理，於第1態樣之Cu合金膜令電阻率(配線電阻)減低，於第2態樣之Cu合金膜，與玻璃基板的密黏性提高之同時，電阻率亦減低。於此些Cu合金膜中電阻率減低，認為係因如上述Ni3 Ge等析出，Ge及第3元素(X)之固溶量減低。又，第2態樣之Cu合金膜中與玻璃基板之密黏性提高，認為係因經由熱處理(熱能量)，促進合金元素於Cu合金膜及玻璃基板界面的濃化，並且亦促進界面形成化學性鍵結。
熱處理溫度愈高，且熱處理時間(保持時間)愈長，認為愈有效減低電阻率及提高密黏性。但是，若熱處理的溫度及時間為過剩，則對玻璃基板造成不良影響，生產性降低。因此，熱處理溫度較佳為350℃以上，更佳為450℃以下(再佳為400℃以下)，熱處理時間較佳為30分鐘以上，更佳為120分鐘以下。
本發明之Cu-Ge-X合金膜為特別使用顯示裝置的TFT。其中若將第1態樣之Cu-Ge-X合金膜，特別使用於
‧TFT之閘極及掃描線、及/或
‧源極及/或汲極、以及信號線，則可充分發揮其特性。
又，第2態樣之Cu-Ge-X合金膜為省略阻障金屬層，特別於具有底部閘型構造之前述TFT的源極及掃描線，以單層使用為佳。
另外，本發明之Cu-Ge-X合金膜複數使用於上述TFT之閘極及掃描線、源極及/或汲極、以及信號線之情形中，構成彼等之Cu-Ge-X合金膜的成分，組成亦可為一致，且於規定範圍內令成分、組成不同亦可。
以下，一邊參照圖面，一邊說明本發明之顯示裝置的較佳實施形態。以下，代表性列舉說明具備非晶矽TFT基板的液晶顯示裝置，但本發明不被限定於此，在適合前、後述主旨之範圍中加以適當變更進行實施亦可，其均被包含於本發明的技術性範圍。
於前述圖2中，列舉將源極29和汲極28、信號線(於圖2中未顯示)、及/或掃描線(閘極配線)25和閘極26，以本發明之Cu合金膜(例如Cu-0.3原子%Ge-0.3原子%Ni合金)作成之一態樣。
若根據本實施形態(第1之態樣)，不會如先前般，於源-汲極的上方，不必中介存在Mo等所構成的阻障金屬層，可令Cu合金膜與透明導電膜直接接續，且可實現與先前之TFT基板同程度以上之良好的TFT特性(參照後述之實施例)。又，若根據第2態樣，於掃描線(閘極配線)和閘極之下方不必中介存在阻障金屬層，可令Cu合金膜與玻璃基板直接接續。
其次，一邊參照圖3~7，一邊說明圖2所示之本實施形態之TFT基板的製造方法。圖3~7中加以與圖2相同的參照符號。
首先，如圖3所示般，於玻璃基板(透明基板)1a，使用濺鍍法形成厚度200nm左右的Cu合金膜(例如，Cu-0.3原子%Ge-0.3原子%Ni合金)。將此膜形成圖型，則可形成閘極26及掃描線25。此時，於後述之圖4中，以閘極絕緣膜27之覆蓋範圍為良好般，將上述層合薄膜之側面以傾斜角約30°~60°之錐狀予以蝕刻為佳。
其次，如圖4所示般，例如使用電漿CVD法等之方法，形成約300nm左右的閘極絕緣膜(SiN)27。電漿CVD法之成膜溫度若為約350℃即可。
接著，如圖5所示般，例如使用電漿CVD法等之方法，於閘極絕緣膜(SiN)27之上，形成厚度200nm左右之無摻混氫化非晶矽膜(a-Si：H)、及厚度50nm左右之摻混磷的n+ 型氫化非晶矽膜(n+ a-Si：H)所構成的非晶矽通道膜(活性半導體膜)33，並將此膜33形成圖型。其次於其上，使用濺鍍法，形成厚度300nm左右之Cu合金膜(例如，Cu-0.3原子%Ge-0.3原子%Ni合金)後形成圖型，則如圖6所示般，形成與信號線一體之源極29、和直接接續至畫素電極(透明導電膜)5的汲極28。另外，上述濺鍍之成膜溫度若為約150℃即可。
其次，如圖7所示般，例如使用電漿CVD裝置等，形成厚度300nm左右之層間絕緣膜30。其次，於層間絕緣膜30上形成光阻(未予圖示)後，將層間絕緣膜30形成圖型，例如以乾式蝕刻等在層間絕緣膜30上形成接觸孔。同時，與面板端部之閘極上之TAB接續的部分上形成接觸孔。
最後，例如於保管時間(8小時左右)之範圍內，如前述圖2所示般，例如成膜出厚度40nm左右的ITO膜，並以濕式蝕刻進行形成圖型，則可形成畫素電極(透明導電膜)5。同時，與面板端部之閘極之TAB的接續部分，若形成用以與TAB接黏之ITO膜41圖型，則完成TFT陣列基板1。
如此處理所製作的TFT基板，汲極28與畫素電極(透明導電膜)5為直接接觸，且掃描線25與TAB接續用之ITO膜亦直接接觸。
上述，雖使用ITO膜作為畫素電極(透明導電膜)5，但亦可使用IZO膜(InOx-ZnOx系導電性氧化膜)。又，亦可使用多晶矽代替非晶矽作為活性半導體膜。
使用如此處理所得的TFT基板，例如，根據下列記載之方法，製作前述圖1所示的液晶顯示器。
首先，於如上述處理所製作之TFT基板1的表面，例如塗佈聚醯亞胺，乾燥後進行摩擦處理以形成配向膜。
另一方面，對向基板2為於玻璃基板上，例如將Cr以矩陣狀形成圖型，則可形成遮光膜9。其次，於遮光膜9之間隙，形成樹脂製之紅、綠、藍的彩色濾光片8。於遮光膜9與彩色濾光片8上，配置ITO膜般之透明導電性膜作為共通電極7，則可形成對向電極。其後，於對向電極之最上層例如塗佈聚醯亞胺，乾燥後，進行摩擦處理形成配向膜11。
其次，將TFT基板1與對向基板2之形成配向膜11的面彼此對向配置，並以樹脂製的密封材16，除去液晶的封入口將TFT基板1與對向基板2貼合。此時，於TFT基板1與對向基板2之間，中介存在間隔件15令2枚基板間的間隙大約保持一定。
將如此處理所得之空元件放於真空中，以封入口浸於液晶之狀態慢慢恢復至大氣壓，則可於空元件中注入含有液晶分子的液晶材料，形成液晶層，並將封入口封合。最後，於空元件之外側兩面貼上偏光板10a、10b並完成液晶面板。
其次，如前述圖1所示般，於液晶顯示器電性接續驅動液晶顯示器的驅動電路13，並且配置於液晶顯示器的側部或裏面部。其後，經由含有成為液晶顯示器之顯示面開口的保持框23、和成為面光源之背光22和導光板20和保持框23，保持液晶顯示器，並且完成液晶顯示器。
本發明之顯示裝置為以規定的Cu合金膜形成配線、電極部，故可實規格外優良的性能和信賴性。
其次說明第3態樣。本發明者等人為了實現繼續維持Cu系材料特徵的低電阻率，並且與絕緣膜(例如氮化矽膜)之密黏性優良的Cu合金膜、及將其使用於TFT之顯示裝置，進行致力研究。其結果，以所謂若作成含有少量Ge的Cu合金膜即可的思想為基礎，發現其具體性方法。以下，詳述關於第3態樣。
本發明之Cu合金膜為含有0.1~0.5原子%(at%)Ge(以下，將此類本發明之Cu合金膜，特別稱為「含Cu-Ge合金膜」)。本發明中，發現經由含有0.1原子%以上(較佳為0.15原子%以上、更佳為0.20原子%以上)Ge，則可顯著提高與絕緣膜的密黏性。
如此經由含有Ge可表現高密黏性的理由並未充分闡明，但於絕緣膜使用氮化矽(以下，以「SiN」表示)之情形中，認為如下。
即，以CVD所形成的SiN膜中含有少量氧。若於此SiN膜上形成純Cu膜，則於上述純Cu膜與SiN膜的界面(以下以「Cu/SiN界面」表示)，構成純Cu膜的Cu與上述氧反應並形成氧化物。經由形成此氧化物，於Cu/SiN界面發生殘留應力，且純Cu膜與SiN膜的密黏性降低。
相對地，若於SiN膜上，形成含Cu-Ge合金膜，則SiN膜中所含的氧為與Ge優先反應，且氧由含Cu-Ge合金膜與SiN膜的界面(以下以「Cu合金/SiN界面」表示)，拉近至含Cu-Ge合金膜側，並且於含Cu-Ge合金膜側(即，非上述界面，於含Cu-Ge合金膜中)比Cu合金/SiN界面形成更多氧化物(GeO2 )。如此，因為未於Cu合金/SiN界面形成氧化物，並於Cu合金/SiN界面不會發生殘留應力，故含Cu-Ge合金膜與SiN膜的密黏性提高。又，於Cu合金/SiN界面，形成GeO2 ，透過其，認為亦有表現含Cu-Ge合金膜與SiN膜之高密黏性的可能性。更且，於絕緣膜為氮化矽之情形中，Si與Ge為周期表中之同族元素，化學親和性強，故含Cu-Ge合金膜中的Ge與SiN膜中的Si為形成化學性鍵結，且界面的密黏性提高亦被認為係為提高密黏性的原因。
另外，於上述說明中，雖然說明關於使用氮化矽膜作為絕緣膜的情況，但並非限定於此，亦包含絕緣膜為含有少量氧之其他絕緣膜；於氮化鋁膜、氮化鈦膜、氮化鉭膜等之上形成含Cu-Ge合金膜之情況。
上述效果為於Ge含量為0.1原子%以上表現，Ge含量愈多則密黏性愈高，但即使過多，此效果亦飽和。又，若增加Ge含量，則電阻率增加，故必須將Ge之含量抑制於0.5原子%以下。由電阻率抑制至更低之觀點而言，Ge為0.2原子%以下為佳。
上述含Cu-Ge合金膜即使以as-deposited狀態亦為密黏性優良，進行後退火(成膜後至350℃為止的熱處理)，亦可同樣發揮優良的密黏力。
上述含Cu-Ge合金膜為含有上述規定量之Ge，且有殘餘部分Cu及不可避免的雜質，上述不可避免的雜質可列舉氧、氮、碳、氬等，其合計為0.1原子%以下。
又，在不損害本發明作用之範圍下，以賦予其他特性為目的，亦可積極添加下述元素。即，將含Cu-Ge合金膜，例如應用於具有底部閘型構造之TFT的源極及/或汲極以及信號線之情形中，其特性要求有「與絕緣膜SiN膜之密黏性」、「耐氧化性(與ITO膜之接觸安定性(低接觸電阻))」、「對於構成半導體膜之α-Si的擴散抑制(確保TFT特性的安定性)」、「耐蝕性」等。其中，於添加Ge下，可確保上述「與SiN膜之密黏性」、和「耐氧化性(與ITO膜之接觸安定性(低接觸電阻))」。因此，更且，為了提高上述「對於α-Si之擴散抑制」和「耐蝕性」添加第3元素亦無妨。
又，於亦確保與使用作為基板之玻璃的密黏性上，其有效為含有由Ni、Pt、Au、Ce、Ru、W、Cr、Ir、Mo、Fe、Al及Zr所組成群中選出一種或二種以上作為第3元素，含有此第3元素之多元系的含Cu-Ge合金膜，亦可使用於上述閘極及掃描線、和源極和/或汲極以及信號線。
另外，將含Cu-Ge合金膜，使用於TFT之
‧源極及/或汲極以及信號線、及/或、
‧閘極及掃描線
之情形，有時要求更低的電阻率。若欲賦予低電阻率以外之特性而提高Ge含量，則如上述電阻率為增加，但為了繼續含有Ge並且更加降低電阻率，其有效為含有由Ni、Zn、Fe及Co所組成群中選出一種或二種以上作為3元素。
於上述含Cu-Ge合金膜之形成上，期望採用濺鍍法。所謂濺鍍法，係於真空中導入Ar等之惰性氣體，並於基板與濺鍍靶(以後，有時稱為靶)之間形成電漿放電，並經由該電漿放電令離子化的Ar衝撞至上述靶，並敲出該靶的原子且於基板上堆積製作薄膜的方法。比離子電鍍法和電子束蒸鍍法、真空蒸鍍法所形成的薄膜，更容易形成成分和膜厚之膜面內均勻性優良的薄膜，且可以as-deposited狀態形成合金元素為均勻固溶的薄膜，故可有效表現高溫耐氧化性。濺鍍法可採用例如DC濺鍍法、RF濺鍍法、磁控管濺鍍法、反應性濺鍍法等任一種濺鍍法，且形成條件若適當設定即可。
又，以上述濺鍍法，形成上述含Cu-Ge合金膜上，上述靶為由含有0.1~0.5原子%Ge的Cu合金所構成，若使用與所欲之含Cu-Ge合金膜相同組成之今Cu-Ge合金濺鍍靶，則無組成不勻，可形成所欲成分、組成的含Cu-Ge合金膜故佳。
靶之形狀為包含根據濺鍍裝置之形狀和構造而加工成任意形狀(角型平板狀、圓形平板狀、環形平板狀等)者。
上述靶之製造方法可列舉以溶解鑄造法和粉末燒結法、噴霧成形法、製造Cu基合金所構成的鑄塊而取得的方法、和製造Cu基合金所構成之雛型(取得最終緻密體前的中間體)後，將該雛型經由緻密化手段予以緻密化而取得的方法。
本發明之Cu合金膜(含Cu-Ge合金膜)被使用於顯示裝置中之薄膜電晶體的
‧源極及/或汲極以及信號線、及/或、
‧閘極及掃描線
應用於該處則可充分發揮含Cu-Ge合金膜的特性。
本發明中，前述TFT為具有底部閘型構造者，前述源極及/或汲極的一部分為於絕緣膜(特別為氮化矽膜)上所形成之情形視為較佳形態。
另外，將含Cu-Ge合金膜使用於源極及/或汲極以及信號線、及/或、閘極及掃描線之多處時，彼此之含Cu-Ge合金膜的組成可為一致，且亦可於規定範圍內令組成不同。
以下，一邊參照圖面，一邊說明第3態樣之顯示裝置的較佳實施形態。以下，代表性列舉說明具備非晶矽TFT基板的液晶顯示器，但本發明不被限定於此，在適合前、後述主旨之範圍下加以適當變更進行實施亦可，其均被包含於本發明之技術性範圍。
於前述圖8中，列舉將源極29和汲極28、信號線(於圖8中未顯示)、及/或掃描線(閘極配線)25和閘極26，以含Cu-Ge合金膜(例如Cu-0.3原子%Ge合金膜)作成之一態樣。
若根據本實施形態，則可未如先前般中介存在含Mo底層，於絕緣膜上直接層合含Cu-Ge合金膜，且可實現與先前之TFT基板同程度以上的良好TFT特性(參照後述之實施例)。
其次，一邊參照圖9~15，一邊說明前述圖8所示之本實施形態之TFT基板的製造方法。於圖9~15中加以與圖8相同的參照符號。
首先，如圖9所示般，於玻璃基板(透明基板)1a，使用濺鍍法成膜出厚度200nm左右的含Cu-Ge合金膜(例如，Cu-0.3原子%Ge合金膜)。將此膜形成圖型，則形成閘極26及掃描線25。此時，於後述之圖10中，以閘極絕緣膜27之覆蓋範圍為良好般，將上述合金膜的側面以傾斜角約30°~60°之錐狀進行蝕刻為佳。
其次，如圖10所示般，例如使用電漿CVD等之方法，形成約300nm左右的閘極絕緣膜(SiN膜)27。電漿CVD法之成膜溫度若為約350℃即可。接著，於閘極絕緣膜27上，成膜出厚度50nm左右之氫化非晶矽膜(a-Si：H)及厚度300nm左右之氮化矽膜(SiNx)。
接著，以閘極26作為光罩進行裏面曝光，如圖11所示般將氮化矽膜(SiNx)形成圖型，形成通道保護膜。更且於其上，如圖12所示般，將摻混磷之厚度50nm左右的n+ 型氫化非晶矽膜(n+ a-Si：H)成膜後，將氫化非晶矽膜(a-Si：H)及n+ 型氫化非晶矽膜(n+ a-Si：H)形成圖型。
其後如圖13所示般，使用濺鍍法，形成厚度300nm左右之含Cu-Ge合金膜(例如，Cu-0.3原子%Ge合金膜)後形成圖型，則可形成與信號線一體之源極29、與直接接續至畫素電極(透明導電膜)5的汲極28。
其後如圖14所示般，例如使用電漿CVD裝置等，將氮化矽膜40例如以膜厚300nm左右成膜則可形成保護膜。此時之成膜為例如以250℃左右進行。於此氮化矽膜40上形成光阻層31後，將該氮化矽膜40形成圖型，例如經由乾式蝕刻等在氮化矽膜40上形成接觸孔32。又，雖未圖示，但同時與面板端部之閘極上之TAB接續部分形成接觸孔。
更且如圖15所示般，例如經過以氧電漿拋光之步驟後，例如使用胺系等之剝離液進行光阻層31的剝離處理，最後，如前述圖8所示般，例如成膜出厚度40nm左右的ITO膜，並以濕式蝕刻進行形成圖型，則可形成畫素電極(透明導電膜)5。
上述中，雖使用ITO膜作為畫素電極(透明導電膜)5，但亦可使用IZO膜(InOx-ZnOx系導電性氧化膜)。又，亦可使用多晶矽代替非晶矽作為活性半導體層。
使用如此處理所得之TFT基板，例如，根據下列記載之方法，製造前述圖1所示之液晶顯示器。
首先，於如上述處理所製作之TFT基板1的表面，例如塗佈聚醯亞胺，乾燥後進行摩擦處理以形成配向膜。
另一方面，對向基板2為於玻璃基板上，例如將Cr以矩陣狀形成圖型，則可形成遮光膜9。其次，於遮光膜9之間隙，形成樹脂製之紅、綠、藍的彩色濾光片8。於遮光膜9與彩色濾光片8上，將ITO膜般之透明導電膜以共通電極7型式配置，則可形成對向電極。其後，於對向電極之最上層例如塗佈聚醯亞胺，乾燥後，進行摩擦處理以形成配向膜11。
其次，將TFT基板1與對向基板2之形成配向膜11的面彼此對向配置，並以樹脂製的密封材16，除去液晶的封入口將TFT基板1與對向基板2貼合。此時，於TFT基板1與對向基板2之間，中介存在間隔件15令2枚基板間的間隙大約保持一定。
將如此處理所得之空元件放於真空中，以封入口浸於液晶之狀態慢慢恢復至大氣壓，則可於空元件中注入含有液晶分子的液晶材料，形成液晶層，並將封入口封合。最後，於空元件之外側兩面貼上偏光板10a、10b並完成液晶面板。
其次，如前述圖1所示般，於液晶顯示器電性接續驅動液晶顯示器的驅動電路13，並且配置於液晶顯示器的側部或裏面部。其後，經由含有成為液晶顯示器之顯示面開口的保持框23、和成為面光源之背光22和導光板20和保持框23，保持液晶顯示器，並且完成液晶顯示器。
另外，本發明之含Cu-Ge合金膜為於具有底部閘型構造之TFT中，亦可應用於絕緣膜上所形成的閘極及掃描線。
實施例
以下，根據實施例更加詳細說明本發明，但下述實施例並非限定本發明之性質者，於可適合前、後述主旨之範圍下亦可適當變更並實施，其均被包含於本發明之技術性範圍。
<第1態樣>
首先根據實施例1-1及1-2，說明第1態樣。
(試料之製作)
根據DC磁控管濺鍍法(成膜條件為如下述)，於室溫，於玻璃基板(康寧公司製Eagle#2000、直徑50mm×厚度0.7mm)上，形成0.3μm指定成分、組成的Cu合金膜。此時，使用真空溶解法所製作之各種組成的Cu-Ge合金靶作為濺鍍靶，形成Cu-Ge合金膜。又，於前述Cu-Ge合金靶上，設置含有第3元素：X之純金屬晶片或X以外之第3元素(Nb、Hf、Zr或Sb)之晶片，進行組成調整，形成各種成分、組成的Cu-Ge-X合金膜和Cu-Ge-(X以外之第3元素)合金膜。
所得之Cu-Ge合金膜和Cu-Ge-X合金膜、Cu-Ge-(X以外之第3元素)合金膜的組成為使用ICP發光分光分析裝置(島津製作所製之ICP發光分光分析裝置「ICP-8000型」)予以定量分析。
(成膜條件)
‧背壓：1.0×10-6 Torr以下
‧Ar氣壓：2.0×10-3 Torr
‧Ar氣流量：30sccm
‧濺鍍功率：3.2W/cm2
‧極間距離：50mm
‧基板溫度：室溫
[實施例1-1]
使用上述各種之Cu-Ge合金膜、Cu-Ge-X合金膜或Cu-Ge-(X以外之第3元素)合金膜，測定如下述所示之電阻率，並進行其評價。
(電阻率之測定)
對於Cu-Ge合金膜或Cu-Ge-X合金膜，施以微影及濕式蝕刻，加工成寬100μm、長度10mm之條紋狀圖型(電阻率測定用圖型)後，以使用探測器之直流四探針法於室溫中測定該圖型的電阻率。
另外，電阻率之測定為對於As-deposited狀態之條紋狀圖型、及、對於模擬Cu合金膜成膜後之熱處理，於真空中(≦1×10-6 Torr)中以400℃ 30分鐘之熱處理對上述Cu合金膜施行後的條紋狀圖型進行。
(Cu-Ge合金膜之電阻率)
對於改變Ge含量之各種Cu-Ge合金膜，測定上述電阻率之結果整理於圖16。
圖16為分別示出As-deposited狀態與400℃真空熱處理後之Cu-Ge合金膜的電阻率與Ge含量的關係。由此圖16，Cu-Ge合金膜的電阻率，於As-deposited狀態下，隨著Ge含量之增加而大約以直線性增加。施以上述熱處理的試料，與As-deposited狀態之試料相比較，電阻率之絕對值有若干降低，關於施以上述熱處理的試料，可知電阻率亦顯示出隨著Ge含量的增加而以直線性增加的傾向。
(Cu-0.1原子%Ge-X合金膜之電阻率)
對於改變X含量之各種Cu-0.1原子%Ge-X合金膜，測定上述電阻率之結果整理於圖17。
圖17為分別示出As-deposited狀態與400℃真空熱處理後之Cu-0.1原子%Ge-X合金膜的電阻率與X含量的關係。由此圖17可考察如下。即，Cu-0.1原子%Ge-X合金膜之電阻率為As-deposited狀態者，隨著第3元素：X含量之增加而大約直線性增加，對於電阻率增加之影響為根據第3元素：X之種類(Co、Fe、Ni、Zn)而異，可知以Co>Fe>Ni>Zn之順序對電阻率增加所造成的影響變大。
另一方面，400℃真空熱處理後之試料的電阻率，於同一X含量中比As-deposited狀態者更加顯著變小，隨著上述第3元素：X的添加，察見比Cu-0.1原子%Ge合金膜之電阻率更加降低或者維持的傾向。400℃真空熱處理後之電阻率的絕對值為根據第3元素：X之種類(Co、Fe、Ni、Zn)和含量而異，但於Cu-0.1原子%Ge 2元系成分中添加直到0.5原子%(Co、Fe、Ni、Zn)之任一者作為第3元素之情形中，可知顯示出比Cu-0.1原子%Ge合金膜更低的電阻率。
(Cu-0.3原子%Ge-X合金膜之電阻率)
對於改變X含量之各種Cu-0.3原子%Ge-X合金膜，測定上述電阻率之結果整理於圖18。
圖18為分別示出As-deposited狀態與400℃真空熱處理後之Cu-0.3原子%Ge-X合金膜的電阻率與X含量的關係。由此圖18可考察如下。即，Cu-0.3原子%Ge-X合金膜之電阻率為As-deposited狀態者，隨著第3元素：X含量之增加而大約直線性增加，對於電阻率增加之影響為根據第3元素：X之種類(Co、Fe、Ni、Zn)而異，可知以Co>Fe>Zn>Ni之順序對電阻率增加所造成的影響(特別以Co和Fe)變大。
另一方面，400℃真空熱處理後之試料的電阻率，於同一X含量中比As-deposited狀態者更加顯著變小，隨著上述第3元素：X的添加，察見比Cu-0.3原子%Ge合金膜之電阻率更加降低或者維持的傾向。400℃真空熱處理後之電阻率的絕對值為根據第3元素：X之種類(Co、Fe、Ni、Zn)和含量而異，但於Cu-0.3原子%Ge 2元系成分中添加直到0.5原子%(Co、Fe、Ni、Zn)之任一者作為第3元素之情形中，可知顯示出比Cu-0.3原子%Ge合金膜更低的電阻率。
(Cu-0.5原子%Ge-X合金膜之電阻率)
對於改變X含量之各種Cu-0.5原子%Ge-X合金膜，測定上述電阻率之結果整理於圖19。
圖19為分別示出As-deposited狀態與400℃真空熱處理後之Cu-0.5原子%Ge-X合金膜的電阻率與X含量的關係。由此圖19可考察如下。即，Cu-0.5原子%Ge-X合金膜之電阻率為As-deposited狀態者，隨著第3元素：X含量之增加而大約直線性增加，對於電阻率增加之影響為根據第3元素：X之種類(Co、Fe、Ni、Zn)而異，可知以Co>Fe>Ni>Zn之順序對電阻率增加所造成的影響(特別以Co和Fe)變大。
另一方面，400℃真空熱處理後之試料的電阻率，於同一X含量中比As-deposited狀態者更加顯著變小，隨著上述第3元素：X的添加，察見比Cu-0.5原子%Ge合金膜之電阻率更加降低或者維持的傾向。400℃真空熱處理後之電阻率的絕對值為根據第3元素：X之種類(Co、Fe、Ni、Zn)和含量而異，但於Cu-0.5原子%Ge2元系成分中添加直到0.5原子%(Co、Fe、Ni、Zn)之任一者作為第3元素之情形中，可知顯示出比Cu-0.5原子%Ge合金膜更低的電阻率。
亦調整關於第3元素使用X以外之元素(Nb、Hf、Zr、Sb)作為比較例之情況。圖20為分別示出As-deposited狀態與400℃真空熱處理後之Cu-0.5原子%Ge-(X以外之第3元素)合金膜的電阻率與X以外之第3元素含量的關係。由此圖20，可知進行400℃下之真空熱處理則令電阻率下降，但與前述圖16所示之Cu-0.5原子%Ge合金膜之電阻率同程度或更大，即使添加X以外之元素作為第3元素，亦不會因第3元素的添加而取得減低電阻率的效果。
[實施例1-2]
使用上述各種之Cu-Ge合金膜或Cu-Ge-X合金膜，如下述所示測定接觸電阻，並以直接接續透明導電膜(ITO膜)評價歐姆接觸性。
(接觸電阻之測定)
首先，如下製作圖21所示之開耳芬圖型。詳言之，對於各種Cu-Ge合金膜或Cu-Ge-X合金膜施以微影及濕式蝕刻，並加工成圖21所示形狀之圖型(開耳芬圖型的下方配線圖型)。其次，根據CVD法，形成SiN薄膜(膜厚：0.3μm之絕緣膜)，並以微影及乾式蝕刻於該圖型上形成大小：10μm正方的接觸孔(接續孔)。其次，於其上方將透明導電膜(ITO膜)，根據DC磁控管濺鍍法於室溫下形成0.2μm，並且以微影及濕式蝕刻，加工成圖21所示形狀的圖型(開耳芬圖型的上方配線圖型)。
使用如此處理所製作之開耳芬圖型(評價元件)，測定Cu合金膜與ITO膜之界面的電阻(接觸電阻)。
於接觸電阻的測定上，使用四端子之手動探測器和半半導體參數分析器「HP4156A」(Hewlet Packard公司製)。於此測定中，如圖21所示般，於Cu合金膜之1端子(I1)與ITO之1端子(I2)之間流過電流I，並偵測V1-V2間的電壓V，將接續部C之接觸電阻R以「R=V/I」型式求出。
另外，接觸電阻之測定為對於As-deposited狀態之開耳芬圖型、及、對於模擬Cu合金膜成膜後之熱處理製作開耳芬圖型(評價元件)中，於接觸孔(接續孔)之形成後且於透明導電膜(ITO膜)形成前，進行大氣氧化處理(250℃×5分鐘)之開耳芬圖型進行。
(Cu-Ge合金膜與ITO膜之界面的接觸電阻)
對於改變Ge含量之各種Cu-Ge合金膜，測定與上述ITO膜之界面的接觸電阻的結果整理於圖22。
圖22為分別示出無大氣氧化熱處理之情形與大氣氧化熱處理後之Cu-Ge合金膜與ITO膜界面中的接觸電阻、與Ge含量之關係。
由圖22，於未進行大氣氧化處理之情形中，即使Ge含量為零亦令接觸電阻為小至約20Ω。未進行大氣氧化處理之情形，隨著Ge含量增加令接觸電阻進一步降低，於Cu-0.5原子%Ge合金膜中接觸電阻為降低至約6Ω為止。另一方面，施以大氣氧化處理之情形，Ge含量為零的Cu膜(純Cu膜)中接觸電阻為大至約138Ω。但是，經由添加Ge則可顯著降低接觸電阻。且於Cu-0.5原子%Ge合金膜中接觸電阻為降低至約76Ω。
由此情事可知，即使模擬Cu合金膜成膜後之熱處理進行大氣氧化處理之情形，亦經由在Cu膜中少量添加Ge並且予以合金化，則可提高高溫耐氧化性，且可確保與透明導電膜之良好的接觸性。
(Cu-Ge-X合金膜與ITO膜之界面的接觸電阻)
本發明之Cu合金膜為經由含有規定量之Ge，而確保優良的歐姆接觸性，進行確認即使於含有第3元素之情形中，亦可確保與Cu-Ge同等或更高之優良的接觸電阻性之實驗。
對於改變Ge含量及X之種類和含量之各種的Cu-Ge-X合金膜，測定如上述與上述ITO膜之界面的接觸電阻。另外，於此實驗中，於任一種情形中，均在開耳芬圖型(評價元件)的製作中，於接觸孔(接續孔)的形成後且於透明導電膜(ITO膜)形成前，進行大氣氧化處理(250℃×5分鐘)。
圖23為分別示出X之種類、含量於Cu-Ge-X合金膜與ITO膜之界面中的接觸電阻、與Ge含量的關係。
由此圖23可考察如下。即，於Cu-Ge合金膜中分別添加0.1原子%、0.2原子%、0.3原子%Fe、Co、Zn作為第3元素X時之接觸電阻，係與Ge量為相同之情形，未添加上述第3元素之情形(Cu-Ge合金膜)之接觸電阻同等或者稍低。相對地，於Cu-Ge合金膜中添加0.5原子%Ni作為第3元素之情形中，接觸電阻值為顯著降低，相比於Cu-Ge合金膜，可知顯示出良好的歐姆接觸性。
<第2態樣>
其次根據實施例1-3~實施例1-6，說明第2態樣。
(試料之製作)
根據DC磁控管濺鍍法(成膜條件為如上述(實施例1-1及1-2))，於室溫下，於玻璃基板(康寧公司製Eagle#2000)上，形成0.3μm指定成分，組成的Cu合金配線薄膜。此時，使用純Cu中將添加元素組裝上晶片(chipon)的濺鍍靶作為靶，並將Cu合金膜成膜。成膜後於真空氛圍氣中進行350℃×30分鐘的熱處理，製作試料。所得之Cu合金膜的組成為使用ICP發光分光分析裝置(島津製作所製之ICP發光分光分析裝置「ICP-8000型」)予以定量分析。
[實施例1-3]
以膠帶剝離試驗，評價Cu-Ge-Ni合金膜與玻璃基板的密黏性。詳言之，首先於Cu合金膜表面，使用刀片以1mm間隔加入棋盤格狀的切口。其次，於上述成膜表面上緊密貼附3M公司製黑色聚酯膠帶(製品編碼8422B)，並將上述膠帶的拉剝角度保持於60°，將上述膠帶一舉性拉剝。其後計數未經上述膠帶剝離之棋盤格的區格數，取得與全部區格的比率(密黏率=膜殘存率)。另外，為了比較，亦評價純Cu膜、Cu-Ge合金膜及Cu-Ni合金膜的密黏性。
As-deposited狀態及成膜後熱處理(350℃×30分鐘)之純Cu膜及上述Cu合金膜的密黏率，分別整理於圖24及圖25。另外，於此實施例中，令Ge添加量及Ni添加量，分別以0~1.0原子%之範圍變化。由此圖24及圖25可知，滿足本發明要件之Cu-Ge-Ni合金膜，經由施行熱處理，比As-deposited狀態者，顯示20%以上格外優良的密黏性。
[實施例1-4]
根據實施例1-3同樣之方法，以膠帶剝離試驗，評價Cu-Ge-Zn合金膜與玻璃基板的密黏性。As-deposited狀態及成膜後熱處理(350℃×30分鐘)之上述Cu合金膜的密黏率，分別整理於圖26及圖27。另外，於此實施例中，令Ge添加量及Zn添加量，分別以0~1.0原子%之範圍變化。由此圖26及圖27可知，滿足本發明要件之Cu-Ge-Zn合金膜，經由施行熱處理，比As-deposited狀態者，顯示20%以上格外優良的密黏性。
[實施例1-5]
根據實施例1-1同樣之方法，測定Cu-Ge-Ni合金膜的電阻率。另外，為了比較，亦測定純Cu膜、Cu-Ge合金膜及Cu-Ni合金膜的電阻率。As-deposited狀態及成膜後熱處理(350℃×30分鐘)之上述Cu合金膜的電阻率，分別整理於圖28及29。察見電阻率有比例於合金元素之添加總量而增加的傾向。又，相比於As-deposited狀態，熱處理後之狀態中，電阻率為減低，可知滿足本發明要件的Cu-Ge-Ni合金膜於熱處理後，顯示出4.5μΩcm以下的低電阻率(圖29)。
[實施例1-6]
根據實施例1-1同樣之方法，測定Cu-Ge-Zn合金膜的電阻率。As-deposited狀態及成膜後熱處理(350℃×30分鐘)之上述Cu合金膜的電阻率，分別整理於圖30及圖31。察見電阻率有比例於合金元素之添加總量而增加的傾向。又，相比於As-deposited狀態，熱處理後之狀態中，電阻率為減低，可知滿足本發明要件的Cu-Ge-Zn合金膜於熱處理後，顯示出4.5μΩcm以下的低電阻率(圖31)。
<第3態樣>
其次根據實施例2-1~實施例2-3，說明第3態樣。
[實施例2-1]
為了評價Cu合金膜與SiN膜的密黏性，乃以如下之膠帶進行剝離試驗。
(試料之製作)
首先，於玻璃基板(康寧公司製Eagle2000、直徑50mm×厚度0.7mm)上，根據CVD形成200nm SiN膜，再於SiN膜上，根據DC磁控管濺鍍法(成膜條件為如下述)，於室溫中，形成300nm純Cu膜、純Mo膜、或表1所示成分、組成的Cu合金膜，作成試料。另外，於純Cu膜、純Mo膜的形成上，分別於濺鍍靶使用純Cu、純Mo，且於各種成分之Cu合金膜的形成上，於純Cu濺鍍靶上使用設置含有Cu以外元素之晶片的靶。
(成膜條件)
‧背壓：1.0×10-6 Torr以下
‧Ar氣壓：2.0×10-3 Torr
‧Ar氣流：30sccm
‧濺鍍功率：3.2W/cm2
‧極間距離：50nm
‧基板溫度：室溫
另外，所形成之Cu合金膜的組成為使用ICP發光分光分析裝置(島津製作所製之ICP發光分光分析裝置「ICP-8000型」)，予以定量分析並確認。
(與SiN膜之密黏性的評價)
於如此處理所製作試料之成膜表面(純Cu膜、純Mo膜、或上述Cu合金膜之表面)，使用刀片以1mm間隔加入棋盤格狀的切口。其次，於試料上緊密貼附Scotch(註冊商標)Mending Tape，並將上述膠帶的拉剝角度保持於60°，將上述膠帶一舉性拉剝，計數未經上述膠帶剝離之棋盤格的區格數，求出與全部區格的比率(膜殘存率)。其結果示於表1之「as-deposited」欄。又，對於上述各試料，於真空氛圍氣中施以150℃×30min，熱處理者，亦進行上述膜殘存率的測定。其結果併記於表1。
由表1，可考察如下。純Cu膜之膜殘存率為零，未顯示與SiN膜的密黏性，相對地，純Mo膜之膜殘存率為100%，對於SiN膜顯示良好的密黏性。但，純Mo於室溫下的電阻率，具有更高於純Cu的優點。
又，Cu合金膜中，除了含Cu-Ge合金膜以外，膜殘存率大約為零或未滿50%，相對地，Cu-0.5at%Ge合金膜之膜殘存率為100%，可知對於SiN膜顯示良好的密黏性。
[實施例2-2]
調整Cu合金膜中之Ge含量與熱處理條件，對於與SiN膜之密黏性(上述膜殘存率)所造成的影響。
(試料之製作)
於玻璃基板(康寧公司製Eagle2000)上，同上述實施例2-1，根據CVD形成200nm SiN膜，再於SiN膜上以DC磁控管濺鍍法，形成300nm純Cu膜或Ge含量不同之Cu合金膜，作成試料。另外，於純Cu膜的形成上，於濺鍍靶使用純Cu，且於上述Ge含量不同之Cu合金膜的形成上，將真空溶解法所製作之各種組成物的Cu-Ge2元系合金靶，使用作為濺鍍靶。
(與SiN膜之密黏性的評價)
準備(a)如上述處理所製作的試料(as-deposited狀態之試料)、
(b)於真空氛圍氣中施以150℃×30min之熱處理的試料、
(c)於真空氛圍氣中施以350℃×30min之熱處理的試料、
以實施例2-1同樣之方法進行與SiN膜之密黏性(上述膜殘存率)的評價。
對於改變Ge含量及熱處理條件之各種Cu合金膜，測定上述膜殘存率之結果整理於圖32。圖32為分別示出上述(a)as-deposited狀態、(b)以上述150℃熱處理後、(c)以上述350℃熱處理後之Cu合金膜中的Ge含量與上述膜殘存的關係。
由此圖32可知，純Cu膜之膜殘存率為零，含有0.1at%Ge，則令膜殘存率急劇增加，並且對於SiN膜顯示良好的密黏性。若再增加Ge含量，則密黏性(膜殘存率)為提高，Ge含量為0.1at%以上且膜殘存率為90%以上，Ge含量為0.5at%以上且膜殘存率為100%。此類傾向可知，有無熱處理和熱處理條件並無關係。
[實施例2-3]
使用純Cu膜、Ge含量不同之各種Cu合金膜，測定如下述之電阻率，並進行其評價。
(試料之製作)
於玻璃基板(康寧公司製Eagle2000)上，同上述實施例2-1，以DC磁控管濺鍍法，形成300nm純Cu膜或Ge含量不同的Cu合金膜。於上述Ge含量不同之Cu合金膜的形成上，將真空溶解法所製作之各種組成的Cu-Ge2元系合金靶，使用作為濺鍍靶。
(電阻率之測定)
對於上述形成之純Cu膜或各種Ge含量的Cu合金膜，施以微影及濕式蝕刻，加工成寬100μm、長度10mm之條紋狀圖型(電阻率測定用圖型)後，以使用探測器之直流四探針法於室溫中測定該圖型的電阻率。
另外，電阻率之測定為對於as-deposited狀態之條紋狀圖型、及、對於模擬Cu合金膜成膜後之熱處理，於真空中(≦1×10-6 Torr)中以400℃30分鐘之熱處理對上述Cu合金膜施行後的條紋狀圖型進行。
對於改變Ge含量之各種Cu合金膜，測定上述電阻率之結果整理於圖33。圖33為分別示出as-deposited狀態與400℃真空熱處理後之Cu合金膜中的Ge含量與電阻率的關係。
由此圖33，Cu合金膜的電阻率，於as-deposited狀態下，隨著Ge含量之增加而大約以直線性增加。施以上述熱處理的試料，與as-deposited狀態之試料相比較，電阻率之絕對值有若干降低，關於施以上述熱處理的試料，可知電阻率亦顯示出隨著Ge含量的增加而以直線性增加的傾向。又，得知Cu合金中之Ge含量為0.5at%以下之情形中，可達成電阻率：5μΩcm以下的低電阻率。
雖然參照詳細或特定的實施態樣說明本發明，但業者自當知曉在不超脫本發明之精神和範圍下可加以各式各樣的變更和修正。
本申請為根據2007年10月24日申請之日本專利申請(特願2007-276717)、2008年2月20日申請之日本專利申請(特願2008-038981)，且其內容於此處以參照型式併入。
 (產業上之可利用性)
若根據本發明，則可實現具有能應付液晶顯示器大型化和動作周波數高區域化之低電阻率Cu合金膜的顯示裝置。若根據本發明之第1態樣，則可令Cu合金膜與ITO和IZO等之透明導電膜，以低接觸電阻直接接觸。更且，若根據本發明之第2態樣，則可令Cu合金膜與玻璃基板直接接續。其結果，可廉價提供能省略高熔點金屬薄膜(阻障金屬層)之高性能的顯示裝置。又，若根據本發明之第3態樣，因為本發明之Cu合金膜為與絕緣膜(特別SiN膜)的密黏性優良，故應用於顯示裝置(例如液晶顯示器)用之源-汲極時，可未形成上述含Mo底層並且作成單層，可提供能省略上述含Mo底層的高性能顯示裝置。
1．．．TFT基板
1a．．．玻璃基板
2．．．對向基板(對向電極)
3．．．液晶層
4．．．薄膜電晶體(TFT)
5．．．畫素電極(透明導電膜)
6．．．配線部
7．．．共通電極
8．．．彩色濾光片
9．．．遮光膜
10a、10b．．．偏光板
11．．．配向膜
12．．．TAB帶
13．．．驅動電路
14．．．控制電路
15．．．間隔件
16．．．密封材
17．．．保護膜
18．．．擴散板
19．．．稜鏡片
20．．．導光板
21．．．反射板
22．．．背光
23．．．保持框
24．．．印刷基板
25．．．掃描線(閘極配線)
26、27．．．閘極
28．．．汲極
29．．．源極
30．．．層間絕緣膜
31．．．光阻層
32．．．接觸孔
33．．．非晶質矽通道膜(活性半導體膜)
34．．．信號線(源-汲極配線)
40．．．鈍化膜(保護膜、SiN)
41．．．接續用ITO膜
100．．．液晶顯示器
圖1為示出應用非晶質的TFT基板之代表性的液晶顯示器構造的概略剖面放大說明圖。
圖2為示出本發明之實施形態之TFT基板構造的概略剖面說明圖之一例，圖1中之A的主要部分放大圖。
圖3為依序示出圖2所示之TFT基板之製造步驟之一例的說明圖。
圖4為依序示出圖2所示之TFT基板之製造步驟之一例的說明圖。
圖5為依序示出圖2所示之TFT基板之製造步驟之一例的說明圖。
圖6為依序示出圖2所示之TFT基板之製造步驟之一例的說明圖。
圖7為依序示出圖2所示之TFT基板之製造步驟之一例的說明圖。
圖8為示出本發明之實施形態之TFT基板構造之概略剖面說明圖的另一例，圖1中之A的主要部分放大圖。
圖9為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖10為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖11為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖12為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖13為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖14為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖15為依序示出圖8所示之TFT基板之製造步驟之一例的說明圖。
圖16為分別示出As-deposited狀態和400℃真空熱處理後之Cu-Ge合金膜之電阻率與Ge含量的關係圖。
圖17為分別示出As-deposited狀態和400℃真空熱處理後之Cu-0.1原子%Ge-X合金膜之電阻率與X含量的關係圖。
圖18為分別示出As-deposited狀態和400℃真空熱處理後之Cu-0.3原子%Ge-X合金膜之電阻率與X含量的關係圖。
圖19為分別示出As-deposited狀態和400℃真空熱處理後之Cu-0.5原子%Ge-X合金膜之電阻率與X含量的關係圖。
圖20為分別示出As-deposited狀態和400℃真空熱處理後之Cu-0.5原子%Ge-(X以外之第3元素)合金膜之電阻率與X以外之第3元素含量的關係圖。
圖21為示出測定Cu-Ge合金膜或Cu-Ge-X合金膜與透明導電膜間之接觸電阻所用之開耳芬(kelvin)圖型圖。
圖22為以有無大氣氧化熱處理區別示出Cu-Ge合金膜之ITO膜界面之接觸電阻、與Ge含量的關係圖。
圖23為以X之種類‧含量區別示出Cu-Ge-X合金膜之ITO膜界面之接觸電阻、與Ge含量的關係圖。
圖24為對於As-deposited狀態之Cu-Ge-Ni合金膜，示出組成與密黏率之關係圖。
圖25為對於350℃真空熱處理後之Cu-Ge-Ni合金膜，示出組成與密黏率之關係圖。
圖26為對於As-deposited狀態之Cu-Ge-Zn合金膜，示出組成與密黏率之關係圖。
圖27為對於350℃真空熱處理後之Cu-Ge-Zn合金膜，示出組成與密黏率之關係圖。
圖28為對於As-deposited狀態之Cu-Ge-Ni合金膜，示出組成與電阻率之關係圖。
圖29為對於350℃真空熱處理後之Cu-Ge-Ni合金膜，示出組成與電阻率之關係圖。
圖30為對於As-deposited狀態之Cu-Ge-Zn合金膜，示出組成與電阻率之關係圖。
圖31為對於350℃真空熱處理後之Cu-Ge-Zn合金膜，示出組成與電阻率之關係圖。
圖32為分別示出as-deposited狀態、150℃熱處理後、350℃熱處理後之Cu合金膜中之Ge含量與膜殘存率的關係圖。
圖33為分別示出as-deposited狀態和400℃真空熱處理後之Cu合金膜中之Ge含量與電阻率的關係圖。

Claims (10)

  1. 一種顯示裝置用Cu合金膜，其為於基板上，直接接續至透明導電膜之顯示裝置用Cu合金膜，其特徵為該Cu合金膜為含有0.1~0.5原子%Ge，且合計含有0.1~0.5原子%由Ni、Zn、Fe、及Co所組成群中選出1種以上，殘餘部分為Cu及不可避免之雜質。
  2. 一種顯示裝置用Cu合金膜，其為與玻璃基板直接接續的顯示裝置用Cu合金膜，其特徵為該Cu合金膜為合計含有0.2~1原子%Ge及Ni，殘餘部分為Cu及不可避免之雜質。
  3. 一種顯示裝置用Cu合金膜，其為與玻璃基板直接接續的顯示裝置用Cu合金膜，其特徵為該Cu合金膜為合計含有0.2~1原子%Ge及Zn，殘餘部分為Cu及不可避免之雜質。
  4. 一種顯示裝置，其特徵為具備含有如申請專利範圍第1項~第3項中任一項之顯示裝置用Cu合金膜的薄膜電晶體。
  5. 一種顯示裝置，其特徵為於薄膜電晶體之閘極及掃描線含有如申請專利範圍第1項~第3項中任一項之顯示裝置用Cu合金膜，且該Cu合金膜為直接接續至透明導電膜。
  6. 一種顯示裝置，其特徵為於薄膜電晶體之源極及汲極中之至少一者以及信號線含有如申請專利範圍第1項~第3項中任一項之顯示裝置用Cu合金膜，且該Cu合金 膜為直接接續至透明導電膜。
  7. 一種顯示裝置，其為具備具有底部閘極型構造之薄膜電晶體的顯示裝置，其特徵為於該薄膜電晶體之閘極及掃描線含有如申請專利範圍第2項或第3項之顯示裝置用Cu合金膜，且該Cu合金膜為直接接續至玻璃基板。
  8. 一種濺鍍靶，其為形成Cu合金膜所用之濺鍍靶，其特徵為由含有0.1~0.5原子%Ge，且，合計含有0.1~0.5原子%由Ni、Zn、Fe、及Co所組成群中選出一種以上之Cu合金所構成，殘餘部分為Cu及不可避免之雜質。
  9. 一種濺鍍靶，其為形成Cu合金膜所用之濺鍍靶，其特徵為由合計含有0.2~1原子%Ge及Ni之Cu合金所構成，殘餘部分為Cu及不可避免之雜質。
  10. 一種濺鍍靶，其為形成Cu合金膜所用之濺鍍靶，其特徵為由合計含有0.2~1原子%Ge及Zn之Cu合金所構成，殘餘部分為Cu及不可避免之雜質。
TW097140922A 2007-10-24 2008-10-24 A display device and a Cu alloy film used therewith TWI484637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007276717 2007-10-24
JP2008038981A JP5368717B2 (ja) 2008-02-20 2008-02-20 表示装置およびこれに用いるＣｕ合金膜

Publications (2)

Publication Number Publication Date
TW200933895A TW200933895A (en) 2009-08-01
TWI484637B true TWI484637B (zh) 2015-05-11

Family

ID=40579568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140922A TWI484637B (zh) 2007-10-24 2008-10-24 A display device and a Cu alloy film used therewith

Country Status (4)

Country Link
KR (1) KR20100060003A (zh)
CN (1) CN101828212B (zh)
TW (1) TWI484637B (zh)
WO (1) WO2009054466A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102768991B (zh) * 2012-07-31 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示装置、阵列基板及其制作方法
CN106987739B (zh) * 2017-04-05 2018-10-26 浙江大学 用于高铁接触线的铜合金及其制备方法
JP6954179B2 (ja) * 2018-02-26 2021-10-27 住友金属鉱山株式会社 銅の置換元素の選択方法、銅の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002239A1 (en) * 2004-08-31 2007-01-04 Junichi Koike Copper alloy and liquid-crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002239A1 (en) * 2004-08-31 2007-01-04 Junichi Koike Copper alloy and liquid-crystal display device

Also Published As

Publication number Publication date
TW200933895A (en) 2009-08-01
CN101828212A (zh) 2010-09-08
KR20100060003A (ko) 2010-06-04
CN101828212B (zh) 2015-04-29
WO2009054466A1 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4542008B2 (ja) 表示デバイス
JP4170367B2 (ja) 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
WO2010018864A1 (ja) 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット
JP4496518B2 (ja) 薄膜配線
US20090011261A1 (en) Method for manufacturing display apparatus
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
US20070228575A1 (en) Wiring material and wiring board using the same
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
US20090065942A1 (en) Semiconductor device, display device, and method of manufacturing semiconductor device
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
TWI484637B (zh) A display device and a Cu alloy film used therewith
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2006195077A (ja) Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
TW200914971A (en) Display device and sputtering target
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees