CN101828212B - 显示装置及该显示装置使用的Cu合金膜 - Google Patents

显示装置及该显示装置使用的Cu合金膜 Download PDF

Info

Publication number
CN101828212B
CN101828212B CN200880112242.2A CN200880112242A CN101828212B CN 101828212 B CN101828212 B CN 101828212B CN 200880112242 A CN200880112242 A CN 200880112242A CN 101828212 B CN101828212 B CN 101828212B
Authority
CN
China
Prior art keywords
film
alloy film
alloy
atom
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880112242.2A
Other languages
English (en)
Other versions
CN101828212A (zh
Inventor
大西隆
三木绫
后藤裕史
水野雅夫
伊藤弘高
富久胜文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008038981A external-priority patent/JP5368717B2/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN101828212A publication Critical patent/CN101828212A/zh
Application granted granted Critical
Publication of CN101828212B publication Critical patent/CN101828212B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种显示装置用Cu合金膜，其电阻率比现有Cu合金膜低，且，不形成阻挡金属层时，在其和透明导电膜之间也可以实现低接点电阻的直接连接，应用于液晶显示器时，可以给予高的显示品质。本发明涉及在基板上与透明导电膜直接连接的显示装置用Cu合金膜，其特征在于，含有0.1～0.5原子％的Ge，且合计含有0.1～0.5原子％的选自Ni、Zn、Fe及Co的一种以上。

Description

显示装置及该显示装置使用的Cu合金膜
技术领域
本发明涉及显示装置及该显示装置使用的Cu合金膜。尤其是涉及在显示装置的薄膜晶体管(Thin Film Transistor，以下有时称为TFT。)中，与透明导电膜直接连接的显示装置用Cu合金膜、及所述薄膜晶体管使用了该Cu合金膜的、例如液晶显示器、有机EL显示器等平板显示器(显示装置)、以及用于所述Cu合金膜的形成的溅射靶。另外，涉及如上所述的显示装置中的薄膜晶体管的
·源电极和/或漏电极以及信号线；和/或
·栅电极及扫描线
所使用的Cu合金膜、及所述源电极和/或漏电极以及信号线、和/或栅电极及扫描线使用了该Cu合金膜的、所述液晶显示器、有机EL显示器等显示装置、以及用于所述Cu合金膜的形成的溅射靶。另外，下面，以显示装置中的液晶显示器为例及你选哪个说明，但并不是限定于此的意图。
背景技术
例如，液晶显示器已经用于从小型的手机直到30时甚至超过100时的大型电视机的各种领域。该液晶显示器根据像素的驱动方法分为单纯矩阵型液晶显示器和有源矩阵性液晶显示器。其中，作为开关元件编入了TFT的有源矩阵型液晶显示器，还可以应对画质高品质且高速的动画，因此已成为液晶显示器的主流。
图1是表示应用于有源矩阵型液晶显示器的代表性的液晶显示器的构成的图。参照图1说明该液晶显示器的构成及动作原理。
首先，液晶显示器100具备TFT基板、与TFT基板对向配置的对向基板2、配置在TFT基板1和对向基板2之间作为光调制层发挥功能的液晶层3。
TFT基板1具有配置于绝缘性基板1a上的TFT4、像素电极(透明导电膜)5、包括扫描线及信号线的布线部6。
另外，对向基板2具有形成于玻璃板的整个面的共通电极7、配置于与TFT基板1侧的像素电极(透明导电膜)5对向的位置的滤色板8、和配置在与TFT基板1上的TFT4和布线部6相对位置上的遮光膜9。对向基板2还具有用于使液晶层包含的液晶分子向规定的方向取向的取向膜11。
液晶显示器100中，就各像素而言，在对向基板2和像素电极(透明导电膜)5时间的电场由TFT4控制，液晶层3中的液晶分子的取向根据该电场而变化，从而调制(遮光或透光)通过液晶层3的光。由此，控制透过对向基板2的光的透过量并作为图像来显示。
在液晶显示器100的下部配置有反光22，该光从图1的下部通到上部。
另外，TFT基板1由经由TAB带12连结的驱动电路13及控制电路14驱动。
图2是图1中A的要部放大图的一例。图2中，玻璃基板1a上形成有扫描线(栅布线)25，扫描线25的一部分作为控制TFT的接通·断开的栅电极26发挥功能。以覆盖栅电极26的方式形成有栅绝缘膜(SiN)27。以经由栅绝缘膜27与扫描线25交差的发生形成有信号线(源-漏布线)34，信号线34的一部分作为TFT的源电极29发挥功能。在栅绝缘膜27上依次形成有非晶硅信道层(活性半导体膜)33、信号线(源-漏布线)34、层间绝缘膜(SiN)30。该类型通常也被称为底栅型。
在栅绝缘膜27上的像素区域，配置有例如由(In2O3)中含有10质量％左右氧化锡(SnO)的氧化铟锡(InO)膜、及(In2O3)中含有氧化锌的IZO膜形成的像素电极(透明导电膜)5，在图2中，TFT的漏电极28为与像素电极(透明导电膜)5直接接触而电连接的结构。
在该TFT基板上经由扫描线向栅电极26施加栅电压时，TFT4成为接通状态，事先施加于信号线的驱动电压从源电极29经由漏电极28施加在像素电极(透明导电膜)5。然后，像这样向像素电极(透明导电膜)5施加规定水平的驱动电压时，在其和对向基板2之间产生足够的电位差，液晶层3中所包含的液晶分子取向，从而产生光调制。
另外，为了提高辉度，有时在TFT结构的上部设置反射电极(未图示)。
图8是图1中A的要部放大图的另一例。图8中，在玻璃基板1a上形成有扫描线(栅布线)25，扫描线25的一部分作为控制TFT的接通·断开的栅电极26发挥功能。覆盖栅电极26形成有栅绝缘膜(SiN)27。以经由栅绝缘膜27与扫描线25交差的方式形成有信号线(源-漏布线)34，信号线34的一部分作为TFT的源电极29发挥功能。在栅绝缘膜27上依次形成有非晶硅信道层(活性半导体膜)、信号线(源-漏布线)34、层间绝缘膜(SiN)40。该类型通常也被称为底栅型。
在栅绝缘膜27上的像素区域，配置有例如由(In2O3)中含有10质量％左右氧化锡(SnO)的氧化铟锡(Indium Tin Oxide；ITO)膜、及(In2O3)中含有氧化锌的氧化铟锌(Indium Zinc Oxide；IZO)膜形成的像素电极(透明导电膜)5，在图8中，TFT的漏电极28为与像素电极(透明导电膜)5直接接触而电连接的结构。
在该TFT基板上经由扫描线向栅电极26施加栅电压时，TFT4成为接通状态，事先施加于信号线的驱动电压从源电极29经由漏电极28施加在像素电极(透明导电膜)5。然后，像这样向像素电极(透明导电膜)5施加规定水平的驱动电压时，在其和对向基板2之间产生足够的电位差，液晶层3中所包含的液晶分子取向，从而产生光调制。
另外，为了提高辉度，有时在TFT结构的上部设置反射电极(未图示)。此外，像素电极有时和反射电极相接触。
在图8所示的TFT的源电极29和漏电极28之间施加有电压，但也可以通过对栅电极26的电压进行ON/OFF控制，来控制经由信道层从源电极29流向漏电极28的电流，经由像素电极5控制液晶层3的电场，其结果是，可调制各像素的光透过量，从而显示动图像。
所述源-漏布线34及扫描线25、栅电极26，根据加工容易等理由，其由Al-Nd等Al合金(以下，将它们称为Al系合金。)的薄膜形成。
但是，近年来，由于液晶显示器的大型化及工作频率从60Hz变更到120kHz等事情，降低布线的电阻成为必须课题，对具有更低的电阻率的布线材料的要求日益高涨。于是，以电视机用的大型面板为中心，相比于纯Al及Al合金等Al系材料，电阻率低、且小突起耐性优异的Cu系材料正在受到注目(金属[松密度材料]的电阻率相对于纯Al为2.7×10-6Ω·cm，纯Cu为1.8×10-6Ω·cm)。
但是，将Cu系材料应用于布线时，存在耐氧化型低这一技术课题。例如，将Cu系材料应用于栅布线及源-漏布线时，该栅布线通过栅极结合片与透明导电膜(ITO膜)连接，源-漏布线通过源极结合片与透明导电膜(ITO膜)连接。在形成该结构的工序中，在形成所述栅布线及源-漏布线后，有在约300℃下暴露在大气中的工序，该工序中，在构成栅布线及源-漏布线是Cu系布线的表面形成有氧化皮膜。形成有这样的氧化皮膜的Cu系布线上形成透明导电膜(ITO)膜时，该氧化皮膜则变为肖特基阻挡(シヨツトキ一バリア)，因此，存在得不到和透明导电膜的良好的接触特性这一课题。
另外，将Cu系材料应用于布线时，还存在其与玻璃基板(通常是以SiO2、Al2O3、BaO、B2O3为主成分的玻璃)及绝缘膜的密接性差这一课题。液晶显示器的栅布线形成于玻璃基板上，源-漏布线形成于绝缘膜上。但是，这些布线使用Cu系材料时，Cu系材料会从玻璃基板剥离，因此存在不能将Cu系布线单独应用于栅布线这一课题。
为了解决上述课题，目前，正在施行在源电极29、漏电极28、信号线34、栅电极26及扫描线25的上部及下部，分别形成由Mo、Cr、Ti、W等高熔点金属构成的薄膜(以下，有时称为阻挡金属层)的技术。
但是，Cu系布线/阻挡金属层这种两层结构，具有电阻率高的阻挡金属(Mo等)，因此，作为两层整体，存在布线电阻变高这一问题。此外，这种两层结构是将材质不同的薄膜叠合而成，因此存在：(1)程序变得复杂；(2)按布线形状制作布线图案时的湿式蚀刻(蚀刻率的确保、锥形控制等布线截面形状控制等)困难之类的问题，随着与液晶显示器的大量生产相伴的低成本化进程，不能轻视伴随阻挡金属层的形成的制造成本的上升及生产性的降低。因此，迫切希望省略阻挡金属层的形成、且能够和透明导电膜直接连接的布线材料。
迄今为止，已提案可以省略阻挡金属层的形成的Cu合金膜，例如专利文献1中公开了一种Cu合金膜，以总量计含有0.1～3.0原子％的Zn和/或Mg的Cu合金膜；或者，以总量计含有0.1～0.5原子％的Ni和/或Mn的Cu合金膜；还有，以总量计含有0.02～1.0原子％的Fe和/或Co、和0.005～0.5原子％的P的Cu合金膜。
但是，在对应伴随上述的液晶显示器的大型化等的Cu合金膜的电阻率更加降低方面，更需要对Cu合金膜的成分组成进一步进行研究。
另外，专利文献2中提出大规模集成电路(LSI)的布线应使用的Cu-Ge合金，并对其组成进行了规定。作为LSI用布线，理想的是其实效电阻率为5μΩ·cm以下的材料，这种情况下，上述Cu-Ge合金也可以实现该电阻率。但是，用于液晶显示器的布线时，理想的是，布线的实效电阻率为2.5～3.0μΩ·cm和比其更低，而上述Cu-Ge合金难以实现该低电阻率。
此外，上述专利文献1及2没有研究使Cu合金膜和玻璃基板的密接性提高的方法。
另外，将Cu系材料应用于布线后，存在其与玻璃基板及绝缘膜(例如栅绝缘膜)的密接性差这一课题。尤其是，在绝缘膜上形成时，有以下这样的问题。即，作为绝缘膜通常使用有VCD形成的SiN膜。目前使用的由Al系材料构成的电极·布线与绝缘膜的密接性连号，而由Cu系材料构成的电极·布线(Cu系电极·布线)与绝缘膜(特别是作为绝缘膜形成的SiN膜)密接性较差，存在Cu系电极·布线从绝缘膜(SiN膜)剥离这一问题。但是，对于提高与绝缘膜(SiN膜)密接性没有充分进行研究。
因而，采用了现有Cu系电极·布线的液晶显示器，采取了在SiN膜和Cu系电极·布线之间介有基底膜(纯Mo层、Mo-Ti合金层等含Mo基底层)的结构。即，有使用在含Mo基底层上形成有纯Cu薄膜的两层结构的布线的例子。但是，这种两层结构布线存在如下课题：由于布线基地上具有电阻率高的含Mo基底层，因此，作为两层整体的布线电阻(实效性的布线电阻)变高；程序复杂，耗费程序成本；将材质不同的薄膜进行叠合，所以，按布线形状制作布线图案时，湿式蚀刻的锥形控制比较困难。
专利文献1：(日本)特开2007-017926号公报
专利文献2：(日本)特开2005-191363号公报
发明内容
本发明是着眼于如上所述的事情而开发的，本发明的第一目的在于提供一种Cu合金膜，其进一步改善作为Cu合金膜的特征的低电阻率，省略阻挡金属层的形成，与透明导电膜(ITO膜、IZO膜等)直接连接后，可得到良好的接触性。
本发明的第二目的在于提供一种Cu合金膜，维持作为Cu合金膜的特征的低电阻率，且与玻璃基板的密接性优异，可以省略与玻璃基板之间的阻挡金属层(即可以使用单层)。
此外，本发明的目的还在于提供：(1)以TFT使用了上述Cu合金膜的例如液晶显示器为代表的平板显示器(显示装置)；及(2)用于形成具有如上所述的优良性能的Cu合金膜的溅射靶。
另外，本发明的第三目的在于提供一种Cu合金膜，其维持作为Cu系材料的特征的低电阻率，且与绝缘膜(例如SiN膜)的密接性优异；及一种显示装置，其TFT(特别是TFT的源电极和/或漏电极以及信号线)上不形成上述含Mo基底层而使用了该Cu合金膜的、例如以液晶显示器为代表的平板显示器(显示装置)。另外，本发明的目的还在于提供用于形成具有如上所述的优良性能的Cu合金膜的溅射靶。
所谓能够实现第一目的的本发明的显示装置用Cu合金膜，在基板上与透明导电膜直接连接，其特征为，含有0.1～0.5原子％(at％)的Ge，且合计含有0.1～0.5原子％的选自Ni、Zn、Fe及Co中的一种以上。
本发明还包括一种显示装置，其特征为，具备含有所述Cu合金膜的薄膜晶体管，作为其方式可举出：在薄膜晶体管的栅电极及扫描线中含有所述Cu合金膜，该Cu合金膜与透明导电膜直接连接的显示装置、及在薄膜晶体管的源电极及漏电极中的至少一个以及信号线中，含有所述Cu合金膜，该Cu合金膜与透明导电膜直接连接的显示装置。
作为所述透明导电膜，可举出由氧化铟锡(ITO)或氧化铟锌(IZO)形成的透明导电膜。
另外，本发明还包括一种溅射靶，其用于所述Cu合金膜的形成，由含有0.1～0.5原子％的Ge，且合计含有0.1～0.5原子％的选自Ni、Zn、Fe及Co的一种以上的Cu合金构成。
所谓能够实现第二目的的本发明的显示装置用Cu合金膜，其和玻璃基板直接连接，其特征为，包括：(1)合计含有0.2～1原子％(即，不包括Ge为0原子％或Ni为0原子％的情况)的Ge及Ni；或者(2)合计含有0.2～1原子％(即，不包括Ge为0原子％或Zn为0原子％的情况)的Ge及Zn。
本发明还包括一种显示装置，其特征为，具备含有所述Cu合金膜的薄膜晶体管，作为其方式可举出：具备具有底栅型结构的薄膜晶体管，在该薄膜晶体管的栅电极及扫描线中含有所述Cu合金膜，该Cu合金膜与玻璃基板直接连接的显示装置。
另外，本发明还包括一种溅射靶，其用于所述Cu合金膜的形成，(1)由合计含有0.2～1原子％的Ge及Ni(即，不包括Ge为0原子％或Ni为0原子％的情况)的Cu合金构成；或者(2)由合计含有0.2～1原子％的Ge及Zn(即，不包括Ge为0原子％或Zn为0原子％的情况)的Cu合金构成。
另外，所谓能够实现第三目的的本发明的显示装置用Cu合金膜，在显示装置的薄膜晶体管的源电极及漏电极中至少一个电极、信号线以及栅电极和/或扫描线中含有该Cu合金膜，其特征为，含有0.1～0.5原子％的Ge。
另外，本发明还包括一种显示装置，其特征点在于，在薄膜晶体管的源电极及漏电极中至少一个电极、信号线以及栅电极和/或扫描线中含有所述显示装置用Cu合金膜。
作为显示装置，因为所述薄膜晶体管具有底栅型结构，且在绝缘膜(特别是氮化硅膜)上具有所述源电极及漏电极中至少一个的一部分的方式的显示装置，可充分发挥所述Cu合金膜的效果，所以优选。
另外，本发明中还包括一种溅射靶，其用于所述Cu合金膜的形成，由含有0.1～0.5原子％的Ge的Cu合金构成。
根据本发明，可以实现能够对应液晶显示器的大型化及工作频率的高频带化的要求的、具有低电阻率的Cu合金膜的显示装置。另外，根据能够实现第一目的的本发明的方式(以下有时简称“第一方式”)，能够使Cu合金膜和ITO及IZO等透明导电膜以低的接触电阻直接接触。此外，根据能够实现第二目的的本发明的方式(以下有时简称“第二方式”)，能够使Cu合金膜和玻璃基板直接接触。其结果是，能够廉价地提供可省略高熔点金属薄膜(阻挡金属层)的高性能的显示装置。另外，根据能够实现第三目的的本发明的方式(以下有时简称“第三方式”)，因为本发明的Cu合金膜与绝缘膜(特别是SiN膜)的密接性优异，所以，应用于显示装置(例如液晶显示器)用的源-漏布线时，可以不形成上述含Mo基底层而制成单层，能够提供可省略上述含Mo基底层的高性能的显示装置。
附图说明
图1是表示应用了非晶硅TFT基板的代表性的液晶显示器的构成的概略端面放大说明图；
图2是表示本发明的实施方式的TFT基板的构成的概略端面说明图的一例，是图1中的A的要部放大图；
图3是依次追加表示图2所示的TFT基板的制造工序的一例的说明图；
图4是依次追加表示图2所示的TFT基板的制造工序的一例的说明图；
图5是依次追加表示图2所示的TFT基板的制造工序的一例的说明图；
图6是依次追加表示图2所示的TFT基板的制造工序的一例的说明图；
图7是依次追加表示图2所示的TFT基板的制造工序的一例的说明图；
图8是表示本发明的实施方式的TFT基板的构成的概略端面说明图的另一例，是图1中的A的要部放大图；
图9是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图10是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图11是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图12是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图13是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图14是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图15是依次追加表示图8所示的TFT基板的制造工序的一例的说明图；
图16是对于As-deposited状态和400℃真空热处理后，分别表示Cu-Ge合金膜的电阻率和Ge含量的关系的图；
图17是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.1原子％Ge-X合金膜的电阻率和X含量的关系的图；
图18是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.3原子％Ge-X合金膜的电阻率和X含量的关系的图；
图19是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.5原子％Ge-X合金膜的电阻率和X含量的关系的图；
图20是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.5原子％Ge-(X以外的第三元素)合金膜的电阻率和X以外的第三元素的含量的关系的图；
图21是表示用于测定Cu-Ge合金膜或Cu-Ge-X合金膜和透明导电膜之间的接触电阻的开尔文图案的图；
图22是按照大气氧化热处理的有无，分别表示Cu-Ge合金膜与ITO膜的界面的接触电阻和Ge含量的关系的图；
图23是按照X的种类·含量，分别表示Cu-Ge-X合金膜与ITO膜的界面的接触电阻和Ge含量的关系的图；
图24是对于As-deposited状态的Cu-Ge-Ni合金膜，表示其组成和密接率的关系的图；
图25是对于350℃真空热处理后的Cu-Ge-Ni合金膜，表示其组成和密接率的关系的图；
图26是对于As-deposited状态的Cu-Ge-Zn合金膜，表示其组成和密接率的关系的图；
图27是对于350℃真空热处理后的Cu-Ge-Zn合金膜，表示其组成和密接率的关系的图；
图28是对于As-deposited状态的Cu-Ge-Ni合金膜，表示其组成和电阻率的关系的图；
图29是对于350℃真空热处理后的Cu-Ge-Ni合金膜，表示其组成和电阻率的关系的图；
图30是对于As-deposited状态的Cu-Ge-Zn合金膜，表示其组成和电阻率的关系的图；
图31是对于350℃真空热处理后的Cu-Ge-Zn合金膜，表示其组成和电阻率的关系的图；
图32是对于as-deposited状态、150℃热处理后、350℃热处理后，分别表示Cu合金膜中的Ge含量和膜残存率的关系的图；
图33是分别对于as-deposited状态和400℃真空热处理后，表示Cu合金膜中的Ge含量和电阻率的关系的图；
符号说明
1     TFT基板
1a    玻璃基板
2     对向基板(对向电极)
4     薄膜晶体管(TFT)
5     像素电极(透明导电膜)
6     布线部
7     共通电极
8     滤色板
9     遮光膜
10a、10b    偏振光板
11    取向膜
12    TAB
13    驱动电路
14    控制电路
15    垫圈
16    密封材料
17    保护膜
18    扩散板
19    棱镜片
20    导光板
21    反射板
22    逆光
23    保持架
24    印刷基板
25    扫描线(栅布线)
26    栅电极
27    栅绝缘膜
28    漏电极
29    源电极
30    层间绝缘膜
31    阻挡金属层
32    接触孔
33    非晶硅信道膜(活性半导体膜)
34    信号线(源-漏布线)
40    钝化膜(保护膜、SiN)
41    连接用ITO膜
100   液晶显示器
具体实施方式
首先根据第一方式进行说明。为了进一步改善作为Cu合金膜的特征的低电阻率，并且在省略阻挡金属层而与透明导电膜(ITO膜、IZO膜等)直接连接时，也可得到良好的接触性的Cu合金膜、及实现将该Cu合金膜用于TFT的显示装置，本发明人等进行了锐意研究。
首先，着眼于耐氧化性优异、在与透明导电膜(ITO膜、IZO膜等)直接连接时也可得到良好的接触性的Cu-Ge合金膜。Cu-Ge合金膜如专利文献2中的记载，在As-deposited状态(称为通过溅射刚形成的状态。以下相同)下，Ge均匀地固溶于Cu中，Ge的浓度分布横跨厚度方向是均匀的。但是，对该Cu-Ge合金膜在氧分压存在的状态下进行加热时，Ge向Cu表面扩散·浓化，在表面形成牢固的氧化皮膜(含GeO2比率高的氧化皮膜)。而且，由于该氧化皮膜对氧的扩散阻挡性极其优越，因此，暴露在高温(300℃左右)后，Cu合金膜表面不会形成厚的氧化皮膜(结果是不形成肖特基阻挡)，能够确保其与透明导电膜的良好的接触性。于是，进行了对以这样可以实现高温耐氧化性，并且还可以实现一定程度的低电阻率的Cu-Ge合金膜为基础，可以使电阻率进一步降低的第三元素的种类和含量的研究。其结果认为，采用Ni、Zn、Fe、Co作为第三元素比较有效。
下面，对规定可以确保低电阻率、并且与透明导电膜直接连接后也可以得到良好的接触性的本发明的Cu合金膜的成分·组成的理由进行详述。
首先，本发明的Cu合金膜以Ge为必须成分。通过含有该Ge，如上所述，和纯Cu的情况及含Ge以外的元素的2元系Cu合金相比较，耐氧化性显著提高，例如经过300℃左右的大气暴露工序后，也可以确保其与形成于Cu合金膜的上部的透明导电膜的良好的接触性。
为了充分发挥这样的效果，使其含有0.1原子％以上的Ge。Ge相对Cu薄膜的绝对量较少时，难以将上述氧化皮膜(GeO2)作为连续膜均匀地形成，结果不能作为氧的扩散阻挡层有效地起作用，不能充分发挥高温耐氧化性。优选含有0.2原子％以上的Ge。Ge的含量越多，Cu合金膜的高温耐氧化性越高，但Cu合金膜的电阻率增加，所以，Ge含量必须抑制在0.5原子％以下(优选0.3原子％以下)。
但是，Cu-Ge的二元系Cu合金膜有Ge含量越增加，电阻率越增加的倾向，和纯Cu相比较，电阻率高。并且，Cu-Ge合金膜在实施了热处理(优选450℃以下，更有选400℃以下)时，电阻率的降低倾向也较小，也不能期待热履历带来低电阻率化。
因此可知，作为第三元素，只要使其合计含有0.1～0.5原子％选自Ni、Zn、Fe及Co的一种以上(以下有时称为X)，制成Cu-Ge-X合金膜，那么，对该合金膜进行热处理后就可促进Ge的析出，相比于Cu-Ge合金膜，电阻率充分降低。
这样通过对Cu-Ge-X合金膜进行热处理使得电阻率降低，认为是因为在例如为Cu-Ge-Ni合金膜时，Ni3Ge及NiGe析出；为Cu-Ge-Zn合金膜时，Cu15Ge4Zn析出；为Cu-Ge-Fe合金膜时，Fe2Ge、FeGe2析出；及为Cu-Ge-Co合金膜时，Co2Ge、CoGe、Co2Ge3、CoGe2分别析出，从而，Ge及第三元素的固溶量降低。
作为将多种X组合而成的合金，可举出Cu-Ge-Ni-Zn、Cu-Ge-Zn-Co、Cu-Ge-Ni-Co，当这样将多种X进行组合后，也可分别形成上述X和Ge的析出物。因而，这种情况下，各种元素添加的效果也不会抵消，仍可发挥电阻率降低效果。
为了发挥上述效果，X含量以总量计也可以设定0.1原子以上。优选为0.2原子％以上。但是，总量超过0.5原子％时，第三元素在Ge含量以上过剩存在，和Ge不发生反应的第三元素(和Ge反应不形成金属间化合物的第三元素)作为多余元素(向Cu合金膜中的固溶元素)而残留，反而使Cu合金膜的电阻率增加，所以不优选。从这种观点出发，认为优选Ge含量(原子％)/X含量(原子％)的比率为1～2。
其次，说明第二方式。第二方式的Cu合金膜也和第一方式的Cu合金膜一样，由Cu-Ge-X(第三元素)合金构成，但作为X，在选择Ni或Zn这一点上和第一方式不同。
为了确保实现第二目的的即作为Cu合金膜的特征的低电阻率，同时提高Cu布线和玻璃基板的密接性，理想的是，在Cu布线和玻璃基板之间形成结合能量大的化学性结合。也就是说，只要形成相比于“物理吸附等物理性结合”，结合能量(结合力)大的“化学吸附或形成界面反应层等构成的化学性结合”，就可以实现更强的密接力。但是，Cu布线和玻璃基板难以形成化学性结合，所以，Cu布线和玻璃基板的密接性差。
于是，本发明人等想到，通过向Cu中添加规定的合金元素，在该合金元素和玻璃基板的构成元素之间形成化学性结合，使Cu布线和玻璃基板的密接性提高。在化学性结合的形成中，Ge有效地起着作用。Ge和氧的亲和性强(容易形成氧化物)，和作为玻璃基板的主成分的SiO2反应，在玻璃基板界面可以形成经由氧的结合(Si-O-Ge)。另外，因为Ge在Cu中的扩散系数大，所以，向Cu膜中添加少量就可以向玻璃基板界面扩散浓化，在界面形成经由氧的结合，使密接性飞跃性提高。
除具有这种密接性提高作用的Ge以外，通过复合添加Ni或Zn，Cu合金膜向玻璃基板的密接性进一步提高。虽然复合添加该(Ge，Ni)或(Ge，Zn)的作用不明确，但认为，通过向Cu中添加Ni或Zn，可促进Ge向界面的扩散浓化。
另外，通常，向Cu中添加合金元素时，会招致电阻率的增加，但即使向Cu中添加Ni或Zn，Cu合金的电阻率几乎不增加。Cu-Ni合金为完全互溶固溶系，Ni与Cu完全固溶，因此认为其对电阻率增加的帮助较少。而Cu-Zn合金为包晶系，Zn在Cu中的固溶限度较广，约为30％，因此认为其对电阻率增加的帮助较少。此外，，如上所述，通过Cu-Ge-Ni合金通过热处理而析出Ni3Ge、NiGe，Cu-Ge-Zn合金通过热处理而析出作为金属间化合物的Cu15Ge4Zn，因此，向Cu-Ge合金中添加Ni或Zn，也对降低电阻率起着有效作用。
为了使如上所述的和玻璃基板的良好的密接性及低的电阻率并存，(Ni，Ge)或(Ge，Zn)的合计量都为0.2原子％以上(优选0.3原子以上)且1原子％以下(优选0.6原子％以下)。它们的合计量过少时，合金元素向玻璃基板界面的浓化程度也少，在界面形成化学性结合的程度也减小，不能良好地发挥高密接性。而它们的合计量过剩时，密接性提高了，但Cu合金膜自身的电阻率增加。另外，第二方式中的优选的Ge含量(原子％)/X含量(原子％)的比率为0.5～2.0.
在第二方式中，为了提高Cu合金膜的高温耐氧化性而实现其和透明导电膜的良好的接触性，且在此基础上进一步降低电阻率，优选还要满足第一方式的元素量的主要条件。即，第二方式中，Ge量也优选0.1原子％以上(更优选0.2原子％以上)，且优选0.5原子％以下(更优选0.3原子％以下)；Ni，Zn各量也优选0.1原子％以上(更优选0.2原子％以上)，且优选0.5原子％以下(更优选0.4原子％以下)
上述(即第一方式及第二方式)Cu-Ge-X合金膜含有上述规定量的Ge及第三元素(X)，剩余部分为Cu及不可避杂质。所述不可比杂质可举出氧、氮、碳、氩等，它们合计为0.1原子％以下。另外，为了提高其他特性(例如抗蚀性等)，Cu-Ge-X合金膜中也可以还含有其他元素。
上述Cu-Ge-X合金膜的形成采用溅射法比较理想。因为溅射法是将Ar等惰性气体导入真空中，在基板和溅射靶(以后有时称为靶)之间形成等离子体放电，通过该等离子体放电使离子化的Ar冲击上述靶，将该靶的原子敲打出来而堆积在基板上而制作薄膜的方法。相比用离子镀膜法及电子束法、真空蒸镀法形成的薄膜，能够容易地形成成分及膜厚在膜面内均匀性优良的薄膜，因此，可以有效地表现高温耐氧化性。作为溅射法，例如可以采用DC溅射法、RF溅射法、磁控管溅射法、反应性溅射法等任何溅射法，其形成条件只要适当设定即可。
另外，为了形成上述Cu-Ge-X合金膜，上述溅射法中，只要使用和所要求的Cu-Ge-X合金膜为相同的成分·组成的Cu-Ge-X合金溅射靶，组成就不会不吻合，就可以形成所要求的成分·组成的Cu-Ge-X合金膜。即，为了形成第一方式的Cu-Ge-X合金膜，只要是由含有0.1～0.5原子％的Ge及0.1～0.5原子％的选自Ni、Zn、Fe及Co的一种以上的Cu合金，并使用和所要求的Cu-Ge-X合金膜相同成分·组成的Cu-Ge-X合金溅射靶即可。另外，为了形成第二方式的Cu-Ge-X合金膜，只要是(1)合计含有0.2～1原子％的Ge及Ni的合金；或者(2)合计含有0.2～1原子％的Ge及Zn的合金构成的合金，并使用和所要求的Cu-Ge-X合金膜相同成分·组成的Cu-Ge-X合金溅射靶即可。
靶的形状包括根据溅射装置的形状及结构加工成任意的形状(角型板状、圆形板状、环形板状等)。
作为上述靶的制造方法，可举出：溶解铸造及粉末烧结法、用喷射成形法可制造由Cu基合金构成的坯料的方法、及制造了由Cu基合金构成的预成形品(得到最终的致密体前的中间体)后，通过致密化装置将该预成形品进行致密化而得到的方法等。
理想的是，通过溅射法等形成上述Cu-Ge-X合金膜后，实施热处理。通过热处理，第一方式的Cu合金膜的电阻率(布线电阻)降低，第二方式的Cu合金膜和玻璃基板的密接性提高，并且电阻率也降低。可以认为，这些Cu合金膜中电阻率降低是因为如上所述Ni3Ge等析出，Ge及第三元素(X)的固溶量降低。另外认为，第二方式的Cu合金膜中电阻率降低是因为利用热处理(热能量)的作用，可以促进合金元素向Cu合金膜及玻璃基板界面的浓化，且可以促进在界面的化学性结合的形成。
热处理温度越高、热处理时间(保持时间)越长，越有利于电阻率的降低及密接性的提高。但是，热处理的温度及时间过剩时，，会对玻璃基板造成不好的影响，生产性降低。因而，热处理温度优选350℃以上且450℃以下(更优选400℃以下)，热处理时间优选30分钟以上，更优选120分钟以下。
本发明的Cu-Ge-X合金膜尤其适用于显示装置的TFT。
其中，尤其是将第一方式的Cu-Ge-X合金膜用于
·TFT的栅电极及扫描线、和/或
·源电极和/或漏电极以及信号线
时，其特性得到充分发挥，所以很适宜。
另外，第二方式的Cu-Ge-X合金膜省略了阻挡金属层，尤其优选以单层用于具有底栅型结构的所述TFT的栅电极及扫描线。
另外，本发明的Cu-Ge-X合金膜被用于上述TFT的栅电极及扫描线、源电极和/或漏电极以及信号线的多个时，构成它们的Cu-Ge-X合金膜的成分·组成可以一致，或在规定范围内成分·组成可以不同。
下面，参照附图，说明本发明的显示装置的最佳实施方式。
以下，代表性地举出具备非晶硅TFT基板的液晶显示装置进行说明，但本发明并不仅限于此，在适合前、后述的宗旨的范围也可以适当地加以变更，这些都被包含在本发明的技术范围。
在所述图2中，举出将源电极29及漏电极28、信号线(图2中未图示)和/或扫描线(栅布线)25及栅电极26设定为本发明的Cu合金膜(例如Cu-0.3原子％Ge-0.3原子％Ni合金)的情况作为一方式。
根据本实施方式(第一方式)，目前，在源-漏电极的上部不形成由Mo等构成的阻挡金属层，可以将Cu合金膜和透明导电膜直接连接。能够实现与现有的TFT基板同程度以上的良好的TFT特性(请参见后述的实施例)。另外，根据第二实施方式，在源-漏电极的下部不形成阻挡金属层，可以将Cu合金膜和玻璃基板直接连接。
接着，参照图3～图7，说明图2所示的本实施方式的TFT基板的制造方法。图3～图7中附加和图2相同的参照符号。
首先，如图3所示，在玻璃基板(透明基板)1a上采用溅射法成膜厚度200nm左右的Cu合金膜(例如Cu-0.3原子％Ge-0.3原子％Ni合金)。通过对该膜进行图案制作，形成栅电极26及扫描线25。这时，在后述的图4中，可以将上述层合薄膜的侧面蚀刻成倾斜角约30°～60°的喇叭口状，以使栅绝缘膜27的有效区域变得良好。
其次，如图4所示，采用例如等离子体CVD法等方法，形成约300nm左右的栅绝缘膜(SiN)27。等离子体CVD法的成膜温度设定为350℃即可。
接着，如图5所示，采用例如等离子体CVD法等方法，在栅绝缘膜(SiN)27上形成由厚度200nm左右的无掺杂氢化非晶硅膜(a-Si:H)、及厚度50nm左右的掺杂了磷的n+型氢化非晶硅膜(n+a-Si:H)构成的非晶硅信道膜(活性半导体膜)33，对该膜33进行布线图案制作。然后，采用溅射法在其上形成厚度300nm左右的Cu合金膜(例如Cu-0.3原子％Ge-0.3原子％Ni合金)之后，进行蚀刻，由此，如图6所示形成和信号线为一体的源电极29、与像素电极(透明导电膜)5直接连接的漏电极28。另外，上述溅射的成膜温度只要设定为150℃即可。
接着，如图7所示，采用例如等离子体CVD装置等，形成厚度300nm左右的层间绝缘膜30。接着，在层间绝缘膜30上形成光致抗蚀剂(未图示)后，对层间绝缘膜30进行布线图案制作，通过例如干腐蚀等在层间绝缘膜30上形成接触孔。同时，在面板端部的相当于和栅电极的TAB连接的部分形成接触孔。
然后，最后在例如保管时间(8小时左右)的范围内，如所述图2所示，成膜例如厚度40nm做鱼的ITO膜，通过进行湿腐蚀式的蚀刻，形成像素电极(透明导电膜)5。同时，在面板端部的和栅电极的TAB的连接部分，对用于和TAB的粘接的ITO膜进行布线图案制作，完成TFT阵列基板1。
如此操作所制作的TFT基板直接接触漏电极28和像素电极(透明导电膜)5，且扫描线25和TAB连接用的ITO膜也被直接接触。
如上所述，像素电极(透明导电膜)5使用ITO膜，但也可以使用IZO膜(InOx-ZnOx系导电性氧化膜)。另外，活性半导体膜也可以代替非晶硅而使用多晶硅。
使用如此操作而得到的TFT基板，例如通过以下记载的方法制作前述的图1所示的液晶显示器。
首先，在如上述操作而制作的TFT基板1的表面涂布例如聚(酰)亚胺，干燥之后进行研磨处理而形成取向膜。
另一方面，对向基板2是在玻璃基板上通过将例如Cr进行布线图案制作成矩阵状，形成遮光膜9。接着，在遮光膜9的间隙中形成树脂制的红、绿、蓝的滤色板8。在遮光膜9和滤色板8上配置ITO膜这样的透明导电性膜作为共通电极7，由此形成对向电极。然后，在对向电极的最上层涂布例如聚(酰)亚胺，干燥后进行研磨处理而形成取向膜11。
接着，按照TFT基板1和对向基板2的形成有取向膜11的面分别对向的方式配置，除液晶的封入口以外，利用树脂制等的密封材料16将TFT基板1和对向基板2贴合。这时，将垫圈15装在TFT基板1和对向基板2之间等，从而将两块基板间的间隙保持大致一定。
将这样操作而得到的空元件放置于真空中，以使封入口浸没于液晶中的状态慢慢恢复至大气压，由此将含有液晶分子的液晶材料注入空元件中而形成液晶层，将封入口密封。最后，在空元件的外侧的两面贴上偏振光板10a、10b，完成液晶显示器。
接着，如前述图1所示，将驱动液晶显示器的驱动电路13与液晶显示器电连接，配置于液晶显示器的侧部或背面部。然后，利用成为液晶显示器的显示面的包含开口的保持架23、成为面光源的逆光22和导光板20和保持架23保持液晶显示器，完成液晶显示器。
本发明的显示装置，引起布线·电极部由规定的Cu合金膜形成，所以，能够实现非常优异的性能和可靠性。
接着，说明第三方式。为了提供一种维持作为Cu系材料的特征的低电阻率，且与绝缘膜(例如氮化硅膜)的密接性优异的Cu合金膜；及为了实现其TFT中使用了该Cu合金膜的显示装置，本发明人等进行了锐意研究。其结果是，只要制成含有少量Ge的Cu合金膜即可，据说是在反复探讨的基础上发现了该具体的方法。下面，对第三方式进行详述。
本发明的Cu合金膜是含有0.1～0.5原子％(at％)的Ge的Cu合金膜(以下，有时将这种本发明的Cu合金膜特别称为“Cu-含Ge合金膜”)。本发明中发现，通过含有0.1原子％以上(优选0.15原子％以上，更优选0.20原子％以上)的Ge，Cu合金膜和绝缘膜的密接性显著提高。
这样通过含有Ge而表现出高的密接性的理由还没有被充分解明，但在绝缘膜使用了氮化硅(以下有时表示为“SiN”)的情况下，可如下来解释。
即，在由VCD形成的SiN膜中含有少量的氧。在该SiN膜上形成纯Cu膜时，在上述纯Cu膜和SiN膜的界面(以下表示为“Cu/SiN界面”)构成纯Cu膜的Cu和上述氧反应形成氧化物。由于该氧化物形成，在Cu/SiN界面产生残余应力，纯Cu膜和SiN膜的密接性降低。
相对于此，在SiN膜上形成含Cu-Ge合金膜时，SiN膜中包含的氧和Ge优先反应，将氧从含Cu-Ge合金膜和SiN膜的界面(以下表示为“Cu合金/SiN界面)拉到Cu-Ge合金膜侧，在靠近Cu合金/SiN界面Cu-Ge合金膜侧(即，不是上述界面而是含Cu-Ge合金膜中)形成氧化物(GeO2)。而且，由此，在Cu合金/SiN界面不形成氧化物，在Cu合金/SiN界面不产生残余应力，所以是含Cu-Ge合金膜和SiN膜的密接性提高的理由。另外，在Cu合金/SiN界面形成GeO2，经由该GeO2，也是表现出含Cu-Ge合金膜和SiN膜的高密接性的可能性。此外，绝缘膜为氮化硅的情况下，Si和Ge是周期律表中的同族元素，化学亲和力强，所以，含Cu-Ge合金膜中的Ge和SiN膜中的Si形成化学性键合，使得界面的密接性提高，可以认为这也是密接性提高的理由。
另外，在上述说明中，对使用氮化硅膜作为绝缘膜的情况做了说明。但并不仅限于此，作为绝缘膜还包括可以含有少量氧的其它绝缘膜；在氮化铝膜、氮化钛膜、氮化钽膜等上形成含Cu-Ge合金膜的情况。
在Ge含量为0.1原子％以上表现除上述效果，Ge含量越多密接性越提高，但过多时其效果就会饱和。另外，由于Ge含量增加时电阻率就会增加，因此Ge含量必须抑制在0.5原子％以下。从将电阻率抑制在更低的观点出发，优选将Ge设定为0.2原子％以下。
上述含Cu-Ge合金膜在as-deposited状态下密接性也优异，之后进行退火(成膜后直到350℃的热处理)，同样也可发挥优异的密接力。
上述含Cu-Ge合金膜含有上述规定量的Ge，剩余部分为Cu及不可避杂质，作为上述不可避杂质可举出氧、氮、碳、氩等，它们合计为0.1原子％以下。
另外，在不损失本发明的作用的范围，以附加其它特性为目的，也可以积极地添加下属元素。即，将含Cu-Ge合金膜应用于例如具有底栅型结构的TFT的源电极和/或漏电极以及信号线时，作为其特性要求其与“作为绝缘膜的SiN膜的密接性“、”耐氧化性(其和ITO膜的接触稳定性(低接触电阻))”、“向构成半导体膜的α-Si的扩散抑制(确保TFT特性的稳定性)”、“抗蚀性”等。其中，通过添加Ge可以确保上述与“SiN膜的密接性”以及“耐氧化性(和ITO膜的接触稳定性(低接触电阻))”。因而，为了提高上述向“α-Si的扩散抑制”及“抗蚀性”，也可以进一步添加第三元素。
另外，为了还确保与作为基板使用的玻璃的密接性，作为第三元素，含有选自Ni、Pt、Au、Ce、Ru、W、Cr、Ir、Mo、Fe、Al及Zr的一种或两种以上比较有效，也可以将含有该第三元素的多元系的含Cu-Ge合金膜用于上述栅电极及扫描线、源电极和/或漏电极以及信号线。
另外，将含Cu-Ge合金膜用于TFT的
·源电极和/或漏电极以及信号线、和/或
·栅电极及扫描线
时，有时要求更低的电阻率。为了付与低电阻率以外的特性而提高Ge含量时，如上所述，电阻率就会增加，由于含有Ge的同时会使电阻率更低，因此，作为第三元素含有选自Ni、Zn、Fe及Co的一种或两种以上比较有效。
上述含Cu-Ge合金膜的形成采用溅射法较理想。所谓溅射法是将Ar等惰性气体导入真空中，在基板和溅射靶(以后有时称为靶)之间形成等离子体放电，通过该等离子体放电使离子化的Ar冲击上述靶，将该靶的原子敲打出来而堆积在基板上而制作薄膜的方法。相比用离子镀膜法及电子束法、真空蒸镀法形成的薄膜，能够容易地形成成分及膜厚在膜面内均匀性优良的薄膜，因此，可以有效地表现高温耐氧化性。作为溅射法，例如可以采用DC溅射法、RF溅射法、磁控管溅射法、反应性溅射法等任何溅射法，其形成条件只要适当设定即可。
另外，为了形成上述含Cu-Ge合金膜，上述溅射法中，上述靶是由含有0.1～0.5原子％的Cu合金构成的靶，只要使用和所要求的含Cu-Ge合金膜为相同的组成的含Cu-Ge合金溅射靶，就不会产生组成不吻合，就可以形成所要求的成分·组成的含Cu-Ge合金膜。所以优选。
靶的形状包括根据溅射装置的形状及结构加工成任意的形状(角型板状、圆形板状、环形板状等)。
作为上述靶的制造方法，可举出：溶解铸造及粉末烧结法、用喷射成形法可制造由Cu基合金构成的坯料的方法、及制造了由Cu基合金构成的预成形品(得到最终的致密体前的中间体)后，利用致密化装置将该预成形品进行致密化而得到的方法等。
本发明的Cu合金膜(含Cu-Ge合金膜)是用于显示装置中的薄膜晶体管的
·源电极和/或漏电极以及信号线、和/或
·栅电极及扫描线
的Cu合金膜，应用于该处，含Cu-Ge合金膜的特性可得以充分发挥。
本发明中，尤其是将所述TFT为具有底栅型结构的薄膜晶体管，所述源电极和/或漏电极的一部分在绝缘膜(特别是氮化硅膜)上形成的情况作为最佳方式。
另外，将含Cu-Ge合金膜用于源电极和/或漏电极以及信号线、和/或栅电极及扫描线多处时，相互的含Cu-Ge合金膜的组成可以一致，另外在规定范围内组成也可以不同。
下面参照附图说明第三方式的显示装置的最佳实施方式。以下是代表性地举出具备非晶硅TFT基板的液晶显示器进行说明，但本发明并不仅限于此，在适合前、后述的宗旨的范围也可以适当地加以变更，这些都被包含在本发明的技术范围。
在所述图8中，举出将源电极29及漏电极28、信号线(图8中未图示)和/或扫描线(栅布线)25及栅电极26设定为含Cu-Ge合金膜(例如Cu-0.3原子％Ge合金膜)的情况作为一方式。
根据本实施方式，目前，可以不经过含Mo基底层而在绝缘膜上直接层合含Cu-Ge合金膜，可以实现和现有TFT基板同程度以上的良好的TFT特性(参照后文记述的实施例)。
接着，参照图9～图15说明图8所示的本实施方式的TFT基板的制造方法。图9～图15中附加和图8相同的参照符号。
首先，如图9所示，在玻璃基板(透明基板)1a上采用溅射法成膜厚度200nm左右的含Cu-Ge合金膜(例如Cu-0.3原子％Ge合金膜)。通过对该膜进行图案制作，形成栅电极26及扫描线25。这时，在后述的图10中，可以将上述合金膜的侧面蚀刻成倾斜角约30°～60°的喇叭口状，以使栅绝缘膜27的有效区域变得良好。
其次，如图10所示，采用例如等离子体CVD法等方法，形成约300nm左右的栅绝缘膜(SiN膜)27。等离子体CVD法的成膜温度设定为约350℃即可。接着，在栅绝缘膜27上成膜厚度50nm的氢化非晶硅膜(a-Si:H)及厚度300nm左右的氮化硅膜(SiNx)。
接着，通过以栅电极26为掩膜的背面曝光，如图11所示，对氮化硅膜(SiNx)进行布线图案制作，形成信道保护膜。进而，如图12所示，在其上成膜掺杂了磷的厚度50nm左右的n+型氢化非晶硅膜(n+a-Si:H)，之后，对氢化非晶硅膜(a-Si:H)及n+型氢化非晶硅膜(n+a-Si:H)进行布线图案制作。
然后，如图13所示，采用例如溅射法形成厚度300nm左右的含Cu-Ge合金膜(例如Cu-0.3原子％Ge合金膜)之后进行布线图案制作，由此形成与和信号线为一体的源电极29、像素电极(透明导电膜)5直接连接的漏电极28。
然后，如图14所示，采用例如等离子体CVD装置等，按照例如膜厚300nm左右成膜氮化硅膜40，由此形成不好吗。这时的成膜在例如250℃下进行。然后，在该氮化硅膜40上形成光致抗蚀剂层31，之后，对该氮化硅膜40进行布线图案制作，通过例如干腐蚀等在氮化硅膜40上形成接触孔。另外，虽未图示，但同时在面板端部的相当于和栅电极上的TAB连接的部分形成接触孔。
进而，如图15所示，经过例如氧等离子体的处理工序(アツシンゲ)后，使用例如胺系等的剥离液进行光致抗蚀剂层31的剥离处理，最后，如前述图8所示，成膜例如厚度40nm左右的ITO膜，通过进行湿腐蚀的布线图案制作形成像素电极(透明导电膜)5。
上述中，作为像素电极(透明导电膜)5使用了ITO膜，但也可以使用IZO膜(InOx-ZnOx系导电性氧化膜)。另外，作为或型半导体层，也可以代替非晶硅使用多晶硅。
使用如此操作而得到的TFT基板，例如通过以下记载的方法制作前述的图1所示的液晶显示器。
首先，在如上述操作而制作的TFT基板1的表面涂布例如聚(酰)亚胺，于燥之后进行研磨处理而形成取向膜。
另一方面，对向基板2是在玻璃基板上通过将例如Cr进行布线图案制作成矩阵状，形成遮光膜9。接着，在遮光膜9的间隙中形成树脂制的红、绿、蓝的滤色板8。在遮光膜9和滤色板8上配置ITO膜这样的透明导电性膜作为共通电极7，由此形成对向电极。然后，在对向电极的最上层涂布例如聚(酰)亚胺，干燥后进行研磨处理而形成取向膜11。
接着，按照TFT基板1和对向基板2的形成有取向膜11的面分别对向的方式配置，除液晶的封入口以外，利用树脂制等的密封材料16将TFT基板1和对向基板2贴合。这时，将垫圈15装在TFT基板1和对向基板2之间等，从而将两块基板间的间隙保持大致一定。
将这样操作所得到的空元件放置于真空中，以使封入口浸没于液晶中的状态慢慢恢复至大气压，由此将含有液晶分子的液晶材料注入空元件中而形成液晶层，将封入口密封。最后，在空元件的外侧的两面贴上偏振光板10a、10b，完成液晶显示器。
接着，如前述图1所示，将驱动液晶显示器的驱动电路13与液晶显示器电连接，配置于液晶显示器的侧部或背面部。然后，利用成为液晶显示器的显示面的包含开口的保持架23、成为面光源的逆光22和导光板20和保持架23保持液晶显示器，完成液晶显示器。
此外，本发明的含Cu-Ge合金膜在具有底栅型结构的TFT中，也可以应用于在绝缘膜上形成的栅电极及扫描线。
实施例
下面通过实施例进一步对本发明进行详细说明。下属实施例不是限定本发明的性质的实施例，也可以在适合前、后所述的宗旨的范围适当变更并实施，它们都包含在本发明的技术性范围。
<第一方式>
首先通过实施例1-1及1-2来说明第一方式。
(试料的制作)
通过DC磁控管溅射法(成膜条件如下)，在室温下在玻璃基板(科宁公司制Eagle#2000，直径50mm×厚度0.7mm)上形成0.3μm规定成分·组成的Cu合金膜。这时，作为溅射靶使用通过真空溶解法制作的各种组成的Cu-Ge合金靶，形成Cu-Ge合金膜。并且在所述Cu-Ge合金靶上设置第三元素：X的纯金属片或包含X以外的第三元素(Nb、Hf、Zr或Sb)的片而进行组成调节，形成各种成分·组成的Cu-Ge-X合金膜或Cu-Ge-(X以外的第三元素)合金膜。
所得到的Cu-Ge-X合金膜或Cu-Ge-(X以外的第三元素)合金膜的组成，用ICP发光分光分析装置(岛津制作所制的ICP发光分光分析装置“ICP-8000型”进行定量分析。
(成膜条件)
·背压：1.0×10-6Torr以下
·Ar气压：2.0×10-3Torr
·Ar气流量：30sccm
·溅射力：3.2W/cm2
·极间距离：50mm
·基板温度：室温
[实施例1-1]
使用上述各种Cu-Ge合金膜、Cu-Ge-X合金膜或Cu-Ge-(X以外的第三元素)合金膜，如下述所示测定电阻率，对其进行评价。
(电阻率的测定)
对Cu-Ge合金膜或Cu-Ge-X合金膜实施光刻法及湿腐蚀，加工成宽100μm、长10mm的条纹状图案(电阻率测定用图案)之后，用使用探针的直流4探针法在室温下测定该图案的电阻率。
另外，电阻率的测定是模拟As-deposited状态的条纹状图案，以及Cu合金膜成膜后的热处理，对在真空中(≤1.0×10-6Torr)在400℃对上述Cu合金膜实施30分钟的热处理后的条纹状的图案进行的。
(Cu-Ge合金膜的电阻率)
对改变了Ge含量的各种Cu-Ge合金膜测定上述电阻率的结果统一示于图16。
图16是对于As-deposited状态和400℃真空热处理后，分别表示Cu-Ge合金膜的电阻率和Ge含量的关系的图。由该图6可知，在As-deposited状态下，Cu-Ge合金膜的电阻率伴随Ge含量的增加而大致直线性地增加。实施了上述热处理的试料和As-deposited状态的试料相比较，电阻率的绝对值稍有降低，但对于实施了上述热处理的试料而言，电阻率表现出伴随Ge含量的增加而直线性地增加的倾向。
(Cu-0.1原子％Ge-X合金膜的电阻率)
对改变了X含量的各种Cu-0.1原子％Ge-X合金膜测定上述电阻率的结果统一示于图17。
图17是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.1原子％Ge-X合金膜的电阻率和X含量的关系的图。从该图17可以进行如下考察。即，由图17可知，As-deposited状态的试料，Cu-0.1原子％Ge-X合金膜的电阻率伴随第三元素：X含量的增加而大致直线性地增加，对电阻率的增加带来的影响根据第三元素：X的种类(Co、Fe、Ni、Zn)而不同，按照Co＞Fe＞Ni＞Zn的顺序对电阻率增加带来的影响逐渐增大。
另一方面看到，400℃真空热处理后的试料的电阻率，在相同X含量的条件下明显比As-deposited状态的电阻率小，伴随上述第三元素X的添加，出现比Cu-0.1原子％Ge合金膜的电阻率降低或维持的倾向。400℃真空热处理后的电阻率的绝对值根据第三元素：X的种类(Co、Fe、Ni、Zn)及其含量而不同，但在Cu-0.1原子％Ge 2元系成分中，将作为第三元素(Co、Fe、Ni、Zn)的任一种添加到0.5原子％后，都表现出必Cu-0.1原子％Ge合金膜低的电阻率。
(Cu-0.3原子％Ge-X合金膜的电阻率)
对改变了X含量的各种Cu-0.3原子％Ge-X合金膜测定上述电阻率的结果统一示于图18。
图18是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.3原子％Ge-X合金膜的电阻率和X含量的关系的图。从该图18可以进行如下考察。即，由图18可知，As-deposited状态的试料，Cu-0.3原子％Ge-X合金膜的电阻率伴随第三元素：X含量的增加而大致直线性地增加，这时，对电阻率的增加带来的影响根据第三元素：X的种类(Co、Fe、Ni、Zn)而不同，按照Co＞Fe＞Zn＞Ni的顺序对电阻率增加带来的影响逐渐增大(特别是Co和Fe)。
另一方面看到，400℃真空热处理后的试料的电阻率，在相同X含量的条件下明显比As-deposited状态的试料电阻率小，伴随上述第三元素X的添加，出现比Cu-0.3原子％Ge合金膜的电阻率降低或维持的倾向。400℃真空热处理后的电阻率的绝对值根据第三元素：X的种类(Co、Fe、Ni、Zn)及其含量而不同，但在Cu-0.3原子％Ge 2元系成分中，将作为第三元素(Co、Fe、Ni、Zn)的任一种添加到0.5原子％后，都表现出必Cu-0.3原子％Ge合金膜低的电阻率。
(Cu-0.5原子％Ge-X合金膜的电阻率)
对改变了X含量的各种Cu-0.5原子％Ge-X合金膜测定上述电阻率的结果统一示于图19。
图19是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.5原子％Ge-X合金膜的电阻率和X含量的关系的图。从该图19可以进行如下考察。即，由图19可知，As-deposited状态的试料，Cu-0.5原子％Ge-X合金膜的电阻率伴随第三元素：X含量的增加而大致直线性地增加，这时，对电阻率的增加带来的影响根据第三元素：X的种类(Co、Fe、Ni、Zn)而不同，按照Co＞Fe＞Ni＞Zn的顺序对电阻率增加带来的影响逐渐增大(特别是Co和Fe)。
另一方面看到，400℃真空热处理后的试料的电阻率，在相同X含量的条件下明显比As-deposited状态的试料电阻率小，伴随上述第三元素X的添加，出现比Cu-0.5原子％Ge合金膜的电阻率降低或维持的倾向。400℃真空热处理后的电阻率的绝对值根据第三元素：X的种类(Co、Fe、Ni、Zn)及其含量而不同，但在Cu-0.5原子％Ge 2元系成分中，将作为第三元素(Co、Fe、Ni、Zn)的任一种添加到0.5原子％后，都表现出必Cu-0.5原子％Ge合金膜低的电阻率。
作为比较例，对于第三元素使用了X以外的元素(Nb、Hf、Zr、Sb)的情况也进行了调查。图20是对于As-deposited状态和400℃真空热处理后，分别表示Cu-0.5原子％Ge-(X以外的第三元素)合金膜的电阻率和X以外的第三元素的含量的关系的图。从该图20可知，通过进行400℃下的真空热处理，电阻率下降，但和前述图16所示的Cu-0.5原子％Ge合金膜的电阻率同程度或比其增大，即使将X以外的元素作为第三元素进行添加，也得不到第三元素的添加带来的电阻率的降低效果。
[实施例1-2]
使用上述各种Cu-Ge合金膜或Cu-Ge-X合金膜，如下述所示测定接触电阻，对其与透明导电膜(ITO膜)的直接连接形成的欧姆接触性进行评价。
(接触电阻的测定)
首先，如下制作图21所示的这种开尔文图案。详细地说，对各种Cu-Ge合金膜或Cu-Ge-X合金膜实施光刻法及湿腐蚀，加工成图21所示的形状的图案(开尔文图案的下部布线图案)。其次，通过CVD法形成SiN薄膜(膜厚：0.3μm的绝缘膜)，再通过光刻法及干腐蚀在该图案上形成尺寸：10μm方的接触孔(连接孔)。接着，用DC磁控管溅射法在室温下形成0.2μm的透明导电膜(ITO膜)，再通过光刻法及湿腐蚀加工成图21所示的行政的图案(开尔文图案的上部布线图案)。
使用这样操作所制作的开尔文图案(评价元件)测定Cu合金膜和ITO膜的界面的电阻(接触电阻)。
接触电阻的测定使用四端子的マニユアルプロ一バ一和半导体参数分析仪“HP4156A”(惠普公司制)。如图21所示，该测定是使电流I在Cu化解矛盾1端子(I1)和ITO的1端子(I2)之间流动，监视V1-V2间的电压V，由此求出连接部C的接触电阻R并将其设为[R＝V/I]。
另外，接触电阻的测定是在As-deposited状态的开尔文图案的制作、及模拟Cu合金膜后的热处理而制作开尔文图案(评价元件)的过程中，对在形成接触孔(连接孔)后且形成透明导电膜(ITO膜)前进行了大气氧化处理(250℃×5分钟)的开尔文图案进行测定。
(Cu-Ge合金膜和ITO膜的界面的接触电阻)
对改变了Ge含量的各种Cu-Ge合金膜，将对其和上述ITO膜的界面的接触电阻进行测定的结果统一示于图22。
图22是分别表示没有进行大气氧化热处理的情况和大气氧化热处理后的、Cu-Ge合金膜与ITO膜的界面的接触电阻和Ge含量的关系的图。
从该图22可以看出，不进行大气氧化处理的情况下，即使G而含量为零，接触电阻也很小，为20Ω。不进行大气氧化处理时，随着Ge含量的增加，接触电阻进一步降低，Cu-0.5原子％Ge合金膜的接触电阻降低到约6Ω。而实施了大气氧化处理后，Ge含量为零的Cu膜(纯Cu膜)的接触电阻较大，为约138Ω。但是，通过添加Ge，其接触电阻明显降低，Cu-0.5原子％Ge合金膜的接触电阻降低到约76Ω。
由此可知，即使模拟Cu合金膜成膜后的热处理进行大气氧化处理后，通过向Cu膜中添加少量Ge进行合金化，也可以提高高温耐氧化性，从而可以确保其和透明导电膜的良好的接触性。
(Cu-Ge-X合金膜和ITO膜的界面的接触电阻)
本发明的Cu合金膜是通过含有规定量的Ge则可以确保优异的欧姆接触性的Cu合金膜，为了确认在含有第三元素的情况下，也可以确保和Cu-Ge同等或者其以上的优异的接触电阻性，对其进行了实验。
对改变了Ge含量及X的种类和含量的各种Cu-Ge-X合金膜，如上所述测定其和上述ITO膜的界面的接触电阻。另外，在该实验中，在任何情况下，在开尔文图案(评价元件)的制作中，在形成接触孔(连接孔)后且形成透明导电膜(ITO膜)前，都进行了大气氧化处理(250℃×5分钟)。
图23是按照X的种类·含量分别表示Cu-Ge-X合金膜与ITO膜的界面的接触电阻和Ge含量的关系的图。
从该图23可以如下进行考察。即，作为第三元素X向Cu-Ge合金膜中分别添加0.1原子％Fe、0.2原子％Co、0.3原子％Zn后的接触电阻，在Ge量相同时，和不添加上述第三元素时(Cu-Ge合金膜)的接触电阻相等或者稍有降低。与此相反，作为第三元素向Cu-Ge合金膜中添加0.5原子％Ni后，接触电阻明显降低，相比于Cu-Ge合金膜，显示出良好的欧姆接触性。
<第二方式>
其次，通过实施例1-3～1-6来说明第二方式。
(试料的制作)
通过DC磁控管溅射法(成膜条件同上述(实施例1-1及1-2))，在室温下在玻璃基板(科宁公司制Eagle#2000)上形成0.3μm规定成分·组成的Cu合金布线薄膜。这时，作为靶使用在纯Cu中片载有添加元素的溅射靶，成膜Cu合金膜。成膜后在真空气氛中进行350℃×30分钟的热处理，制成试料。所得到的Cu合金膜的组成，用ICP发光分光分析装置(岛津制作所制的ICP发光分光分析装置“ICP-8000型”进行定量分析。
[实施例1-3]
通过胶带剥离试验，对Cu-Ge-Ni合金膜和玻璃基板的密接性进行评价。详细而言，首先在Cu合金膜表面使用切割刀按1mm间隔切入棋盘格状的切口。接着将3M公司制黑色聚酯胶带(产品号8422B)牢固地贴在上述成膜表面，保持上述胶带的拉剥角度为60°，将上述胶带一举拉剥下来。然后，统计没有被上述胶带剥离的棋盘格的区划数，得到其与全部区划数的比率(密接率＝膜残存率)。为了比较，还对纯Cu膜、Cu-Ge合金膜及Cu-Ni合金膜的密接性进行了评价。
将As-deposited状态及成膜后进行了热处理(350℃×30分钟)的纯Cu膜及上述Cu合金膜的密接性分别统一示于图24及图25。该实施例中，使Ge添加量及Ni添加量分别在0～1.0原子％的范围变化。从该图24及图25可知，满足本发明的主要条件的Cu-Ge-Ni合金膜，通过实施热处理，相比于As-deposited状态的合金膜提高20％以上，显示出非常优异的密接性。
[实施例1-4]
利用和实施例1-3同样的方法，通过胶带剥离试验对Cu-Ge-Zn合金膜和玻璃基板的密接性进行了评价。将As-deposited状态及成膜后进行了热处理(350℃×30分钟)的上述Cu合金膜的密接性分别统一示于图26及图27。该实施例中，使Ge添加量及Zn添加量分别在0～1.0原子％的范围变化。从该图26及图27可知，满足本发明的主要条件的Cu-Ge-Zn合金膜，通过实施热处理，相比于As-deposited状态的合金膜提高20％以上，显示出非常优异的密接性。
[实施例1-5]
利用和实施例1-1同样的方法，测定了Cu-Ge-Ni合金膜的电阻率。为了进行比较，还测定了纯Cu膜、Cu-Ge合金膜及Cu-Ni合金膜的电阻率。将As-deposited状态及成膜后进行了热处理(350℃×30分钟)的上述Cu合金膜的电阻率分别统一示于图28及图29。可以看到，电阻率具有与合金元素的添加量成比例增加的倾向。另外，与As-deposited状态相比，在热处理后的状态下，电阻率降低，满足本发明的主要条件的Cu-Ge-Ni合金膜在热处理后，显示出4.5μΩcm以下这样低的电阻率(图29)。
[实施例1-6]
利用和实施例1-1同样的方法，测定了Cu-Ge-Zn合金膜的电阻率。将As-deposited状态及成膜后进行了热处理(350℃×30分钟)的上述Cu合金膜的电阻率分别统一示于图30及图31。可以看到，电阻率具有与合金元素的添加量成比例增加的倾向。另外，与As-deposited状态相比，在热处理后的状态下，电阻率降低，满足本发明的主要条件的Cu-Ge-Zn合金膜在热处理后，显示出4.5μΩcm以下这样低的电阻率(图31)。
<第三方式>
接着，通过实施例2-1～实施例2-3来说明第三方式。
[实施例2-1]
为了评价Cu合金膜和SiN膜的密接性，进行了如下的胶带的剥离试验。
(试料的制作)
首先，在玻璃基板(科宁公司制Eagle2000、直径50mm×厚度0.7mm)上通过CVD形成200nmSiN膜，进而，通过DC磁控管溅射法(成膜条件如下)，在室温下在SiN膜上形成300nm纯Cu膜、纯Mo膜或表1所示的成分·组成的Cu合金膜作为试料。另外，纯Cu膜、纯Mo膜的形成分别将纯Cu、纯Mo用作溅射靶，各种成分的Cu合金膜的形成使用在纯Cu溅射靶上设置了含有Cu以外的元素的片的靶。
(成膜条件)
·背压：1.0×10-6Torr以下
·Ar气压：2.0×10-3Torr
·Ar气流量：30sccm
·溅射力：3.2W/cm2
·极间距离：50mm
·基板温度：室温
另外，所形成的Cu合金膜的组成，用ICP发光分光分析装置(岛津制作所制的ICP发光分光分析装置“ICP-8000型”进行定量分析并确认。
(与SiN膜的密接性的评价)
在这样操作所制作的试料的成膜表面(纯Cu膜、纯Mo膜或上述Cu合金膜的表面)，使用切割刀按1mm间隔切入棋盘格状的切口。接着将苏格兰(注册商标)胶带牢固地贴在试料上，保持上述胶带的拉剥角度为60°，将上述胶带一举拉剥下来，然后，统计没有被上述胶带剥离的棋盘格的区划数，求出其与全部区划数的比率(膜残存率)。将其结果示于表1的“as-deposited”栏。另外，再对上述各试料在真空气氛中实施150℃×30min的热处理，进行了上述膜残存率的测定。将其结果一并示于表1。
[表1]
从表1可以进行如下考察。纯Cu膜的膜残存率为零，没有显示出与SiN膜的密接性，与此相反，纯Mo膜的膜残存率为100％，相对于SiN膜显示出良好的密接性。但是，纯Mo膜具有在室温下的电阻率比纯Cu高得多这样的缺点。
另外，Cu合金膜中除Cu-Ge合金膜以外，膜残存率几乎均为零或不能满足50％，与此相反，Cu-0.5at％Ge合金膜的膜残存率为100％，相对于SiN膜显示出良好的密接性。
[实施例2-2]
调查研究了Cu合金膜中的Ge含量和热处理条件对Cu合金膜与SiN膜的密接性(上述膜残存率)带来的影响。
(试料的制作)
在玻璃基板(科宁公司制Eagle2000)上，和上述实施例2-1同样地通过CVD形成200nmSiN膜，进而，通过DC磁控管溅射法在SiN膜上形成300nm纯Cu膜或Ge含量不同的Cu合金膜作为试料。另外，纯Cu膜的形成是将纯Cu用作溅射靶，上述Ge含量不同的Cu合金膜的形成是将通过真空溶解法制作的各种组成的Cu-Ge2元系合金靶用作溅射靶。
(与SiN膜的密接性的评价)
准备：
(a)如上述操作制作的试料(as-deposited状态的试料)、
(b)在真空气氛中实施了150℃×30min的热处理的试料、
(c)在真空气氛中实施了350℃×30min的热处理的试料、
用和实施例2-1同样的方法进行与SiN膜的密接性(上述膜残存率)的评价。
对改变Ge含量及热处理条件的各种Cu合金膜测定上述膜残存率的结果统一示于图32。图32是对于上述(a)as-deposited状态、(b)在150℃热处理后、(c)在350℃热处理后，分别表示Cu合金膜中的Ge含量和上述膜残存率的关系的图。
从该图32可知，纯Cu膜的残存率为零，而通过含有0.1at％Ge，膜残存率急剧增加，对SiN膜显示出良好的密接性。使Ge含量进一步增加时，密接性(膜残存率)提高，Ge含量为0.1at％以上时，膜残存率达90％；Ge含量为0.5at％以上时，膜残存率达100％.这种倾向表明，膜残存率与热处理的有无或热处理条件无关。
[实施例2-3]
使用纯Cu膜、Ge含量不同的各种Cu合金膜，如下述所示测定其电阻率，对其进行评价。
(试料的制作)
在玻璃基板(科宁公司制Eagle2000)上，和上述实施例2-1同样地通过DC磁控管溅射法形成300nm纯Cu膜或Ge含量不同的Cu合金膜。上述Ge含量不同的Cu合金膜的形成是将通过真空溶解法制作的各种组成的Cu-Ge2元系合金靶用作溅射靶。
(电阻率的测定)
对如上述操作形成的纯Cu膜或Ge含量不同的合金膜实施光刻法及湿腐蚀，加工成宽100μm、长10mm的条纹状图案(电阻率测定用图案)之后，用使用探针的直流4探针法在室温下测定该图案的电阻率。
另外，电阻率的测定是对as-deposited状态的条纹状图案、及模拟Cu合金膜成膜后的热处理，在真空中(≤1×10-6Torr)对上述Cu合金膜在400℃实施30分钟的热处理后的条纹状图案进行测定。
对改变Ge含量的各种Cu合金膜测定上述电阻率的结果统一示于图33。图33是对于as-deposited状态和400℃真空热处理后，分别表示Cu合金膜中的Ge含量和电阻率的关系的图。
从该图33可知，Cu合金膜的电阻率在as-deposited状态，随着Ge含量的增加大致直线性地增加。实施了上述热处理的试料相比于as-deposited状态的试料，电阻率的绝对值稍有降低，而关于实施了上述热处理的试料，电阻率也有随着Ge含量的增加而直线性地增加的倾向。另外，Cu合金中的Ge含量为0.5at％以下时，电阻率可以实现5μΩcm以下的低电阻率。
参照特定的实施方式对本发明详细地做了说明，但本领域研究人员明白，在不脱离本发明的精神和范围，可以加以各种各样的变形及修正，
本申请是基于2007年10月24日申请的日本特许申请(特愿2007-276717)、2008年2月20日申请的日本特许申请(特愿2008-038981)的申请，其内容在此作为参照被引用。
产业上的可利用性
根据本发明，可以实现能够对应液晶显示器的大型化及工作频率的高频带化的、具有低电阻率的Cu合金膜的显示装置。根据本发明的第一方式，能够使Cu合金膜和ITO或IZO等透明导电膜以低的接触电阻直接接触。此外，根据本发明的第二方式，能够使Cu合金膜和玻璃基板直接连接。其结果是，可以廉价地提供可省略高熔点金属薄膜(阻挡金属层)的高性能的显示装置。另外，根据本发明的第三方式，因为本发明的Cu合金膜与绝缘膜(特别是SiN膜)的密接性优异，所以将其应用于显示装置(例如液晶显示器)用的源-漏布线时，可以不形成上述含Mo基底层而制成单层，从而可以提供能够省略上述含Mo基底层的高性能的显示装置。

Claims (12)

1.一种显示装置用Cu合金膜，其在基板上与透明导电膜直接连接，其特征在于，含有0.1～0.5原子％的Ge，且合计含有0.2～0.5原子％的选自Ni、Fe及Co中的一种以上的元素，剩余部分是Cu和不可避免的杂质。
2.一种显示装置用Cu合金膜，其和玻璃基板直接连接，其特征在于，含有0.2～0.5原子％的Ni、0.1～0.5原子％的Ge，合计含有0.3～1原子％的Ge及Ni，剩余部分是Cu和不可避免的杂质。
3.一种显示装置，其特征在于，其具备包括权利要求1或2所述的显示装置用Cu合金膜的薄膜晶体管。
4.一种显示装置，其特征在于，在薄膜晶体管的栅电极及扫描线中包含权利要求1或2所述的显示装置用Cu合金膜，该Cu合金膜与透明导电膜直接连接。
5.一种显示装置，其特征在于，在薄膜晶体管的源电极及漏电极中的至少一个电极以及信号线中包含权利要求1或2所述的显示装置用Cu合金膜，该Cu合金膜与透明导电膜直接连接。
6.一种显示装置，其具备具有底栅型结构的薄膜晶体管，其特征在于，在该薄膜晶体管的栅电极及扫描线中包含权利要求2所述的显示装置用Cu合金膜，该Cu合金膜与玻璃基板直接连接。
7.一种显示装置用Cu合金膜，其特征在于，其被包含于显示装置中的薄膜晶体管的源电极及漏电极中的至少一个电极、信号线中以及栅电极和/或扫描线中，含有0.1～0.5原子％的Ge，且合计含有0.2～0.5原子％的选自Ni、Fe及Co中的一种以上的元素，剩余部分是Cu和不可避免的杂质。
8.一种显示装置，其特征在于，在薄膜晶体管的源电极及漏电极中的至少一个电极、信号线以及栅电极和/或扫描线中，包含权利要求7所述的显示装置用Cu合金膜。
9.如权利要求8所述的显示装置，其特征在于，所述薄膜晶体管具有底栅型结构，在绝缘膜上具有所述源电极及漏电极中至少一个电极的一部分。
10.如权利要求9所述的显示装置，其特征在于，所述绝缘膜包含氮化硅。
11.一种溅射靶，其用于形成Cu合金膜，其特征在于，由含有0.1～0.5原子％的Ge，且合计含有0.2～0.5原子％的选自Ni、Fe及Co的一种以上的元素的Cu合金构成，剩余部分是Cu和不可避免的杂质。
12.一种溅射靶，其用于形成Cu合金膜，其特征在于，由含有0.2～0.5原子％的Ni、0.1～0.5原子％的Ge，合计含有0.3～1原子％的Ge及Ni的Cu合金构成，剩余部分是Cu和不可避免的杂质。
CN200880112242.2A 2007-10-24 2008-10-23 显示装置及该显示装置使用的Cu合金膜 Expired - Fee Related CN101828212B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-276717 2007-10-24
JP2007276717 2007-10-24
JP2008038981A JP5368717B2 (ja) 2008-02-20 2008-02-20 表示装置およびこれに用いるＣｕ合金膜
JP2008-038981 2008-02-20
PCT/JP2008/069256 WO2009054466A1 (ja) 2007-10-24 2008-10-23 表示装置およびこれに用いるＣｕ合金膜

Publications (2)

Publication Number Publication Date
CN101828212A CN101828212A (zh) 2010-09-08
CN101828212B true CN101828212B (zh) 2015-04-29

Family

ID=40579568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880112242.2A Expired - Fee Related CN101828212B (zh) 2007-10-24 2008-10-23 显示装置及该显示装置使用的Cu合金膜

Country Status (4)

Country Link
KR (1) KR20100060003A (zh)
CN (1) CN101828212B (zh)
TW (1) TWI484637B (zh)
WO (1) WO2009054466A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102768991B (zh) * 2012-07-31 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示装置、阵列基板及其制作方法
CN106987739B (zh) * 2017-04-05 2018-10-26 浙江大学 用于高铁接触线的铜合金及其制备方法
JP6954179B2 (ja) * 2018-02-26 2021-10-27 住友金属鉱山株式会社 銅の置換元素の選択方法、銅の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置

Also Published As

Publication number Publication date
TW200933895A (en) 2009-08-01
KR20100060003A (ko) 2010-06-04
TWI484637B (zh) 2015-05-11
CN101828212A (zh) 2010-09-08
WO2009054466A1 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
CN102473732B (zh) 布线结构以及具备布线结构的显示装置
CN101918888B (zh) 显示装置、其制造方法及溅射靶
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
CN100499137C (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
JP5017282B2 (ja) 配線膜の形成方法
US20110147753A1 (en) Display device, copper alloy film for use therein, and copper alloy sputtering target
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
CN101335202A (zh) 显示装置的制造方法
CN104335355A (zh) 薄膜晶体管
US8422207B2 (en) Al alloy film for display device, display device, and sputtering target
KR20080063869A (ko) 박막 트랜지스터 기판 및 표시 디바이스
US20090022982A1 (en) Electronic Device, Method of Manufacture of Same and Sputtering Target
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
CN103531594A (zh) 一种阵列基板和显示器件
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
KR20110105806A (ko) Ｃｕ 합금막 및 표시 디바이스
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20201023

CF01 Termination of patent right due to non-payment of annual fee