KR20100060003A - 표시 장치 및 이것에 사용하는 Ｃｕ 합금막 - Google Patents

표시 장치 및 이것에 사용하는 Ｃｕ 합금막 Download PDF

Info

Publication number
KR20100060003A
KR20100060003A KR1020107008906A KR20107008906A KR20100060003A KR 20100060003 A KR20100060003 A KR 20100060003A KR 1020107008906 A KR1020107008906 A KR 1020107008906A KR 20107008906 A KR20107008906 A KR 20107008906A KR 20100060003 A KR20100060003 A KR 20100060003A
Authority
KR
South Korea
Prior art keywords
film
alloy film
alloy
atomic
electrical resistivity
Prior art date
Application number
KR1020107008906A
Other languages
English (en)
Inventor
다까시 오오니시
아야 미끼
히로시 고또오
마사오 미즈노
히로따까 이또오
가쯔후미 도미히사
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008038981A external-priority patent/JP5368717B2/ja
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20100060003A publication Critical patent/KR20100060003A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Conductive Materials (AREA)
  • Liquid Crystal (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명은, 전기 저항률이 종래의 Cu 합금막보다도 낮고, 또한 배리어 메탈을 형성하지 않고도 투명 도전막과의 사이에서 저콘택트 저항의 직접 접속을 실현할 수 있어, 액정 디스플레이 등에 적용한 경우에 높은 표시 품질을 부여할 수 있는 표시 장치용 Cu 합금막을 제공한다. 본 발명은, 기판 상에서, 투명 도전막에 직접 접속하는 표시 장치용 Cu 합금막이며, Ge를 0.1 내지 0.5원자％ 함유하고, 또한 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 합계 0.1 내지 0.5원자％ 함유하는 것을 특징으로 하는 표시 장치용 Cu 합금막에 관한 것이다.

Description

표시 장치 및 이것에 사용하는 Ｃｕ 합금막{DISPLAY DEVICE AND Cu ALLOY FILM FOR USE IN THE DISPLAY DEVICE}
본 발명은, 표시 장치 및 이것에 사용하는 Cu 합금막에 관한 것이다. 특히, 표시 장치의 박막 트랜지스터(Thin Film Transistor, 이하 TFT라고 하는 경우가 있음)에 있어서, 투명 도전막에 직접 접속하는 표시 장치용 Cu 합금막 및 상기 Cu 합금막이 상기 박막 트랜지스터에 사용된, 예를 들어 액정 디스플레이, 유기 EL 디스플레이 등의 플랫 패널 디스플레이(표시 장치) 및 상기 Cu 합금막의 형성에 사용되는 스퍼터링 타깃에 관한 것이다. 또한, 상기와 같은 표시 장치에 있어서의 박막 트랜지스터의
·소스 전극 및/또는 드레인 전극 및 신호선, 및/또는,
·게이트 전극 및 주사선
에 사용되는 Cu 합금막 및 상기 Cu 합금막이, 상기 소스 전극 및/또는 드레인 전극 및 신호선 및/또는 게이트 전극 및 주사선에 사용된, 상기 액정 디스플레이, 유기 EL 디스플레이 등의 표시 장치 및 상기 Cu 합금막의 형성에 사용되는 스퍼터링 타깃에 관한 것이다. 또한, 이하에서는, 표시 장치 중, 액정 디스플레이를 예로 설명하지만, 이것에 한정하는 의도는 아니다.
예를 들어, 액정 디스플레이는, 소형의 휴대 전화로부터 30인치(76.2cm), 나아가서는 100인치(254cm)를 초과하는 대형 텔레비전에 이르기까지 여러 분야에 사용되고 있다. 이 액정 디스플레이는, 화소의 구동 방법에 따라, 단순 매트릭스형 액정 디스플레이와 액티브 매트릭스형 액정 디스플레이로 나뉜다. 이 중, 스위칭 소자로서 TFT를 내장한 액티브 매트릭스형 액정 디스플레이는, 화질이 고품질이고 고속의 동영상에도 대응할 수 있으므로, 액정 디스플레이의 주류로 되어 있다.
도 1은, 액티브 매트릭스형 액정 디스플레이에 적용되는 대표적인 액정 디스플레이의 구성을 도시한 것이다. 이 액정 디스플레이의 구성 및 동작 원리를, 도 1을 참조하면서 설명한다.
우선, 액정 디스플레이(100)는, TFT 기판(1)과, TFT 기판(1)에 대향하여 배치된 대향 기판(2)과, TFT 기판(1)과 대향 기판(2)의 사이에 배치되고, 광변조층으로서 기능하는 액정층(3)을 구비하고 있다.
TFT 기판(1)은, 절연성의 글래스 기판(1a) 상에 배치된 TFT(4), 화소 전극(투명 도전막)(5), 주사선이나 신호선을 포함하는 배선부(6)를 갖고 있다.
또한, 대향 기판(2)은, 글래스판의 전체면에 형성된 공통 전극(7)과, TFT 기판(1)측의 화소 전극(투명 도전막)(5)에 대향하는 위치에 배치된 컬러 필터(8)와, TFT 기판(1) 상의 TFT(4) 및 배선부(6)에 대향하는 위치에 배치된 차광막(9)을 갖고 있다. 대향 기판(2)은 또한, 액정층에 포함되는 액정 분자를 소정의 방향으로 배향시키기 위한 배향막(11)을 갖고 있다.
TFT 기판(1) 및 대향 기판(2)의 외측(액정층의 반대측)에는, 각각 편광판(10a, 10b)이 배치되어 있다.
액정 디스플레이(100)에서는, 각 화소에 있어서, 대향 기판(2)과 화소 전극(투명 도전막)(5)의 사이의 전계가, TFT(4)에 의해 제어되고, 이 전계에 의해 액정층(3)에 있어서의 액정 분자의 배향이 변화되어, 액정층(3)을 통과하는 광이 변조(차광이나 투광)된다. 이에 의해, 대향 기판(2)을 투과하는 광의 투과량이 제어되어, 화상으로서 표시된다.
액정 디스플레이(100)의 하부에는 백라이트(22)가 설치되고, 이 광이 도 1의 하부로부터 상부로 통과한다.
또한, TFT 기판(1)은, TAB 테이프(12)를 통해 연결된 드라이버 회로(13) 및 제어 회로(14)에 의해 구동된다.
도 2는, 도 1 중, A의 주요부 확대도의 일례이다. 도 2에서는, 글래스 기판(1a) 상에 주사선(게이트 배선)(25)이 형성되어 있고, 주사선(25)의 일부는 TFT의 온·오프를 제어하는 게이트 전극(26)으로서 기능한다. 게이트 전극(26)을 덮도록 하여 게이트 절연막(SiN)(27)이 형성되어 있다. 게이트 절연막(27)을 통해 주사선(25)과 교차하도록 신호선(소스-드레인 배선)(34)이 형성되고, 신호선(34)의 일부는 TFT의 소스 전극(29)으로서 기능한다. 게이트 절연막(27) 상에 비정질 실리콘 채널층(활성 반도체막)(33), 신호선(소스-드레인 배선)(34), 층간 절연막(SiN)(30)이 순차 형성되어 있다. 이 타입은 일반적으로 보텀 게이트형이라고도 불린다.
게이트 절연막(27) 상의 화소 영역에는, 예를 들어 (In2O3) 중에 산화주석(SnO)을 10질량％ 정도 함유하는 산화인듐주석(ITO)막이나, (In2O3) 중에 산화아연을 함유하는 IZO막에 의해 형성된 화소 전극(투명 도전막)(5)이 배치되어 있고, 도 2에 있어서, TFT의 드레인 전극(28)은 화소 전극(투명 도전막)(5)에 직접 콘택트하여 전기적으로 접속되는 구조로 되어 있다.
이 TFT 기판에, 주사선을 경유하여 게이트 전극(26)에 게이트 전압을 인가하면, TFT(4)가 온 상태로 되어, 미리 신호선에 인가되어 있었던 구동 전압이 소스 전극(29)으로부터 드레인 전극(28)을 경유하여 화소 전극(투명 도전막)(5)에 인가된다. 그리고 이와 같이 화소 전극(투명 도전막)(5)에 소정 레벨의 구동 전압이 인가되면, 대향 기판(2)과의 사이에 충분한 전위차를 발생하여, 액정층(3)에 포함되는 액정 분자가 배향하여 광변조가 발생한다.
또한 TFT 구조의 상부에는, 휘도 향상을 위해 반사 전극(도시하지 않음)이 설치되는 경우가 있다.
도 8은, 도 1 중, A의 주요부 확대도의 다른 일례이다. 도 8에서는, 글래스 기판(1a) 상에 주사선(게이트 배선)(25)이 형성되어 있고, 주사선(25)의 일부는 TFT의 온·오프를 제어하는 게이트 전극(26)으로서 기능한다. 게이트 전극(26)을 덮도록 하여 게이트 절연막(SiN)(27)이 형성되어 있다. 게이트 절연막(27)을 통해 주사선(25)과 교차하도록 신호선(소스-드레인 배선)(34)이 형성되고, 신호선(34)의 일부는 TFT의 소스 전극(29)으로서 기능한다. 게이트 절연막(27) 상에 비정질 실리콘 채널층(활성 반도체층), 신호선(소스-드레인 배선)(34), 패시베이션막(보호막, SiN)(40)이 순차 형성되어 있다. 이 타입은 일반적으로 보텀 게이트형이라고 불린다.
게이트 절연막(27) 상의 화소 영역에는, 예를 들어 (In2O3) 중에 산화주석(SnO)을 10질량％ 정도 함유하는 산화인듐주석(Indium Tin OXide ; ITO)막이나, (In2O3) 중에 산화아연을 함유하는 산화인듐아연(Indium Zinc OXide ; IZO)막에 의해 형성된 화소 전극(투명 도전막)(5)이 배치되어 있고, 도 8에 있어서 TFT의 드레인 전극(28)은, 화소 전극(투명 도전막)(5)에 직접 콘택트하여 전기적으로 접속되는 구조로 되어 있다.
이 TFT 기판에, 주사선을 경유하여 게이트 전극(26)에 게이트 전압을 인가하면, TFT(4)가 온 상태로 되어, 미리 신호선에 인가되어 있었던 구동 전압이 소스 전극(29)으로부터 드레인 전극(28)을 경유하여 화소 전극(투명 도전막)(5)에 인가된다. 그리고 이와 같이 화소 전극(투명 도전막)(5)에 소정 레벨의 구동 전압이 인가되면, 대향 기판(2)과의 사이에 충분한 전위차가 발생하여, 액정층(3)에 포함되는 액정 분자가 배향하여 광변조가 발생한다.
또한 TFT의 상부에는, 휘도 향상을 위해 반사 전극(도시하지 않음)이 설치되는 경우가 있다. 또한, 화소 전극은 반사 전극과 접촉하고 있는 경우가 있다.
도 8에 도시한 TFT의 소스 전극(29)과 드레인 전극(28)의 사이에는 전압이 인가되어 있지만, 게이트 전극(26)의 전압을 ON/OFF 제어함으로써, 채널층을 경유하여 소스 전극(29)으로부터 드레인 전극(28)으로의 전류를 제어하고, 화소 전극(5)을 경유하여 액정층(3)의 전계를 제어하고, 이 결과 각 화소의 광투과량이 변조되어, 동영상을 표시하는 것도 가능하다.
상기 소스-드레인 배선(34)이나 주사선(25), 게이트 전극(26)은, 가공이 용이한 등의 이유에 의해, Al-Nd 등의 Al 합금(이하, 이들을 Al계 합금이라 함)의 박막으로 형성되어 있다.
그러나 최근에는, 액정 디스플레이의 대형화나 동작 주파수가 60㎑로부터 120㎑로 변경되는 등의 사정에 의해, 배선의 전기 저항의 저감이 필수 과제로 되어 있어, 보다 낮은 전기 저항률을 갖는 배선 재료에의 필요성이 높아지고 있다. 따라서, 텔레비전용의 대형 패널을 중심으로, 순Al이나 Al 합금 등의 Al계 재료에 비해 전기 저항률이 낮고, 또한 힐록 내성이 우수한 Cu계 재료가 주목받고 있다{금속 [벌크재]의 전기 저항률은, 순Al이 2.7×10-6Ω·㎝인 것에 대해, 순Cu는 1.8×10-6Ω·㎝}.
그러나 Cu계 재료를 배선에 적용한 경우, 내산화성이 낮다고 하는 기술 과제가 남겨져 있다. 예를 들어, Cu계 재료를 게이트 배선이나 소스-드레인 배선에 적용하는 경우, 상기 게이트 배선은 게이트 패드에 의해 투명 도전막(ITO막)과 접속되고, 또한 소스-드레인 배선은 소스 패드에 의해 투명 도전막(ITO막)과 접속된다. 상기 구조를 형성하는 공정에서는, 상기 게이트 배선이나 소스-드레인 배선의 형성 후에 약 300℃에서 대기에 노출되는 공정이 있고, 상기 공정에서, 게이트 배선이나 소스-드레인 배선을 구성하는 Cu계 배선의 표면에 산화 피막이 형성된다. 이러한 산화 피막이 형성된 Cu계 배선 상에 투명 도전막(ITO막)을 형성하면, 상기 산화 피막이 쇼트키 배리어가 되므로, 투명 도전막과 양호한 콘택트성이 얻어지지 않는다고 하는 과제가 있다.
또한 Cu계 재료를 배선에 적용한 경우, 글래스 기판(통상 SiO2, Al2O3, BaO, B2O3을 주성분으로 하는 글래스)이나 절연막과의 밀착성이 좋지 않다고 하는 과제도 있다. 액정 디스플레이의 게이트 배선은 글래스 기판 상에, 소스-드레인 배선은 절연막 상에 형성된다. 그러나 이들 배선에 Cu계 재료를 사용하면, Cu계 배선이 글래스 기판으로부터 박리되므로, Cu계 배선을 단독으로 게이트 배선에 적용할 수 없다고 하는 과제가 있다.
상기 과제를 해결하기 위해, 종래는 소스 전극(29), 드레인 전극(28), 신호선(34), 게이트 전극(26) 및 주사선(25)의 상부나 하부에, 각각 Mo, Cr, Ti, W 등의 고융점 금속으로 이루어지는 박막(이하, 배리어 메탈층이라고 하는 경우가 있음)이 형성되는 것이 행해져 왔다.
그러나 Cu계 배선/배리어 메탈층과 같은 2층 구조에서는, 전기 저항률이 높은 배리어 메탈(Mo 등)이 있으므로, 2층 전체적으로 배선 저항(실효적 배선 저항)이 높아진다고 하는 문제가 있다. 또한, 이러한 2층 구조에서는, 재질이 다른 박막을 적층하고 있으므로, (1) 프로세스가 복잡해지고, (2) 배선 형상으로 패터닝할 때의 습식 에칭(에칭률의 확보, 테이퍼 제어 등의 배선 단면 형상 제어 등)이 어려워진다고 하는 문제가 있어, 액정 디스플레이의 대량 생산에 수반되는 저비용화가 진행됨에 따라, 배리어 메탈층의 형성에 수반되는 제조 비용의 상승이나 생산성의 저하를 경시할 수 없게 되어 있다. 그로 인해, 배리어 메탈층의 형성을 생략하고, 투명 도전막과 직접 접속할 수 있는 배선 재료가 요망되고 있다.
지금까지도, 배리어 메탈층의 형성을 생략할 수 있는 Cu 합금막이 제안되어 있고, 예를 들어 특허 문헌 1에는, Zn 및/또는 Mg를 총량 0.1 내지 3.0원자％ 함유하거나, Ni 및/또는 Mn을 총량 0.1 내지 0.5원자％ 함유하는 Cu 합금막, 나아가서는 Fe 및/또는 Co를 총량 0.02 내지 1.0원자％와 P를 0.005 내지 0.5원자％ 함유하는 Cu 합금막이 개시되어 있다.
그러나 상술한 액정 디스플레이의 대형화 등에 수반되는 Cu 합금막의 가일층의 전기 저항률 저감에 대응하기 위해서는, Cu 합금막의 성분 조성에 대해 더 검토할 필요가 있다.
또한 특허 문헌 2에서는, 대규모 집적 회로(LSI)의 배선에 사용하기 위해 Cu-Ge 합금을 제안하고, 그 조성을 규정하고 있다. LSI용 배선으로서는 그 실효 전기 저항률이 5μΩ·㎝ 이하인 것이 바람직하고, 이 경우에는 상기 Cu-Ge 합금에서도 상기 전기 저항률을 실현할 수 있다. 그러나 액정 디스플레이의 배선에 사용하는 경우에는, 배선의 실효 전기 저항률이 2.5 내지 3.0μΩ·㎝ 이하로 보다 낮은 것이 요망되지만, 상기 Cu-Ge 합금에서는 상기 저전기 저항률을 실현하는 것이 어렵다.
또한, 상기 특허 문헌 1 및 2는, Cu 합금막과 글래스 기판의 밀착성을 향상시키는 것은 검토하고 있지 않다.
또한, Cu계 재료를 배선에 적용한 경우, 글래스 기판이나 절연막(예를 들어, 게이트 절연막)과의 밀착성이 떨어진다고 하는 과제가 있다. 특히, 절연막 상에 형성하는 경우, 이하와 같은 문제가 있다. 즉, 절연막으로서 통상 CVD로 형성된 SiN막이 사용된다. 종래부터 사용되고 있는 Al계 재료로 이루어지는 전극·배선은 절연막과의 밀착성이 양호하지만, Cu계 재료로 이루어지는 전극·배선(Cu계 전극·배선)은, 절연막(특히, 절연막으로서 형성되는 SiN막)과의 밀착성이 좋지 않아, Cu계 전극·배선이 절연막(SiN막)으로부터 박리된다고 하는 문제가 있었다. 그러나 절연막(SiN막)과의 밀착성 향상에 대해서는, 아직 충분히 검토되어 있지 않다.
따라서, 종래의 Cu계 전극·배선을 채용한 액정 디스플레이에서는, SiN막과 Cu계 전극·배선의 사이에 기초막(순Mo층, Mo-Ti 합금층 등의 Mo 함유 기초층)을 개재한 구조를 취하고 있다. 즉, Mo 함유 기초층에 순Cu 박막을 형성한 2층 구조의 배선이 사용되어 있는 예가 있다. 그러나 이러한 2층 구조 배선은, 전기 저항률이 높은 Mo 함유 기초층이 배선 기초에 있으므로, 2층 전체적인 배선 저항(실효적 배선 저항)이 높아지고 ; 프로세스가 복잡해져, 프로세스 비용이 들고 ; 재질이 다른 박막을 적층시키고 있으므로, 배선 형상으로 패터닝할 때에, 습식 에칭에 의한 테이퍼 제어가 어려운 등의 과제가 있다.
일본 특허 출원 공개 제2007-017926호 공보 일본 특허 출원 공개 제2005-191363호 공보
본 발명은 상기와 같은 사정에 착안하여 이루어진 것으로, 본 발명의 제1 목적은, Cu 합금막의 특징인 저전기 저항률을 더욱 개선하고, 배리어 메탈층의 형성을 생략하고 투명 도전막(ITO막, IZO막 등)과 직접 접속한 경우에 양호한 콘택트성이 얻어지는 Cu 합금막을 제공하는 데 있다.
본 발명의 제2 목적은, Cu 합금막의 특징인 저전기 저항률을 유지하면서, 글래스 기판과의 밀착성이 우수하고, 글래스 기판과의 사이의 배리어 메탈층을 생략할 수 있는(즉, 단층으로 사용할 수 있는) Cu 합금막을 제공하는 데 있다.
또한 본 발명은, (1) 상기 Cu 합금막을 TFT에 사용한, 예를 들어 액정 디스플레이로 대표되는 플랫 패널 디스플레이(표시 장치) ; 및 (2) 상기와 같은 우수한 성능을 갖는 Cu 합금막을 형성하기 위한 스퍼터링 타깃을 제공하는 것도 목적으로 한다.
또한, 본 발명의 제3 목적은, Cu계 재료의 특징인 저전기 저항률을 유지하면서, 절연막(예를 들어, SiN막)과의 밀착성이 우수한 Cu 합금막 및 이것을 TFT(특히, TFT의 소스 전극 및/또는 드레인 전극 및 신호선)에 상기 Mo 함유 기초층을 형성시키지 않고 사용한, 예를 들어 액정 디스플레이로 대표되는 플랫 패널 디스플레이(표시 장치)를 제공하는 데 있다. 또한 본 발명은, 상기와 같은 우수한 성능을 갖는 Cu 합금막을 형성하기 위한 스퍼터링 타깃을 제공하는 것도 목적으로 한다.
제1 목적을 달성할 수 있었던 본 발명의 표시 장치용 Cu 합금막이라 함은, 기판 상에서, 투명 도전막에 직접 접속하는 표시 장치용 Cu 합금막이며, Ge를 0.1 내지 0.5원자％(at％) 함유하고, 또한 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 합계 0.1 내지 0.5원자％ 함유하는 것에 특징을 갖는다.
본 발명은, 상기 Cu 합금막을 포함하는 박막 트랜지스터를 구비하는 것을 특징으로 하는 표시 장치도 포함되는 것으로, 그 형태로서, 상기 Cu 합금막을, 박막 트랜지스터의 게이트 전극 및 주사선에 포함하고, 상기 Cu 합금막이 투명 도전막에 직접 접속되어 있는 표시 장치나, 상기 Cu 합금막을, 박막 트랜지스터의 소스 전극 및 드레인 전극 중 적어도 하나 및 신호선에 포함하고, 상기 Cu 합금막이 투명 도전막에 직접 접속되어 있는 표시 장치를 들 수 있다.
상기 투명 도전막으로서는, 산화인듐주석(ITO) 또는 산화인듐아연(IZO)으로 형성되어 있는 것을 들 수 있다.
또한 본 발명에는, 상기 Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge를 0.1 내지 0.5원자％ 포함하고, 또한 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 합계 0.1 내지 0.5원자％ 함유하는 Cu 합금으로 이루어지는 스퍼터링 타깃도 포함된다.
제2 목적을 달성할 수 있었던 본 발명의 표시 장치용 Cu 합금막이라 함은, 글래스 기판과 직접 접속하는 표시 장치용 Cu 합금막이며, (1) Ge 및 Ni를 합계 0.2 내지 1원자％(즉, Ge가 0원자％ 또는 Ni가 0원자％인 경우를 포함하지 않음) ; 또는 (2) Ge 및 Zn을 합계 0.2 내지 1원자％(즉, Ge가 0원자％ 또는 Zn이 0원자％인 경우를 포함하지 않음) ; 함유하는 것에 특징을 갖는다.
본 발명은, 상기 Cu 합금막을 포함하는 박막 트랜지스터를 구비하는 것을 특징으로 하는 표시 장치도 포함되는 것으로, 그 형태로서, 보텀 게이트형 구조를 갖는 박막 트랜지스터를 구비하는 표시 장치이며, 상기 Cu 합금막을, 상기 박막 트랜지스터의 게이트 전극 및 주사선에 포함하고, 상기 Cu 합금막이 글래스 기판에 직접 접속되어 있는 표시 장치를 들 수 있다.
또한 본 발명에는, 상기 Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, (1) Ge 및 Ni를 합계 0.2 내지 1원자％ 함유하는(즉, Ge가 0원자％ 또는 Ni가 0원자％인 경우를 포함하지 않음) Cu 합금 ; 또는 (2) Ge 및 Zn을 합계 0.2 내지 1원자％ 함유하는(즉, Ge가 0원자％ 또는 Zn이 0원자％인 경우를 포함하지 않음) Cu 합금으로 이루어지는 스퍼터링 타깃도 포함된다.
또한, 제3 목적을 달성할 수 있었던 본 발명의 표시 장치용 Cu 합금막이라 함은, 표시 장치에 있어서의 박막 트랜지스터의
소스 전극 및 드레인 전극 중 적어도 하나 및 신호선,
및,
게이트 전극 및 주사선
중 적어도 한쪽에 포함되는 표시 장치용 Cu 합금막이며, Ge를 0.1 내지 0.5원자％ 함유하는 것에 특징을 갖는다.
또한 본 발명은, 상기 표시 장치용 Cu 합금막을, 박막 트랜지스터의
소스 전극 및 드레인 전극 중 적어도 하나 및 신호선,
및,
게이트 전극 및 주사선
중 적어도 한쪽에 포함되어 있는 점에 특징을 갖는 표시 장치도 포함되는 것이다.
상기 표시 장치로서, 상기 박막 트랜지스터가 보텀 게이트형 구조를 갖고, 상기 소스 전극 및 드레인 전극 중 적어도 하나의 일부가 절연막(특히 질화실리콘막) 상에 갖는 형태인 것이, 상기 Cu 합금막의 효과가 충분히 발휘되므로 바람직하다.
또한 본 발명에는, 상기 Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge를 0.1 내지 0.5원자％ 포함하는 Cu 합금으로 이루어지는 스퍼터링 타깃도 포함된다.
본 발명에 따르면, 액정 디스플레이의 대형화나 동작 주파수의 고영역화에 대응할 수 있는 저전기 저항률의 Cu 합금막을 갖는 표시 장치를 실현할 수 있다. 또한, 제1 목적을 달성할 수 있었던 본 발명의 형태(이하,「제1 형태」라고 약칭하는 경우가 있음)에 따르면, Cu 합금막과 ITO나 IZO 등의 투명 도전막을, 낮은 접촉 저항으로 직접 콘택트시킬 수 있다. 또한, 제2 목적을 달성할 수 있었던 본 발명의 형태(이하,「제2 형태」라고 약칭하는 경우가 있음)에 따르면, Cu 합금막과 글래스 기판을 직접 접속시킬 수 있다. 그 결과, 고융점 금속 박막(배리어 메탈층)의 생략을 가능하게 한 고성능의 표시 장치를 저렴하게 제공할 수 있다. 또한, 제3 목적을 달성할 수 있었던 본 발명의 형태(이하,「제3 형태」라고 약칭하는 경우가 있음)에 따르면, 본 발명의 Cu 합금막은 절연막(특히, SiN막)과의 밀착성이 우수하므로, 표시 장치(예를 들어, 액정 디스플레이)용 소스-드레인 배선에 적용하였을 때에, 상기 Mo 함유 기초층을 형성시키지 않고 단층으로 할 수 있어, 상기 Mo 함유 기초층의 생략을 가능하게 한 고성능의 표시 장치를 제공할 수 있다.
도 1은 비정질 실리콘 TFT 기판이 적용되는 대표적인 액정 디스플레이의 구성을 도시하는 개략 단면 확대 설명도이다.
도 2는 본 발명의 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도의 일례로, 도 1 중의 A의 주요부 확대도이다.
도 3은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 4는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 5는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 6은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 7은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 8은 본 발명의 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도의 다른 일례로, 도 1 중의 A의 주요부 확대도이다.
도 9는 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 10은 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 11은 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 12는 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 13은 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 14는 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 15는 도 8에 도시한 TFT 기판의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 16은 Cu-Ge 합금막의 전기 저항률과 Ge 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
도 17은 Cu-0.1원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
도 18은 Cu-0.3원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
도 19는 Cu-0.5원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
도 20은 Cu-0.5원자％Ge-(X 이외의 제3 원소) 합금막의 전기 저항률과 X 이외의 제3 원소의 함유량과의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
도 21은 Cu-Ge 합금막 또는 Cu-Ge-X 합금막과 투명 도전막의 사이의 콘택트 저항의 측정에 사용한 켈빈 패턴을 도시하는 도면이다.
도 22는 Cu-Ge 합금막의 ITO막과의 계면에 있어서의 콘택트 저항과, Ge 함유량의 관계를, 대기 산화 열처리의 유무별로 나타낸 도면이다.
도 23은 Cu-Ge-X 합금막의 ITO막과의 계면에 있어서의 콘택트 저항과, Ge 함유량의 관계를, X의 종류·함유량별로 나타낸 도면이다.
도 24는 As-deposited 상태의 Cu-Ge-Ni 합금막에 대해, 조성과 밀착률의 관계를 나타낸 도면이다.
도 25는 350℃ 진공 열처리 후의 Cu-Ge-Ni 합금막에 대해, 조성과 밀착률의 관계를 나타낸 도면이다.
도 26은 As-deposited 상태의 Cu-Ge-Zn 합금막에 대해, 조성과 밀착률의 관계를 나타낸 도면이다.
도 27은 350℃ 진공 열처리 후의 Cu-Ge-Zn 합금막에 대해, 조성과 밀착률의 관계를 나타낸 도면이다.
도 28은 As-deposited 상태의 Cu-Ge-Ni 합금막에 대해, 조성과 전기 저항률의 관계를 나타낸 도면이다.
도 29는 350℃ 진공 열처리 후의 Cu-Ge-Ni 합금막에 대해, 조성과 전기 저항률의 관계를 나타낸 도면이다.
도 30은 As-deposited 상태의 Cu-Ge-Zn 합금막에 대해, 조성과 전기 저항률의 관계를 나타낸 도면이다.
도 31은 350℃ 진공 열처리 후의 Cu-Ge-Zn 합금막에 대해, 조성과 전기 저항률의 관계를 나타낸 도면이다.
도 32는 Cu 합금막 중의 Ge 함유량과 막 잔존율의 관계를, as-deposited 상태, 150℃에서 열처리 후, 350℃에서 열처리 후의 각각에 대해 나타낸 도면이다.
도 33은 Cu 합금막 중의 Ge 함유량과 전기 저항률의 관계를, as-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다.
우선, 제1 형태로부터 설명한다. 본 발명자들은, Cu 합금막의 특징인 저전기 저항률이 더 개선되는 동시에, 배리어 메탈층을 생략하고 투명 도전막(ITO막, IZO막 등)과 직접 접속한 경우도, 양호한 콘택트성이 얻어지는 Cu 합금막 및 이것을 TFT에 사용한 표시 장치를 실현하기 위해 예의 연구를 행하였다.
우선, 내산화성이 우수하고, 투명 도전막(ITO막, IZO막 등)과 직접 접속한 경우에 양호한 콘택트성이 얻어지는 Cu-Ge 합금막에 착안하였다. Cu-Ge 합금막은, 특허 문헌 2에 기재된 바와 같이, As-deposited 상태(스퍼터링에 의해 형성한 직후의 상태를 말함. 이하 동일)에서는, Cu에 Ge가 균일하게 고용되어 있어, Ge의 농도 분포는 두께 방향에 걸쳐 균일하다. 그러나 이 Cu-Ge 합금막을, 산소 분압이 존재하는 상태에서 가열하면, Ge가 Cu 박막 표면으로 확산·농화되어, 표면에 강고한 산화 피막(GeO2 함유 비율이 높은 산화 피막)을 형성한다. 그리고 이 산화 피막이, 산소의 확산 배리어성이 매우 우수하므로, 고온(300℃ 정도) 대기 폭로 후에, Cu 합금막 표면에 두꺼운 산화 피막이 형성되지 않아(결과적으로, 쇼트키 배리어가 형성되지 않아), 투명 도전막과의 양호한 콘택트성을 확보할 수 있다. 따라서, 이와 같이 고온 내산화성을 실현할 수 있는 동시에, 어느 정도의 저전기 저항률도 실현할 수 있는 Cu-Ge 합금막을 기초로, 전기 저항률을 더 저하시킬 수 있는 제3 원소의 종류와 함유량의 검토를 행하였다. 그 결과, 제3 원소로서, Ni, Zn, Fe, Co를 채용하는 것이 유효한 것을 발견하였다.
이하, 저전기 저항률을 확보할 수 있는 동시에, 투명 도전막과 직접 접속시켰을 때에 양호한 오믹 콘택트성이 얻어지는 본 발명의 Cu 합금막의 성분·조성을 규정한 이유에 대해 상세하게 서술한다.
우선, 본 발명의 Cu 합금막은 Ge를 필수 성분으로 한다. 이 Ge를 함유시킴으로써, 상술한 바와 같이 순Cu의 경우나 Ge 이외의 원소를 포함하는 2원계 Cu 합금과 비교하여, 내산화성이 현저하게 향상되어, 예를 들어 300℃ 정도의 대기 폭로 공정을 거친 후라도, Cu 합금막의 상부에 형성된 투명 도전막과의 양호한 오믹 콘택트성을 확보할 수 있다.
이러한 효과를 충분히 발휘시키기 위해서는, Ge를 0.1원자％ 이상 함유시킨다. Cu 박막에 대한 Ge의 절대량이 적으면, 상기 산화 피막(GeO2)을 균일하게 연속막으로서 형성하는 것이 곤란해져, 결과적으로 산소의 확산 배리어층으로서 유효하게 작용하지 않아, 고온 내산화성이 충분히 발휘되지 않기 때문이다. 바람직하게는, Ge를 0.2원자％ 이상 함유시킨다. Ge의 함유량이 많을수록 Cu 합금막의 고온 내산화성은 향상되지만, Cu 합금막의 전기 저항률이 증가하므로, Ge의 함유량은 0.5원자％ 이하(바람직하게는, 0.3원자％ 이하)로 억제할 필요가 있다.
그러나 Cu-Ge의 2원계 Cu 합금막은, Ge 함유량이 증가할수록 전기 저항률이 증가하는 경향에 있어, 순Cu막과 비교하여 전기 저항률이 높다. 또한 Cu-Ge 합금막은, 열처리(바람직하게는 450℃ 이하, 보다 바람직하게는 400℃ 이하)를 실시한 경우에도 전기 저항률의 저하 경향이 작아, 열이력에 의한 저전기 저항률화를 기대할 수도 없다.
따라서, 제3 원소로서, Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상(이하, X라고 하는 경우가 있음)을, 합계 0.1 내지 0.5원자％를 함유시키고, Cu-Ge-X 합금막으로 하면, 상기 합금막을 열처리하였을 때에, Ge의 석출이 촉진되어 전기 저항률이 Cu-Ge 합금막보다도 충분히 낮아지는 것을 알 수 있었다.
이와 같이 Cu-Ge-X 합금막을 열처리함으로써 전기 저항률이 저하되는 것은, 예를 들어 Cu-Ge-Ni 합금막의 경우에는, Ni3Ge나 NiGe가 석출되고, Cu-Ge-Zn 합금막의 경우에는 Cu15Ge4Zn이 석출되고, Cu-Ge-Fe 합금막의 경우에는, Fe2Ge, FeGe2가 석출되고, 또한 Cu-Ge-Co 합금막의 경우에는, Co2Ge, CoGe, Co2Ge3, CoGe2가 각각 석출되어, Ge 및 제3 원소의 고용량이 저감되기 때문이라고 생각된다.
복수의 X를 조합한 것으로서는, Cu-Ge-Ni-Zn, Cu-Ge-Zn-Co, Cu-Ge-Ni-Co를 들 수 있지만, 이와 같이 복수의 X를 조합한 경우에도, 상기 X와 Ge의 석출물이 각각 형성된다. 따라서, 이 경우도 각각의 원소 첨가의 효과가 상쇄되는 일 없이 전기 저항률 저감 효과가 발휘된다.
상기 효과를 발휘시키기 위해서는, X의 함유량을 총량 0.1원자％ 이상으로 하는 것이 좋다. 바람직하게는 0.2원자％ 이상이다. 그러나 총량이 0.5원자％를 초과하면, Ge 함유량 이상으로 제3 원소가 과잉으로 존재하게 되어, Ge와 다 반응할 수 없는 제3 원소(Ge와 반응하여 금속간 화합물을 다 형성할 수 없는 제3 원소)가 잉여 원소(Cu 합금막 중으로의 고용 원소)로서 남아, Cu 합금막의 전기 저항률을 오히려 증가시켜 버리므로 바람직하지 않다. 이러한 관점에서는, Ge 함유량(원자％)/X 함유량(원자％)의 비율이 1 내지 2인 것이 바람직하다고 생각된다.
다음에, 제2 형태를 설명한다. 제2 형태의 Cu 합금막도, 제1 형태의 Cu 합금막과 마찬가지로, Cu-Ge-X(제3 원소) 합금으로 이루어지지만, X로서 Ni 또는 Zn을 선택하고 있는 점에서 제1 형태와 다르다.
제2 목적을 달성하기 위해서는, 즉 Cu 합금막의 특징인 저전기 저항을 확보하면서, Cu 배선과 글래스 기판의 밀착성을 향상시키기 위해서는, Cu 배선과 글래스 기판의 사이에서 결합 에너지가 큰 화학적인 결합을 형성시키는 것이 바람직하다. 즉,「물리 흡착 등에 의한 물리적인 결합」에 비해, 결합 에너지(결합력)가 큰「화학 흡착이나 계면 반응층의 형성 등에 의한 화학적인 결합」을 형성시킬 수 있으면, 보다 강한 밀착력을 실현할 수 있다. 그러나 Cu 배선과 글래스 기판은 화학적인 결합이 형성되기 어려우므로, Cu 배선은 글래스 기판과의 밀착성이 떨어진다.
따라서 본 발명자들은, Cu에 소정의 합금 원소를 첨가하고, 상기 합금 원소와 글래스 기판의 구성 원소의 사이에서 화학적인 결합을 형성시킴으로써 글래스 기판과의 밀착성을 향상시키는 것을 착상하였다. 이 화학적인 결합의 형성에는, Ge가 유효하게 작용한다. Ge는 산소와의 친화성이 강해(산화물을 형성하기 쉬워), 글래스 기판의 주성분인 SiO2와 반응하여, 글래스 기판 계면에서 산소를 통한 결합(Si-O-Ge)을 형성할 수 있다. 또한, Ge는 Cu 중에서의 확산 계수가 크기 때문에, Cu막 중에 소량 첨가해도 글래스 기판 계면으로 확산 농화되어, 계면에서 산소를 통한 결합을 형성하여, 밀착성을 비약적으로 향상시킨다.
이러한 밀착성 향상 작용을 갖는 Ge에 부가하여, Ni 또는 Zn을 복합 첨가함으로써, 글래스 기판에의 Cu 합금막의 밀착성은 더 향상된다. 이 (Ge, Ni) 또는 (Ge, Zn) 복합 첨가의 작용은 명확하지는 않지만, Cu 중에 Ni 또는 Zn을 첨가함으로써, Ge의 계면으로의 확산 농화가 촉진되는 것이라 생각된다.
또한, 통상 Cu 중에 합금 원소를 첨가하면 전기 저항률의 증가를 초래하지만, Cu 중에 Ni 또는 Zn을 첨가해도, Cu 합금의 전기 저항률을 거의 증가시키지 않는다. Cu-Ni 합금은 전율 고용계로, Ni는 Cu에 전율 고용되므로, 전기 저항률 증가의 기여가 적다고 생각된다. 한편, Cu-Zn 합금은 포정계이지만, Cu 중에서의 Zn의 고용한도가 약 30％로 넓기 때문에, 전기 저항률 증가의 기여가 적다고 생각된다. 또한 상술한 바와 같이, Cu-Ge-Ni 합금에서는 열처리에 의해 Ni3Ge, NiGe를, Cu-Ge-Zn 합금 배선에서는 열처리에 의해 Cu15Ge4Zn을 금속간 화합물로서 석출하므로, Cu-Ge 합금 중에의 Ni 또는 Zn의 첨가는, 전기 저항률의 저감에도 유효하게 작용한다.
상술한 바와 같은 글래스 기판과의 양호한 밀착성 및 낮은 전기 저항률을 양립시키기 위해, (Ni, Ge) 또는 (Zn, Ge)의 합계량은, 모두 0.2원자％ 이상(바람직하게는 0.3원자％ 이상), 1원자％ 이하(바람직하게는 0.6원자％ 이하)이다. 이들의 합계량이 지나치게 적으면, 합금 원소의 글래스 기판 계면으로의 농화의 정도도 적고, 계면에서의 화학 결합 형성의 정도도 작아져, 고밀착성을 양호하게 발휘할 수 없게 된다. 또한 이들의 합계량이 과잉이 되면, 밀착성은 향상되지만, Cu 합금막 자체의 전기 저항률이 증가한다. 또한 제2 형태에 있어서의 바람직한 Ge 함유량(원자％)/X 함유량(원자％)의 비율은, 0.5 내지 2.0이다.
제2 형태에 있어서, Cu 합금막의 고온 내산화성을 향상시켜 투명 도전막과의 양호한 콘택트성을 실현하고, 또한 전기 저항률을 저감시키기 위해서는, 제1 형태의 원소량의 요건도 만족시키는 것이 바람직하다. 즉, 제2 형태에서도, Ge량은, 바람직하게는 0.1원자％ 이상(보다 바람직하게는 0.2원자％ 이상), 바람직하게는 0.5원자％ 이하(보다 바람직하게는 0.3원자％ 이하)이고, Ni, Zn의 각 양은, 바람직하게는 0.1원자％ 이상(보다 바람직하게는 0.2원자％ 이상), 바람직하게는 0.5원자％ 이하(보다 바람직하게는 0.4원자％ 이하)이다.
상기(즉, 제1 형태 및 제2 형태의) Cu-Ge-X 합금막은, 상기 규정량의 Ge 및 제3 원소(X)를 포함하고, 잔량부 Cu 및 불가피 불순물이다. 상기 불가피 불순물로서는, 산소, 질소, 탄소, 아르곤 등을 들 수 있고, 이들은 합계 0.1원자％ 이하이다. 또한, 다른 특성(예를 들어, 내식성 등)을 향상시키기 위해, Cu-Ge-X 합금막에 또 다른 원소를 함유시켜도 좋다.
상기 Cu-Ge-X 합금막의 형성에는, 스퍼터링법을 채용하는 것이 바람직하다. 스퍼터링법이라 함은, 진공 중에 Ar 등의 불활성 가스를 도입하여, 기판과 스퍼터링 타깃(이후, 타깃이라고 하는 경우가 있음)의 사이에서 플라즈마 방전을 형성하고, 상기 플라즈마 방전에 의해 이온화한 Ar을 상기 타깃에 충돌시켜, 상기 타깃의 원자를 쳐 내어 기판 상에 퇴적시켜 박막을 제작하는 방법이다. 이온 플레이팅법이나 전자빔 증착법, 진공 증착법에 의해 형성된 박막보다도 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있고, 또한 As-deposited 상태에서 합금 원소가 균일하게 고용된 박막을 형성할 수 있으므로, 고온 내산화성 등을 효과적으로 발현할 수 있기 때문이다. 스퍼터링법으로서는, 예를 들어 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 반응성 스퍼터링법 등의 어느 스퍼터링법을 채용해도 좋고, 그 형성 조건은 적절하게 설정하면 된다.
또한, 상기 스퍼터링법에 의해 상기 Cu-Ge-X 합금막을 형성하기 위해서는, 원하는 Cu-Ge-X 합금막과 동일한 성분·조성의 Cu-Ge-X 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분·조성의 Cu-Ge-X 합금막을 형성할 수 있다. 즉, 제1 형태의 Cu-Ge-X 합금막을 형성하기 위해서는, Ge를 0.1 내지 0.5원자％ 및 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 0.1 내지 0.5원자％ 함유하는 Cu 합금으로 이루어지는 것이며, 원하는 Cu-Ge-X 합금막과 동일한 성분·조성의 Cu-Ge-X 합금 스퍼터링 타깃을 사용하면 된다. 또한, 제2 형태의 Cu-Ge-X 합금막을 형성하기 위해서는, (1) Ge 및 Ni를 합계 0.2 내지 1원자％ 함유하는 Cu 합금 ; 또는 (2) Ge 및 Zn을 합계 0.2 내지 1원자％ 함유하는 Cu 합금으로 이루어지는 것이며, 원하는 Cu-Ge-X 합금막과 동일한 성분·조성의 Cu-Ge-X 합금 스퍼터링 타깃을 사용하면 된다.
타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법에 의해, Cu기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Cu기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법 등을 들 수 있다.
상기 Cu-Ge-X 합금막을 스퍼터링법 등에 의해 형성한 후에, 열처리를 실시하는 것이 바람직하다. 열처리에 의해 제1 형태의 Cu 합금막에서는 전기 저항률(배선 저항)이 저감되고, 제2 형태의 Cu 합금막에서는 글래스 기판과의 밀착성이 향상되는 동시에, 전기 저항률도 저감된다. 이들 Cu 합금막에서 전기 저항률이 저감되는 것은, 상술한 바와 같이 Ni3Ge 등이 석출되어, Ge 및 제3 원소(X)의 고용량이 저감되기 때문이라고 생각된다. 또한, 제2 형태의 Cu 합금막에서 글래스 기판과의 밀착성이 향상되는 것은, 열처리(열에너지)에 의해, Cu 합금막 및 글래스 기판 계면으로의 합금 원소의 농화가 촉진되어, 계면에서의 화학적인 결합의 형성도 촉진되기 때문이라고 생각된다.
열처리 온도가 높고, 열처리 시간(유지 시간)이 길수록 전기 저항률의 저감 및 밀착성의 향상에 유효하다고 생각된다. 그러나 열처리의 온도 및 시간이 과잉이면, 글래스 기판에 악영향을 미치거나, 생산성이 저하된다. 따라서 열처리 온도는, 바람직하게는 350℃ 이상, 바람직하게는 450℃ 이하(보다 바람직하게는 400℃ 이하)이고, 열처리 시간은 바람직하게는 30분 이상, 바람직하게는 120분 이하이다.
본 발명의 Cu-Ge-X 합금막은, 특히 표시 장치의 TFT에 사용되는 것이다.
그 중에서도 제1 형태의 Cu-Ge-X 합금막을, 특히
·TFT의 게이트 전극 및 주사선, 및/또는
·소스 전극 및/또는 드레인 전극, 및 신호선
에 사용하면, 그 특성이 충분히 발휘되므로 좋다.
또한, 제2 형태의 Cu-Ge-X 합금막이, 배리어 메탈층을 생략하고, 특히 보텀 게이트형 구조를 갖는 상기 TFT의 게이트 전극 및 주사선에 단층으로 사용되고 있는 것이 바람직하다.
또한, 본 발명의 Cu-Ge-X 합금막이, 상기 TFT의 게이트 전극 및 주사선, 소스 전극 및/또는 드레인 전극 및 신호선의 복수에 사용되는 경우에는, 이들을 구성하는 Cu-Ge-X 합금막의 성분·조성이 일치하고 있어도 좋고, 또한 규정 범위 내에서 성분·조성이 달라도 좋다.
이하, 도면을 참조하면서, 본 발명의 표시 장치의 바람직한 실시 형태를 설명한다. 이하에서는, 비정질 실리콘 TFT 기판을 구비한 액정 표시 장치를 대표적으로 언급하여 설명하지만, 본 발명은 이것에 한정되지 않고, 상기·후기의 취지에 적합한 범위에서 적당히 변경을 가하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
상기 도 2에 있어서, 소스 전극(29)이나 드레인 전극(28), 신호선(도 2에 표시되어 있지 않음) 및/또는 주사선(게이트 배선)(25)이나 게이트 전극(26)을, 본 발명의 Cu 합금막(예를 들어, Cu-0.3원자％Ge-0.3원자％Ni 합금)으로 하는 것을 일 형태로서 들 수 있다.
본 실시 형태(제1 형태)에 따르면, 종래와 같이, 소스-드레인 전극의 상부에 Mo 등으로 이루어지는 배리어 메탈층을 개재시키는 일 없이, Cu 합금막을 투명 도전막과 직접 접속할 수 있어, 종래의 TFT 기판과 동일 정도 이상의 양호한 TFT 특성을 실현할 수 있다(후기하는 실시예를 참조). 또한, 제2 형태에 따르면, 주사선(게이트 배선)이나 게이트 전극의 하부에 배리어 메탈층을 개재시키는 일 없이, Cu 합금막을 글래스 기판과 직접 접속할 수 있다.
다음에, 도 3 내지 도 7을 참조하면서, 도 2에 도시하는 본 실시 형태에 관한 TFT 기판의 제조 방법을 설명한다. 도 3 내지 도 7에는 도 2와 동일한 참조 번호를 부여하고 있다.
우선, 도 3에 도시하는 바와 같이, 글래스 기판(투명 기판)(1a)에, 스퍼터링법을 이용하여 두께 200㎚ 정도의 Cu 합금막(예를 들어, Cu-0.3원자％Ge-0.3원자％Ni 합금)을 성막한다. 이 막을 패터닝함으로써, 게이트 전극(26) 및 주사선(25)을 형성한다. 이때, 후기하는 도 4에 있어서, 게이트 절연막(27)의 커버리지가 좋아지도록 상기 적층 박막의 측면을 경사각 약 30°내지 60°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서, 도 4에 도시하는 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 이용하여, 약 300㎚ 정도의 게이트 절연막(SiN)(27)을 형성한다. 플라즈마 CVD법의 성막 온도는, 약 350℃로 하면 좋다.
계속해서, 도 5에 도시하는 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 이용하여, 게이트 절연막(SiN)(27) 상에, 두께 200㎚ 정도의 언도프 수소화 비정질 실리콘막(a-Si:H) 및 두께 50㎚ 정도의 인을 도핑한 n+형 수소화 비정질 실리콘막(n+a-Si:H)으로 이루어지는 비정질 실리콘 채널막(활성 반도체막)(33)을 형성하고, 이 막(33)을 패터닝한다. 그리고 그 위에, 스퍼터링법을 이용하여, 두께 300㎚ 정도의 Cu 합금막(예를 들어, Cu-0.3원자％Ge-0.3원자％Ni 합금)을 형성한 후 패터닝함으로써, 도 6에 도시하는 바와 같이, 신호선과 일체의 소스 전극(29)과, 화소 전극(투명 도전막)(5)에 직접 접속되는 드레인 전극(28)이 형성된다. 또한, 상기 스퍼터링의 성막 온도는 약 150℃로 하면 좋다.
다음에, 도 7에 도시하는 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 이용하여, 두께 300㎚ 정도의 층간 절연막(30)을 형성한다. 계속해서, 층간 절연막(30) 상에 포토레지스트(도시하지 않음)를 형성한 후, 층간 절연막(30)을 패터닝하고, 예를 들어 건식 에칭 등에 의해 층간 절연막(30)에 콘택트 홀을 형성한다. 동시에, 패널 단부의 게이트 전극 상의 TAB의 접속에 해당되는 부분에 콘택트 홀을 형성한다.
그리고 마지막으로, 예를 들어 보관 시간(8시간 정도)의 범위 내에서, 상기 도 2에 도시하는 바와 같이, 예를 들어 두께 40㎚ 정도의 ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행함으로써 화소 전극(투명 도전막)(5)을 형성한다. 동시에, 패널 단부의 게이트 전극의 TAB과의 접속 부분에, TAB과의 본딩을 위한 ITO막(41)을 패터닝하면, TFT 어레이 기판(1)이 완성된다.
이와 같이 하여 제작된 TFT 기판은, 드레인 전극(28)과 화소 전극(투명 도전막)(5)이 직접 콘택트되어 있고, 또한 주사선(25)과 TAB 접속용 ITO막도 직접 콘택트되어 있다.
상기에서는, 화소 전극(투명 도전막)(5)으로서 ITO막을 사용하였지만, IZO막(InOx-ZnOx계 도전성 산화막)을 사용해도 좋다. 또한, 활성 반도체막으로서, 비정질 실리콘 대신에 폴리 실리콘을 사용해도 좋다.
이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어 이하에 기재된 방법에 의해, 전술한 도 1에 도시하는 액정 디스플레이를 제작한다.
우선, 상기와 같이 하여 제작한 TFT 기판(1)의 표면에, 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 대향 기판(2)은 글래스 기판 상에, 예를 들어 Cr을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성한다. 다음에, 차광막(9)의 간극에, 수지제의 적색, 녹색, 청색의 컬러 필터(8)를 형성한다. 차광막(9)과 컬러 필터(8) 상에 ITO막과 같은 투명 도전성막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고 대향 전극의 최상층에, 예를 들어 폴리이미드를 도포하고, 건조한 후, 러빙 처리를 행하여 배향막(11)을 형성한다.
계속해서, TFT 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면과 각각 대향하도록 배치하고, 수지제 등의 밀봉재(16)에 의해 액정의 봉입구를 제외하고 TFT 기판(1)과 대향 기판(2)을 접합한다. 이때, TFT 기판(1)과 대향 기판(2)의 사이에는, 스페이서(15)를 개재시키는 등을 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 공셀을 진공 중에 두고, 봉입구를 액정에 침지한 상태에서 서서히 대기압으로 복귀시켜 감으로써, 공셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하고, 봉입구를 밀봉한다. 마지막으로, 공셀의 외측의 양면에 편광판(10a, 10b)을 부착하여 액정 패널을 완성시킨다.
다음에, 상기 도 1에 도시한 바와 같이, 액정 디스플레이를 구동하는 드라이버 회로(13)를 액정 디스플레이에 전기적으로 접속하고, 액정 디스플레이의 측부 혹은 이면부에 배치한다. 그리고 액정 디스플레이의 표시면이 되는 개구를 포함하는 보유 지지 프레임(23)과, 면 광원을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 디스플레이를 보유 지지하여, 액정 디스플레이를 완성시킨다.
본 발명의 표시 장치는, 배선·전극부가 규정의 Cu 합금막으로 형성되어 있으므로, 각별히 우수한 성능과 신뢰성을 실현하는 것이 가능하다.
다음에, 제3 형태를 설명한다. 본 발명자들은, Cu계 재료의 특징인 저전기 저항률을 유지하면서, 절연막(예를 들어, 질화실리콘막)과의 밀착성이 우수한 Cu 합금막 및 이것을 TFT에 사용한 표시 장치를 실현하기 위해 예의 연구를 행하였다. 그 결과, 소량의 Ge를 포함하는 Cu 합금막으로 하면 된다고 하는 착상을 기초로 그 구체적 방법을 발견하였다. 이하, 제3 형태에 대해 상세하게 서술한다.
본 발명의 Cu 합금막은, Ge를 0.1 내지 0.5원자％(at％) 포함하는 것이다(이하, 이러한 본 발명의 Cu 합금막을, 특히「Cu-Ge 함유 합금막」이라 하는 경우가 있음). 본 발명에서는, Ge를 0.1원자％ 이상(바람직하게는 0.15원자％ 이상, 보다 바람직하게는 0.20원자％ 이상) 함유시킴으로써, 절연막과의 밀착성이 현저하게 향상되는 것을 발견하였다.
이와 같이 Ge를 함유시킴으로써 높은 밀착성을 발현하는 이유는, 충분히 해명된 것은 아니지만, 절연막에 질화실리콘(이하,「SiN」이라고 나타내는 경우가 있는)을 사용한 경우에는, 이하와 같이 생각할 수 있다.
즉, CVD에 의해 형성한 SiN막에는 소량의 산소가 포함되어 있다. 이 SiN막 상에 순Cu막을 형성하면, 상기 순Cu막과 SiN막의 계면(이하,「Cu/SiN 계면」이라고 나타냄)에, 순Cu막을 구성하는 Cu와 상기 산소가 반응하여 산화물이 형성된다. 이 산화물 형성에 의해, Cu/SiN 계면에 잔류 응력이 발생하여, 순Cu막과 SiN막의 밀착성이 저하된다.
이에 대해, SiN막 상에 Cu-Ge 함유 합금막을 형성하면, SiN막 중에 포함되는 산소와 Ge가 우선적으로 반응하여, 산소를, Cu-Ge 함유 합금막과 SiN막의 계면(이하,「Cu 합금/SiN 계면」이라고 나타냄)으로부터 Cu-Ge 함유 합금막측으로 끌어당겨, Cu 합금/SiN 계면보다도 Cu-Ge 함유 합금막측(즉, 상기 계면이 아니라, Cu-Ge 함유 합금막 중)에 산화물(GeO2)이 형성된다고 생각된다. 그리고 이에 의해, Cu 합금/SiN 계면에 산화물이 형성되지 않아, Cu 합금/SiN 계면에 잔류 응력이 발생하지 않으므로, Cu-Ge 함유 합금막과 SiN막의 밀착성이 향상되는 것이라 생각된다. 또한, Cu 합금/SiN 계면에 GeO2가 형성되고, 이것을 통해 Cu-Ge 함유 합금막과 SiN막의 고밀착성이 발현되어 있을 가능성도 생각할 수 있다. 또한, 절연막이 질화실리콘인 경우에는, Si와 Ge가 주기율표에 있어서의 동족 원소로 화학적 친화성이 강하기 때문에, Cu-Ge 함유 합금막 중의 Ge와 SiN막 중의 Si가 화학적인 결합을 형성하여 계면의 밀착성을 향상시키는 것도, 밀착성 향상의 이유로서 생각할 수 있다.
또한, 상기 설명에서는, 절연막으로서 질화실리콘막을 사용한 경우에 대해 설명하였지만 이것에 한정되지 않고, 절연막으로서 소량의 산소를 포함할 수 있는 그 밖의 절연막 ; 질화알루미늄막, 질화티탄막, 질화탄탈막 등의 위에 Cu-Ge 함유 합금막을 형성하는 경우도 포함할 수 있다.
상기 효과는, Ge 함유량이 0.1원자％ 이상에서 발현하고, Ge 함유량이 많을수록 보다 밀착성이 높아지지만, 지나치게 많아도 그 효과는 포화된다. 또한, Ge 함유량이 증가하면 전기 저항률이 증가하기 때문에, Ge의 함유량은 0.5원자％ 이하로 억제할 필요가 있다. 전기 저항률을 보다 낮게 억제하는 관점에서는, Ge를 0.2원자％ 이하로 하는 것이 바람직하다.
상기 Cu-Ge 함유 합금막은, as-deposited 상태에서도 밀착성이 우수하지만, 포스트 어닐(성막 후의 350℃까지의 열처리)을 행해도, 마찬가지로 우수한 밀착력을 발휘한다.
상기 Cu-Ge 함유 합금막은, 상기 규정량의 Ge를 포함하여, 잔량부 Cu 및 불가피 불순물이고, 상기 불가피 불순물로서는 산소, 질소, 탄소, 아르곤 등을 들 수 있고, 이들은 합계 0.1원자％ 이하이다.
또한, 본 발명의 작용을 손상시키지 않는 범위에서, 다른 특성 부여를 목적으로 하여, 하기 원소를 적극적으로 첨가할 수도 있다. 즉, Cu-Ge 함유 합금막을, 예를 들어 보텀 게이트형 구조를 갖는 TFT의 소스 전극 및/또는 드레인 전극 및 신호선에 적용하는 경우, 그 특성으로서「절연막인 SiN막과의 밀착성」,「내산화성[ITO막과의 콘택트 안정성(저콘택트 저항)]」,「반도체막을 구성하는 α-Si에의 확산 억제(TFT 특성의 안정성 확보)」,「내식성」등이 요구된다. 이 중, Ge를 첨가함으로써, 상기「SiN막과의 밀착성」과, 나아가서는「내산화성[ITO막과의 콘택트 안정성(저콘택트 저항)]」을 확보할 수 있다. 따라서, 상기「α-Si에의 확산 억제」나「내식성」을 향상시키기 위해 제3 원소를 더 첨가해도 상관없다.
또한, 기판으로서 사용되는 글래스와의 밀착성도 확보하기 위해서는, 제3 원소로서, Ni, Pt, Au, Ce, Ru, W, Cr, Ir, Mo, Fe, Al 및 Zr로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 함유시키는 것이 유효하고, 이 제3 원소를 함유시킨 다원계의 Cu-Ge 함유 합금막을, 상기 게이트 전극 및 주사선이나, 소스 전극 및/또는 드레인 전극 및 신호선에 사용하는 것도 가능하다.
또한, Cu-Ge 함유 합금막을, TFT의
·소스 전극 및/또는 드레인 전극 및 신호선, 및/또는,
·게이트 전극 및 주사선
에 사용하는 경우, 보다 낮은 전기 저항률이 요구되는 경우가 있다. 저전기 저항률 이외의 특성을 부여하기 위해 Ge 함유량을 높이면, 상술한 바와 같이 전기 저항률은 증가하지만, Ge를 함유시키면서 전기 저항률을 보다 저하시키기 위해, 제3 원소로서 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 함유시키는 것이 유효하다.
상기 Cu-Ge 함유 합금막의 형성에는, 스퍼터링법을 채용하는 것이 바람직하다. 스퍼터링법이라 함은, 진공 중에 Ar 등의 불활성 가스를 도입하여, 기판과 스퍼터링 타깃(이후, 타깃이라고 하는 경우가 있음)의 사이에서 플라즈마 방전을 형성하고, 상기 플라즈마 방전에 의해 이온화한 Ar을 상기 타깃에 충돌시켜, 상기 타깃의 원자를 쳐 내어 기판 상에 퇴적시켜 박막을 제작하는 방법이다. 이온 플레이팅법이나 전자빔 증착법, 진공 증착법에 의해 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있고, 또한 as-deposited 상태에서 합금 원소가 균일하게 고용된 박막을 형성할 수 있으므로, 고온 내산화성을 효과적으로 발현할 수 있다. 스퍼터링법으로서는, 예를 들어 DC 스퍼터링법, RF 스퍼터링법, 마그네트론 스퍼터링법, 반응성 스퍼터링법 등의 어느 스퍼터링법을 채용해도 좋고, 그 형성 조건은 적절하게 설정하면 된다.
또한, 상기 스퍼터링법에 의해 상기 Cu-Ge 함유 합금막을 형성하기 위해서는, 상기 타깃으로서, Ge를 0.1 내지 0.5원자％ 함유하는 Cu 합금으로 이루어지는 것이며, 원하는 Cu-Ge 함유 합금막과 동일한 조성의 Cu-Ge 함유 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분·조성의 Cu-Ge 함유 합금막을 형성할 수 있으므로 좋다.
타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법에 의해, Cu기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Cu기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
본 발명의 Cu 합금막(Cu-Ge 함유 합금막)은, 표시 장치에 있어서의 박막 트랜지스터의
·소스 전극 및/또는 드레인 전극 및 신호선, 및/또는,
·게이트 전극 및 주사선
에 사용되는 것으로, 상기 개소에 적용함으로써 Cu-Ge 함유 합금막의 특성이 충분히 발휘된다.
본 발명에서는, 특히 상기 TFT가 보텀 게이트형 구조를 갖는 것이며, 상기 소스 전극 및/또는 드레인 전극의 일부가 절연막(특히는 질화실리콘막) 상에 형성되어 있는 경우를 바람직한 형태로 한다.
또한, Cu-Ge 함유 합금막을, 소스 전극 및/또는 드레인 전극 및 신호선 및/또는 게이트 전극 및 주사선의 복수 개소에 사용하는 경우, 서로의 Cu-Ge 함유 합금막의 조성은 일치하고 있어도 좋고, 또한 규정 범위 내에서 조성이 달라도 좋다.
이하, 도면을 참조하면서, 제3 형태의 표시 장치의 바람직한 실시 형태를 설명한다. 이하에서는, 비정질 실리콘 TFT 기판을 구비한 액정 디스플레이를 대표적으로 언급하여 설명하지만 본 발명은 이것에 한정되지 않고, 상기·후기의 취지에 적합한 범위에서 적당히 변경을 가하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
상기 도 8에 있어서, 소스 전극(29)이나 드레인 전극(28), 신호선(도 8에 표시되어 있지 않음) 및/또는 주사선(게이트 배선)(25)이나 게이트 전극(26)을, Cu-Ge 함유 합금막(예를 들어, Cu-0.3원자％Ge 합금막)으로 하는 것을 일 형태로서 들 수 있다.
본 실시 형태에 따르면, 종래와 같이 Mo 함유 기초층을 개재시키는 일 없이, 절연막 상에 Cu-Ge 함유 합금막을 직접 적층할 수 있어, 종래의 TFT 기판과 동일 정도 이상의 양호한 TFT 특성을 실현할 수 있다(후기하는 실시예를 참조).
다음에, 도 9 내지 도 15를 참조하면서, 상기 도 8에 도시하는 본 실시 형태에 관한 TFT 기판의 제조 방법을 설명한다. 도 9 내지 도 15에는 도 8과 동일한 참조 번호를 부여하고 있다.
우선, 도 9에 도시하는 바와 같이, 글래스 기판(투명 기판)(1a)에, 스퍼터링법을 이용하여 두께 200㎚ 정도의 Cu-Ge 함유 합금막(예를 들어, Cu-0.3원자％Ge 합금막)을 성막한다. 이 막을 패터닝함으로써, 게이트 전극(26) 및 주사선(25)을 형성한다. 이때, 후기하는 도 10에 있어서, 게이트 절연막(27)의 커버리지가 좋아지도록, 상기 합금막의 측면을 경사각 약 30°내지 60°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서, 도 10에 도시하는 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 이용하여, 약 300㎚ 정도의 게이트 절연막(SiN막)(27)을 형성한다. 플라즈마 CVD법의 성막 온도는, 약 350℃로 하면 좋다. 계속해서, 게이트 절연막(27) 상에 두께 50㎚ 정도의 수소화 비정질 실리콘막(a-Si:H) 및 두께 300㎚ 정도의 질화실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 도 11에 도시하는 바와 같이 질화실리콘막(SiNx)을 패터닝하여, 채널 보호막을 형성한다. 또한 그 위에, 도 12에 도시하는 바와 같이, 인을 도핑한 두께 50㎚ 정도의 n+형 수소화 비정질 실리콘막(n+a-Si:H)을 성막한 후, 수소화 비정질 실리콘막(a-Si:H) 및 n+형 수소화 비정질 실리콘막(n+a-Si:H)을 패터닝한다.
그리고 도 13에 도시하는 바와 같이, 스퍼터링법을 이용하여, 두께 300㎚ 정도의 Cu-Ge 함유 합금막(예를 들어, Cu-0.3원자％Ge 합금막)을 형성한 후 패터닝함으로써, 신호선과 일체의 소스 전극(29)과, 화소 전극(투명 도전막)(5)에 직접 접속되는 드레인 전극(28)을 형성한다.
그리고 도 14에 도시하는 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 질화실리콘막(40)을 예를 들어 막 두께 300㎚ 정도로 성막함으로써 보호막을 형성한다. 이때의 성막은, 예를 들어 250℃ 정도에서 행해진다. 그리고 이 질화실리콘막(40) 상에 포토레지스트층(31)을 형성한 후, 상기 질화실리콘막(40)을 패터닝하고, 예를 들어 건식 에칭 등에 의해 질화실리콘막(40)에 콘택트 홀(32)을 형성한다. 또한 도시하지 않았지만, 동시에 패널 단부의 게이트 전극 상의 TAB과의 접속에 해당되는 부분에 콘택트 홀을 형성한다.
또한, 도 15에 도시하는 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 예를 들어 아민계 등의 박리액을 사용하여 포토레지스트층(31)의 박리 처리를 행하고, 그리고 마지막으로 상기 도 8에 도시하는 바와 같이, 예를 들어 두께 40㎚ 정도의 ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행함으로써 화소 전극(투명 도전막)(5)을 형성한다.
상기에서는, 화소 전극(투명 도전막)(5)으로서 ITO막을 사용하였지만, IZO막(InOx-ZnOx계 도전성 산화막)을 사용해도 좋다. 또한, 활성 반도체층으로서, 비정질 실리콘 대신에 폴리 실리콘을 사용해도 좋다.
이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어 이하에 기재된 방법에 의해, 전술한 도 1에 도시하는 액정 디스플레이를 제작한다.
우선, 상기와 같이 하여 제작한 TFT 기판(1)의 표면에, 예를 들어 폴리이미드를 도포하고, 건조한 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 대향 기판(2)은 글래스 기판 상에, 예를 들어 Cr을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성한다. 다음에, 차광막(9)의 간극에, 수지제의 적색, 녹색, 청색의 컬러 필터(8)를 형성한다. 차광막(9)과 컬러 필터(8) 상에 ITO막과 같은 투명 도전막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고 대향 전극의 최상층에, 예를 들어 폴리이미드를 도포하고, 건조한 후, 러빙 처리를 행하여 배향막(11)을 형성한다.
계속해서, TFT 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면과 각각 대향하도록 배치하고, 수지제 등의 밀봉재(16)에 의해 액정의 봉입구를 제외하고 TFT 기판(1)과 대향 기판(2)을 접합한다. 이때, TFT 기판(1)과 대향 기판(2)의 사이에는, 스페이서(15)를 개재시키는 등을 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 공셀을 진공 중에 두고, 봉입구를 액정에 침지한 상태에서 서서히 대기압으로 복귀시켜 감으로써, 공셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하고, 봉입구를 밀봉한다. 마지막으로, 공셀의 외측의 양면에 편광판(10a, 10b)을 부착하여 액정 패널을 완성시킨다.
다음에, 상기 도 1에 도시한 바와 같이, 액정 디스플레이를 구동하는 드라이버 회로(13)를 액정 디스플레이에 전기적으로 접속하여, 액정 디스플레이의 측부 혹은 이면부에 배치한다. 그리고 액정 디스플레이의 표시면이 되는 개구를 포함하는 보유 지지 프레임(23)과, 면 광원을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 디스플레이를 보유 지지하여, 액정 디스플레이를 완성시킨다.
또한, 본 발명의 Cu-Ge 함유 합금막은, 톱 게이트형 구조를 갖는 TFT에 있어서, 절연막 상에 형성되는 게이트 전극 및 주사선에도 적용할 수 있다.
[실시예]
이하, 본 발명을 실시예에 의해 더 상세하게 설명하지만, 하기 실시예는 본 발명을 한정하는 성질의 것은 아니며, 상기·후기의 취지에 적합한 범위에서 적당히 변경하여 실시하는 것도 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
<제1 형태>
우선, 제1-1 및 제1-2 실시예에 의해 제1 형태를 설명한다.
(시료의 제작)
DC 마그네트론 스퍼터링법(성막 조건은 하기와 같음)에 의해, 실온에서, 글래스 기판(코닝사제 Eagle #2000, 직경 50㎜×두께 0.7㎜) 상에, 소정 성분·조성의 Cu 합금막을 0.3㎛ 형성하였다. 이때, 스퍼터링 타깃으로서, 진공 용해법에 의해 제작한 각종 조성의 Cu-Ge 합금 타깃을 사용하여, Cu-Ge 합금막을 형성하였다. 또한, 상기 Cu-Ge 합금 타깃 상에, 제3 원소 : X의 순금속 팁 또는 X 이외의 제3 원소(Nb, Hf, Zr 또는 Sb)를 포함하는 팁을 설치하여 조성 조정을 행하고, 각종 성분·조성의 Cu-Ge-X 합금막이나 Cu-Ge-(X 이외의 제3 원소) 합금막을 형성하였다.
얻어진 Cu-Ge 합금막이나 Cu-Ge-X 합금막, Cu-Ge-(X 이외의 제3 원소) 합금막의 조성은, ICP 발광 분광 분석 장치(시마쯔 세이사꾸쇼제의 ICP 발광 분광 분석 장치「ICP-8000형」)를 사용하여 정량 분석하였다.
(성막 조건)
·배압 : 1.0×10-6Torr 이하
·Ar 가스압 : 2.0×10-3Torr
·Ar 가스 유량 : 30sccm
·스퍼터 파워 : 3.2W/㎠
·극간 거리 : 50㎜
·기판 온도 : 실온
[제1-1 실시예]
상기 각종 Cu-Ge 합금막, Cu-Ge-X 합금막 또는 Cu-Ge-(X 이외의 제3 원소) 합금막을 사용하여, 하기에 나타내는 바와 같이 전기 저항률을 측정하고, 그 평가를 행하였다.
(전기 저항률의 측정)
Cu-Ge 합금막 또는 Cu-Ge-X 합금막에 대해, 포토리소그래피 및 습식 에칭을 실시하고, 폭 100㎛, 길이 10㎜의 스트라이프 형상 패턴(전기 저항률 측정용 패턴)으로 가공한 후, 상기 패턴의 전기 저항률을, 프로버(prober)를 사용한 직류 4탐침법에 의해 실온에서 측정하였다.
또한, 전기 저항률의 측정은, As-deposited 상태의 스트라이프 형상 패턴 및 Cu 합금막 성막 후의 열처리를 모의하여, 진공 중(≤1×10-6Torr)에서 400℃에서 30분간의 열처리를 상기 Cu 합금막에 실시한 후의 스트라이프 형상 패턴에 대해 행하였다.
(Cu-Ge 합금막의 전기 저항률)
Ge 함유량을 바꾼 각종 Cu-Ge 합금막에 대해, 상기 전기 저항률을 측정한 결과를 도 16에 정리하였다.
도 16은, Cu-Ge 합금막의 전기 저항률과 Ge 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 것이다. 이 도 16으로부터, Cu-Ge 합금막의 전기 저항률은, As-deposited 상태에서는 Ge 함유량의 증가에 수반하여 대략 직선적으로 증가해 간다. 상기 열처리를 실시한 시료는, As-deposited 상태의 시료와 비교하여 전기 저항률의 절대치는 약간 저하되지만, 상기 열처리를 실시한 시료에 대해서도, 전기 저항률은 Ge 함유량의 증가에 수반하여 직선적으로 증가하는 경향을 나타내는 것을 알 수 있다.
(Cu-0.1원자％Ge-X 합금막의 전기 저항률)
X 함유량을 바꾼 각종 Cu-0.1원자％Ge-X 합금막에 대해, 상기 전기 저항률을 측정한 결과를 도 17에 정리하였다.
도 17은, Cu-0.1원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 것이다. 이 도 17로부터 다음과 같이 고찰할 수 있다. 즉, Cu-0.1원자％Ge-X 합금막의 전기 저항률은, As-deposited 상태의 것은, 제3 원소 : X의 함유량의 증가에 수반하여 대략 직선적으로 증가하고, 전기 저항률의 증가에 미치는 영향은, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)에 따라 다르고, Co＞Fe＞Ni＞Zn의 순으로 전기 저항률 증가에 미치는 영향이 커지는 것을 알 수 있다.
한편, 400℃ 진공 열처리 후의 시료의 전기 저항률은, 동일 X 함유량에 있어서 As-deposited 상태의 것보다도 현저하게 작아, 상기 제3 원소 : X의 첨가에 수반하여, Cu-0.1원자％Ge 합금막의 전기 저항률보다도 저하 또는 유지하는 경향이 확인된다. 400℃ 진공 열처리 후의 전기 저항률의 절대치는, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)나 함유량에 따라 다르지만, Cu-0.1원자％Ge 2원계 성분에 제3 원소로서 (Co, Fe, Ni, Zn) 중 어느 하나를 0.5원자％까지 첨가한 경우에는, Cu-0.1원자％Ge 합금막보다도 낮은 전기 저항률을 나타내는 것을 알 수 있다.
(Cu-0.3원자％Ge-X 합금막의 전기 저항률)
X 함유량을 바꾼 각종 Cu-0.3원자％Ge-X 합금막에 대해, 상기 전기 저항률을 측정한 결과를 도 18에 정리하였다.
도 18은, Cu-0.3원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 것이다. 이 도 18로부터 다음과 같이 고찰할 수 있다. 즉, Cu-0.3원자％Ge-X 합금막의 전기 저항률은, As-deposited 상태의 것은, 제3 원소 : X의 함유량의 증가에 수반하여 대략 직선적으로 증가해 간다. 이때, 전기 저항률의 증가에 미치는 영향은, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)에 따라 다르고, Co＞Fe＞Zn＞Ni의 순으로 전기 저항률 증가에 미치는 영향이 (특히, Co와 Fe에서) 커지는 것을 알 수 있다.
한편, 400℃ 진공 열처리 후의 시료의 전기 저항률은, 동일 X 함유량에 있어서 As-deposited 상태의 것보다도 현저하게 작아, 상기 제3 원소 : X의 첨가에 수반하여, Cu-0.3원자％Ge 합금막의 전기 저항률보다도 저하 또는 유지하는 경향이 확인된다. 400℃ 진공 열처리 후의 전기 저항률의 절대치는, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)나 함유량에 따라 다르지만, Cu-0.3원자％Ge 2원계 성분에 제3 원소로서 (Co, Fe, Ni, Zn) 중 어느 하나를 0.5원자％까지 첨가한 경우에는, Cu-0.3원자％Ge 합금막보다도 낮은 전기 저항률을 나타내는 것을 알 수 있다.
(Cu-0.5원자％Ge-X 합금막의 전기 저항률)
X 함유량을 바꾼 각종 Cu-0.5원자％Ge-X 합금막에 대해, 상기 전기 저항률을 측정한 결과를 도 19에 정리하였다.
도 19는, Cu-0.5원자％Ge-X 합금막의 전기 저항률과 X 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 것이다. 이 도 19로부터 다음과 같이 고찰할 수 있다. 즉, Cu-0.5원자％Ge-X 합금막의 전기 저항률은, As-deposited 상태의 것은, 제3 원소 : X의 함유량의 증가에 수반하여 대략 직선적으로 증가해 간다. 이때, 전기 저항률의 증가에 미치는 영향은, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)에 따라 다르고, Co＞Fe＞Ni＞Zn의 순으로 전기 저항률 증가에 미치는 영향이 (특히, Co와 Fe에서) 커지는 것을 알 수 있다.
한편, 400℃ 진공 열처리 후의 시료의 전기 저항률은, 동일 X 함유량에 있어서 As-deposited 상태의 것보다도 현저하게 작아, 상기 제3 원소 : X의 첨가에 수반하여, Cu-0.5원자％Ge 합금막의 전기 저항률보다도 저하 또는 유지하는 경향이 확인된다. 400℃ 진공 열처리 후의 전기 저항률의 절대치는, 제3 원소 : X의 종류(Co, Fe, Ni, Zn)나 함유량에 따라 다르지만, Cu-0.5원자％Ge 2원계 성분에 제3 원소로서 (Co, Fe, Ni, Zn) 중 어느 하나를 0.5원자％까지 첨가한 경우에는, Cu-0.5원자％Ge 합금막보다도 낮은 전기 저항률을 나타내는 것을 알 수 있다.
비교예로서, 제3 원소에 X 이외의 원소(Nb, Hf, Zr, Sb)를 사용한 경우에 대해서도 조사하였다. 도 20은, Cu-0.5원자％Ge-(X 이외의 제3 원소) 합금막의 전기 저항률과 X 이외의 제3 원소의 함유량의 관계를, As-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 도면이다. 이 도 20으로부터, 400℃에서의 진공 열처리를 행함으로써 전기 저항률은 낮아져 있지만, 상기 도 16에 나타내는 Cu-0.5원자％Ge 합금막의 전기 저항률과 동일 정도 혹은 이보다 커져 있어, X 이외의 원소를 제3 원소로서 첨가해도, 제3 원소의 첨가에 의한 전기 저항률의 저감 효과가 얻어지지 않는 것을 알 수 있다.
[제1-2 실시예]
상기 각종 Cu-Ge 합금막 또는 Cu-Ge-X 합금막을 사용하여, 하기에 나타내는 바와 같이 콘택트 저항을 측정하여, 투명 도전막(ITO막)과의 직접 접속에 의한 오믹 콘택트성을 평가하였다.
(콘택트 저항의 측정)
우선, 도 21에 도시하는 바와 같은 켈빈 패턴을 이하와 같이 제작하였다. 상세하게는, 각종 Cu-Ge 합금막 또는 Cu-Ge-X 합금막에 대하 포토리소그래피 및 습식 에칭을 실시하여, 도 21에 도시하는 형상의 패턴(켈빈 패턴의 하부 배선 패턴)으로 가공하였다. 다음에, CVD법에 의해, SiN 박막(막 두께 : 0.3㎛의 절연막)을 형성하고, 포토리소그래피 및 건식 에칭에 의해 상기 패턴 상에 사이즈 : 한 변이 10㎛인 콘택트 홀(접속 구멍)을 형성하였다. 다음에, 그 상부에 투명 도전막(ITO막)을, DC 마그네트론 스퍼터링법에 의해 실온에서 0.2㎛ 형성하고, 포토리소그래피 및 습식 에칭에 의해, 도 21에 도시하는 형상의 패턴(켈빈 패턴의 상부 배선 패턴)으로 가공하였다.
이와 같이 하여 제작한 켈빈 패턴(평가 소자)을 이용하여, Cu 합금막과 ITO막의 계면의 전기 저항(콘택트 저항)을 측정하였다.
콘택트 저항의 측정에는, 4단자의 매뉴얼 프로버와 반도체 파라미터 애널라이저「HP4156A」(휴렛팩커드사제)를 사용하였다. 이 측정에서는, 도 21에 도시하는 바와 같이, Cu 합금막의 1단자(I1)와 ITO의 1단자(I2)의 사이에 전류(I)를 흘리고, V1-V2 사이의 전압(V)을 모니터함으로써, 접속부(C)의 콘택트 저항(R)을 [R＝V/I]로서 구하였다.
또한, 콘택트 저항의 측정은, As-deposited 상태의 켈빈 패턴 및 Cu 합금막 성막 후의 열처리를 모의하여 켈빈 패턴(평가 소자)의 제작에 있어서, 콘택트 홀(접속 구멍)의 형성 후이며 투명 도전막(ITO막) 형성 전에, 대기 산화 처리(250℃×5분)을 행한 켈빈 패턴에 대해 행하였다.
(Cu-Ge 합금막과 ITO막의 계면의 콘택트 저항)
Ge 함유량을 바꾼 각종 Cu-Ge 합금막에 대해, 상기 ITO막과의 계면의 콘택트 저항을 측정한 결과를 도 22에 정리하였다.
도 22는 Cu-Ge 합금막의 ITO막과의 계면에 있어서의 콘택트 저항과, Ge 함유량의 관계를, 대기 산화 열처리를 하지 않은 경우와 대기 산화 열처리 후의 각각에 대해 나타낸 것이다.
이 도 22로부터, 대기 산화 처리를 행하지 않는 경우에는, Ge 함유량이 제로라도 콘택트 저항은 약 20Ω으로 작다. 대기 산화 처리를 행하지 않는 경우, Ge 함유량이 증가함에 따라서 콘택트 저항은 더욱 저하되어 가, Cu-0.5원자％Ge 합금막에서는 콘택트 저항은 약 6Ω까지 저하된다. 한편, 대기 산화 처리를 실시한 경우, Ge 함유량이 제로의 Cu막(순Cu막)에서는 콘택트 저항이 약 138Ω으로 크다. 그러나 Ge를 첨가함으로써 콘택트 저항은 현저하게 저하되어, Cu-0.5원자％Ge 합금막에서는 콘택트 저항은 약 76Ω까지 저하된다.
이것으로부터, Cu 합금막 성막 후의 열처리를 모의하여 대기 산화 처리를 행한 경우라도, Cu막에 Ge를 소량 첨가하여 합금화함으로써, 고온 내산화성이 향상되고, 투명 도전막과의 양호한 콘택트성을 확보할 수 있는 것을 알 수 있다.
(Cu-Ge-X 합금막과 ITO막의 계면의 콘택트 저항)
본 발명에 관한 Cu 합금막은, Ge를 규정량 포함함으로써, 우수한 오믹 콘택트성을 확보할 수 있는 것이지만, 제3 원소를 함유시킨 경우에도, Cu-Ge와 동등 혹은 그 이상의 우수한 콘택트 저항성을 확보할 수 있는 것을 확인하는 실험을 행하였다.
Ge 함유량 및 X의 종류와 함유량을 바꾼 각종 Cu-Ge-X 합금막에 대해, 상기와 같이 상기 ITO막과의 계면의 콘택트 저항을 측정하였다. 또한, 이 실험에서는, 어느 경우에도, 켈빈 패턴(평가 소자)의 제작에 있어서, 콘택트 홀(접속 구멍)의 형성 후이며 투명 도전막(ITO막) 형성 전에, 대기 산화 처리(250℃×5분)를 행하였다.
도 23은, Cu-Ge-X 합금막의 ITO막과의 계면에 있어서의 콘택트 저항과, Ge 함유량의 관계를, X의 종류·함유량별로 나타낸 것이다.
이 도 23으로부터 다음과 같이 고찰할 수 있다. 즉, Cu-Ge 합금막에 제3 원소 ; X로서 Fe, Co, Zn을 각각 0.1원자％, 0.2원자％, 0.3원자％ 첨가한 경우의 콘택트 저항은, Ge량이 동일한 경우, 상기 제3 원소를 첨가하지 않는 경우(Cu-Ge 합금막)의 콘택트 저항과 동등하거나 혹은 약간 낮게 되어 있다. 이에 대해, Cu-Ge 합금막에 제3 원소로서 Ni를 0.5원자％ 첨가한 경우에는, 콘택트 저항치는 현저하게 저하되어, Cu-Ge 합금막에 비해 양호한 오믹 콘택트성을 나타내는 것을 알 수 있다.
<제2 형태>
다음에, 제1-3 내지 제1-6 실시예에 의해, 제2 형태를 설명한다.
(시료의 제작)
DC 마그네트론 스퍼터링법[성막 조건은 상기(제1-1 및 제1-2 실시예)와 같음]에 의해, 실온에서, 글래스 기판(코닝사제 Eagle #2000) 상에 소정 성분·조성의 Cu 합금 배선 박막을 0.3㎛ 형성하였다. 이때, 타깃으로서, 순Cu에 첨가 원소를 팁 온한 스퍼터링 타깃을 사용하여, Cu 합금막을 성막하였다. 성막 후에 진공 분위기 중에서 350℃×30분의 열처리를 행하고, 시료를 제작하였다. 얻어진 Cu 합금막의 조성은, ICP 발광 분광 분석 장치(시마쯔 세이사꾸쇼제의 ICP 발광 분광 분석 장치「ICP-8000형」)를 사용하여 정량 분석하였다.
[제1-3 실시예]
Cu-Ge-Ni 합금막과 글래스 기판의 밀착성을, 테이프 박리 시험에 의해 평가하였다. 상세하게는, 우선 Cu 합금막 표면에, 커터·나이프를 사용하여 1㎜ 간격으로 바둑판 눈 형상의 자국을 새겼다. 계속해서, 3M사제 흑색 폴리에스테르 테이프(제품 번호 8422B)를 상기 성막 표면 상에 단단히 부착하고, 상기 테이프의 박리 각도가 60°가 되도록 유지하면서, 상기 테이프를 일거에 박리하였다. 그리고 상기 테이프에 의해 박리되지 않은 바둑판 눈의 구획수를 카운트하여, 전체 구획과의 비율(밀착률＝막 잔존율)을 얻었다. 또한 비교를 위해, 순Cu막, Cu-Ge 합금막 및 Cu-Ni 합금막의 밀착성도 평가하였다.
As-deposited 상태 및 성막 후에 열처리(350℃×30분)한 순Cu막 및 상기 Cu 합금막의 밀착률을, 각각 도 24 및 도 25에 정리하였다. 또한, 이 실시예에서는, Ge 첨가량 및 Ni 첨가량을, 각각 0 내지 1.0원자％의 범위에서 변화시켰다. 이 도 24 및 도 25로부터, 본 발명의 요건을 만족시키는 Cu-Ge-Ni 합금막은, 열처리를 행함으로써, As-deposited 상태의 것보다도, 20％ 이상으로 각별히 우수한 밀착성을 나타내는 것을 알 수 있다.
[제1-4 실시예]
제1-3 실시예와 동일한 방법에 의해, Cu-Ge-Zn 합금막과 글래스 기판의 밀착성을, 테이프 박리 시험에 의해 평가하였다. As-deposited 상태 및 성막 후에 열처리(350℃×30분)한 상기 Cu 합금막의 밀착률을, 각각 도 26 및 도 27에 정리하였다. 또한 이 실시예에서는, Ge 첨가량 및 Zn 첨가량을, 각각 0 내지 1.0원자％의 범위에서 변화시켰다. 이 도 26 및 도 27로부터, 본 발명의 요건을 만족시키는 Cu-Ge-Zn 합금막은, 열처리를 행함으로써, As-deposited 상태의 것보다도, 20％ 이상으로 각별히 우수한 밀착성을 나타내는 것을 알 수 있다.
[제1-5 실시예]
Cu-Ge-Ni 합금막의 전기 저항률을, 제1-1 실시예와 동일한 방법에 의해 측정하였다. 또한 비교를 위해, 순Cu막, Cu-Ge 합금막 및 Cu-Ni 합금막의 전기 저항률도 측정하였다. As-deposited 상태 및 성막 후에 열처리(350℃×30분)한 상기 Cu 합금막의 전기 저항률을, 각각 도 28 및 도 29에 정리하였다. 전기 저항률은 합금 원소의 첨가 총량에 비례하여 증가하는 경향이 확인된다. 또한, As-deposited 상태에 비해 열처리 후의 상태에서는, 전기 저항률이 저감되어 있고, 본 발명의 요건을 만족시키는 Cu-Ge-Ni 합금막은, 열처리 후에, 4.5μΩ㎝ 이하라고 하는 낮은 전기 저항률을 나타내고 있는 것을 알 수 있다(도 29).
[제1-6 실시예]
Cu-Ge-Zn 합금막의 전기 저항률을, 제1-1 실시예와 동일한 방법에 의해 측정하였다. As-deposited 상태 및 성막 후에 열처리(350℃×30분)한 상기 Cu 합금막의 전기 저항률을, 각각 도 30 및 도 31에 정리하였다. 전기 저항률은 합금 원소의 첨가 총량에 비례하여 증가하는 경향이 확인된다. 또한, As-deposited 상태에 비해 열처리 후의 상태에서는, 전기 저항률이 저감되어 있고, 본 발명의 요건을 만족시키는 Cu-Ge-Zn 합금막은, 열처리 후에, 4.5μΩ㎝ 이하라고 하는 낮은 전기 저항률을 나타내고 있는 것을 알 수 있다(도 31).
<제3 형태>
다음에, 제2-1 내지 제2-3 실시예에 의해, 제3 형태를 설명한다.
[제2-1 실시예]
Cu 합금막과 SiN막의 밀착성을 평가하기 위해, 이하와 같은 테이프에 의한 박리 시험을 행하였다.
(시료의 제작)
우선, 글래스 기판(코닝사제 Eagle 2000, 직경 50㎜× 두께 0.7㎜) 상에 CVD에 의해 SiN막을 200㎚ 형성하고, 또한 SiN막 상에 DC 마그네트론 스퍼터링법(성막 조건은 하기와 같음)에 의해, 실온에서, 순Cu막, 순Mo막 또는 표 1에 나타내는 성분·조성의 Cu 합금막을 300㎚ 형성하여 시료로 하였다. 또한, 순Cu막, 순Mo막의 형성에는, 각각 순Cu, 순Mo를 스퍼터링 타깃으로 사용하고, 각종 성분의 Cu 합금막의 형성에는, 순Cu 스퍼터링 타깃 상에 Cu 이외의 원소를 포함하는 팁을 설치한 타깃을 사용하였다.
(성막 조건)
·배압 : 1.0×10-6Torr 이하
·Ar 가스압 : 2.0×10-3Torr
·Ar 가스 유량 : 30sccm
·스퍼터 파워 : 3.2W/㎠
·극간 거리 : 50㎜
·기판 온도 : 실온
또한, 형성된 Cu 합금막의 조성은, ICP 발광 분광 분석 장치(시마쯔 세이사꾸쇼제의 ICP 발광 분광 분석 장치「ICP-8000형」)를 사용하여, 정량 분석하여 확인하였다.
(SiN막과의 밀착성의 평가)
이와 같이 하여 제작한 시료의 성막 표면(순Cu막, 순Mo막 또는 상기 Cu 합금막의 표면)에, 커터·나이프를 사용하여 1㎜ 간격으로 바둑판 눈 형상의 자국을 새겼다. 계속해서 스카치(등록 상표) 멘딩·테이프를 시료 상에 단단히 부착하고, 상기 테이프의 박리 각도가 60°가 되도록 유지하면서, 상기 테이프를 일거에 박리하여, 상기 테이프에 의해 박리되지 않은 바둑판 눈의 구획수를 카운트하여, 전체 구획과의 비율(막 잔존율)을 구하였다. 그 결과를, 표 1의「as-deposited」의 란에 나타낸다. 또한, 상기 각 시료에, 진공 분위기 중에서 150℃×30min.의 열처리를 실시한 것에 대해서도, 상기 막 잔존율의 측정을 행하였다. 그 결과를 표 1에 병기한다.
Figure pct00001
표 1로부터, 다음과 같이 고찰할 수 있다. 순Cu막의 막 잔존율은 제로로, SiN막과의 밀착성을 나타내지 않는 것에 대해, 순Mo막의 막 잔존율은 100％로, SiN막에 대해 양호한 밀착성을 나타낸다. 단, 순Mo는 실온에서의 전기 저항률이, 순Cu보다도 상당히 높다고 하는 단점을 갖는다.
또한, Cu 합금막 중, Cu-Ge 함유 합금막 이외는, 막 잔존율이 거의 제로이거나 50％도 만족시키지 않는 것에 대해, Cu-0.5at％Ge 합금막의 막 잔존율은 100％로, SiN막에 대해 양호한 밀착성을 나타내는 것을 알 수 있다.
[제2-2 실시예]
Cu 합금막중의 Ge 함유량과 열처리 조건이, SiN막과의 밀착성(상기 막 잔존율)에 미치는 영향을 조사하였다.
(시료의 제작)
글래스 기판(코닝사제 Eagle 2000) 상에 상기 제2-1 실시예와 마찬가지로, CVD에 의해 SiN막을 200㎚ 형성하고, 또한 SiN막 상에 DC 마그네트론·스퍼터법에 의해, 순Cu막 또는 Ge 함유량이 다른 Cu 합금막을 300㎚ 형성하여 시료로 하였다. 또한, 순Cu막의 형성에는, 순Cu를 스퍼터링 타깃으로 사용하고, 상기 Ge 함유량이 다른 Cu 합금막의 형성에는, 진공 용해법에 의해 제작한 다양한 조성의 Cu-Ge 2원계 합금 타깃을 스퍼터링 타깃으로서 사용하였다.
(SiN막과의 밀착성의 평가)
(a) 상기한 바와 같이 하여 제작한 시료(as-deposited 상태의 시료),
(b) 진공 분위기 중에서 150℃×30min.의 열처리를 실시한 시료,
(c) 진공 분위기 중에서 350℃×30min.의 열처리를 실시한 시료,
를 준비하여, 제2-1 실시예와 동일한 방법에 의해 SiN막과의 밀착성(상기 막 잔존율)의 평가를 행하였다.
Ge 함유량 및 열처리 조건을 바꾼 각종 Cu 합금막에 대해, 상기 막 잔존율을 측정한 결과를 도 32에 정리하였다. 도 32는, Cu 합금막 중의 Ge 함유량과 상기 막 잔존의 관계를, 상기 (a) as-deposited 상태, (b) 상기 150℃에서 열처리 후, (c) 상기 350℃에서 열처리 후의 각각에 대해 나타낸 것이다.
이 도 32로부터, 순Cu막의 막 잔존율은 제로이지만, Ge를 0.1at％ 함유시킴으로써 막 잔존율이 급격하게 증가하여, SiN 막에 대해 양호한 밀착성을 나타내는 것을 알 수 있다. Ge 함유량을 더 증가시키면, 밀착성(막 잔존율)은 향상되어, Ge 함유량이 0.1at％ 이상에서 막 잔존율이 90％ 이상이 되고, Ge 함유량이 0.5at％ 이상에서 막 잔존율은 100％가 된다. 이러한 경향은, 열처리의 유무나 열처리 조건에 관계없이 나타나는 것을 알 수 있다.
[제2-3 실시예]
순Cu막, Ge 함유량이 다른 각종 Cu 합금막을 사용하여, 하기에 나타내는 바와 같이 전기 저항률을 측정하고, 그 평가를 행하였다.
(시료의 제작)
글래스 기판(코닝사제 Eagle 2000) 상에 상기 제2-1 실시예와 마찬가지로, DC 마그네트론·스퍼터법에 의해, 순Cu막 또는 Ge 함유량이 다른 Cu 합금막을 300㎚ 형성하였다. 상기 Ge 함유량이 다른 Cu 합금막의 형성에는, 진공 용해법에 의해 제작한 다양한 조성의 Cu-Ge 2원계 합금 타깃을 스퍼터링 타깃으로 사용하였다.
(전기 저항률의 측정)
상기 형성한 순Cu막 또는 각종 Ge 함유량의 Cu 합금막에 대해, 포토리소그래피 및 습식 에칭을 실시하고, 폭 100㎛, 길이 10㎜의 스트라이프 형상 패턴(전기 저항률 측정용 패턴)으로 가공한 후, 상기 패턴의 전기 저항률을, 프로버를 사용한 직류 4탐침법에 의해 실온에서 측정하였다.
또한, 전기 저항률의 측정은, as-deposited 상태의 스트라이프 형상 패턴 및 Cu 합금막 성막 후의 열처리를 모의하여, 진공 중(≤1×10-6Torr)에서 400℃에서 30분간의 열처리를 상기 Cu 합금막에 실시한 후의 스트라이프 형상 패턴에 대해 행하였다.
Ge 함유량을 바꾼 각종 Cu 합금막에 대해, 상기 전기 저항률을 측정한 결과를 도 33에 정리하였다. 도 33은 Cu 합금막 중의 Ge 함유량과 전기 저항률의 관계를, as-deposited 상태와 400℃ 진공 열처리 후의 각각에 대해 나타낸 것이다.
이 도 33으로부터, Cu 합금막의 전기 저항률은, as-deposited 상태에서는, Ge 함유량의 증가에 수반하여 대략 직선적으로 증가해 간다. 상기 열처리를 실시한 시료는, as-deposited 상태의 시료와 비교하여 전기 저항률의 절대치는 약간 저하되지만, 상기 열처리를 실시한 시료에 대해서도, 전기 저항률은 Ge 함유량의 증가에 수반하여 직선적으로 증가하는 경향을 나타내는 것을 알 수 있다. 또한, Cu 합금 중의 Ge 함유량이 0.5at％ 이하인 경우에, 전기 저항률 : 5μΩ㎝ 이하의 저전기 저항률을 달성할 수 있는 것을 알 수 있다.
본 발명을 상세하게 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은, 2007년 10월 24일에 출원된 일본 특허 출원(일본 특허 출원 제2007-276717호), 2008년 2월 20일에 출원된 일본 특허 출원(일본 특허 출원 제2008-038981호)에 기초하는 것이며, 그 내용은 본원에 참조로서 포함된다.
본 발명에 따르면, 액정 디스플레이의 대형화나 동작 주파수의 고영역화에 대응할 수 있는 저전기 저항률의 Cu 합금막을 갖는 표시 장치를 실현할 수 있다. 본 발명의 제1 형태에 따르면, Cu 합금막과 ITO나 IZO 등의 투명 도전막을, 낮은 접촉 저항으로 직접 콘택트시킬 수 있다. 또한, 본 발명의 제2 형태에 따르면, Cu 합금막과 글래스 기판을 직접 접속시킬 수 있다. 그 결과, 고융점 금속 박막(배리어 메탈층)의 생략을 가능하게 한 고성능의 표시 장치를 저렴하게 제공할 수 있다. 또한, 본 발명의 제3 형태에 따르면, 본 발명의 Cu 합금막은 절연막(특히, SiN막)과의 밀착성이 우수하므로, 표시 장치(예를 들어, 액정 디스플레이)용 소스-드레인 배선에 적용하였을 때에, 상기 Mo 함유 기초층을 형성시키지 않고 단층으로 할 수 있어, 상기 Mo 함유 기초층의 생략을 가능하게 한 고성능의 표시 장치를 제공할 수 있다.
1 : TFT 기판
1a : 글래스 기판
2 : 대향 기판(대향 전극)
3 : 액정층
4 : 박막 트랜지스터(TFT)
5 : 화소 전극(투명 도전막)
6 : 배선부
7 : 공통 전극
8 : 컬러 필터
9 : 차광막
10a, 10b : 편광판
11 : 배향막
12 : TAB 테이프
13 : 드라이버 회로
14 : 제어 회로
15 : 스페이서
16 : 밀봉재
17 : 보호막
18 : 확산판
19 : 프리즘 시트
20 : 도광판
21 : 반사판
22 : 백라이트
23 : 보유 지지 프레임
24 : 프린트 기판
25 : 주사선(게이트 배선)
26 : 게이트 전극
27 : 게이트 절연막
28 : 드레인 전극
29 : 소스 전극
30 : 층간 절연막
31 : 포토레지스트층
32 : 콘택트 홀
33 : 비정질 실리콘 채널막(활성 반도체막)
34 : 신호선(소스-드레인 배선)
40 : 패시베이션막(보호막, SiN)
41 : 접속용 ITO막
100 : 액정 디스플레이

Claims (15)

  1. 기판 상에서, 투명 도전막에 직접 접속하는 표시 장치용 Cu 합금막이며, Ge를 0.1 내지 0.5원자％ 함유하고, 또한 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 합계 0.1 내지 0.5원자％ 함유하는, 표시 장치용 Cu 합금막.
  2. 글래스 기판과 직접 접속하는 표시 장치용 Cu 합금막이며, Ge 및 Ni를 합계 0.2 내지 1원자％ 함유하는, 표시 장치용 Cu 합금막.
  3. 글래스 기판과 직접 접속하는 표시 장치용 Cu 합금막이며, Ge 및 Zn을 합계 0.2 내지 1원자％ 함유하는, 표시 장치용 Cu 합금막.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 표시 장치용 Cu 합금막을 포함하는 박막 트랜지스터를 구비하는, 표시 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 기재된 표시 장치용 Cu 합금막을, 박막 트랜지스터의 게이트 전극 및 주사선에 포함하고, 상기 Cu 합금막이 투명 도전막에 직접 접속되어 있는, 표시 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 기재된 표시 장치용 Cu 합금막을, 박막 트랜지스터의 소스 전극 및 드레인 전극 중 적어도 하나 및 신호선에 포함하고, 상기 Cu 합금막이 투명 도전막에 직접 접속되어 있는, 표시 장치.
  7. 보텀 게이트형 구조를 갖는 박막 트랜지스터를 구비하는 표시 장치이며, 제2항 또는 제3항에 기재된 표시 장치용 Cu 합금막을, 상기 박막 트랜지스터의 게이트 전극 및 주사선에 포함하고, 상기 Cu 합금막이 글래스 기판에 직접 접속되어 있는, 표시 장치.
  8. 표시 장치에 있어서의 박막 트랜지스터의
    소스 전극 및 드레인 전극 중 적어도 하나 및 신호선,
    및,
    게이트 전극 및 주사선
    중 적어도 한쪽에 포함되는 표시 장치용 Cu 합금막이며, Ge를 0.1 내지 0.5원자％ 함유하는, 표시 장치용 Cu 합금막.
  9. 제8항에 기재된 표시 장치용 Cu 합금막을, 박막 트랜지스터의
    소스 전극 및 드레인 전극 중 적어도 하나 및 신호선,
    및,
    게이트 전극 및 주사선
    중 적어도 한쪽에 포함하는, 표시 장치.
  10. 제9항에 있어서, 상기 박막 트랜지스터가 보텀 게이트형 구조를 갖고, 상기 소스 전극 및 드레인 전극 중 적어도 하나의 일부를 절연막 상에 갖는, 표시 장치.
  11. 제10항에 있어서, 상기 절연막이 질화실리콘을 포함하는, 표시 장치.
  12. Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge를 0.1 내지 0.5원자％ 함유하고, 또한 Ni, Zn, Fe 및 Co로 이루어지는 군으로부터 선택되는 1종 이상을 합계 0.1 내지 0.5원자％ 함유하는 Cu 합금으로 이루어지는, 스퍼터링 타깃.
  13. Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge 및 Ni를 합계 0.2 내지 1원자％ 함유하는 Cu 합금으로 이루어지는, 스퍼터링 타깃.
  14. Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge 및 Zn을 합계 0.2 내지 1원자％ 함유하는 Cu 합금으로 이루어지는, 스퍼터링 타깃.
  15. Cu 합금막의 형성에 사용하는 스퍼터링 타깃이며, Ge를 0.1 내지 0.5원자％ 함유하는 Cu 합금으로 이루어지는, 스퍼터링 타깃.
KR1020107008906A 2007-10-24 2008-10-23 표시 장치 및 이것에 사용하는 Ｃｕ 합금막 KR20100060003A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-276717 2007-10-24
JP2007276717 2007-10-24
JP2008038981A JP5368717B2 (ja) 2008-02-20 2008-02-20 表示装置およびこれに用いるＣｕ合金膜
JPJP-P-2008-038981 2008-02-20

Publications (1)

Publication Number Publication Date
KR20100060003A true KR20100060003A (ko) 2010-06-04

Family

ID=40579568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008906A KR20100060003A (ko) 2007-10-24 2008-10-23 표시 장치 및 이것에 사용하는 Ｃｕ 합금막

Country Status (4)

Country Link
KR (1) KR20100060003A (ko)
CN (1) CN101828212B (ko)
TW (1) TWI484637B (ko)
WO (1) WO2009054466A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150409A (ko) * 2010-02-26 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768991B (zh) * 2012-07-31 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示装置、阵列基板及其制作方法
CN106987739B (zh) * 2017-04-05 2018-10-26 浙江大学 用于高铁接触线的铜合金及其制备方法
JP6954179B2 (ja) * 2018-02-26 2021-10-27 住友金属鉱山株式会社 銅の置換元素の選択方法、銅の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282031B (en) * 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150409A (ko) * 2010-02-26 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US11927862B2 (en) 2010-02-26 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device having an oxide semiconductor transistor

Also Published As

Publication number Publication date
CN101828212B (zh) 2015-04-29
TW200933895A (en) 2009-08-01
CN101828212A (zh) 2010-09-08
WO2009054466A1 (ja) 2009-04-30
TWI484637B (zh) 2015-05-11

Similar Documents

Publication Publication Date Title
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
KR100802879B1 (ko) 디스플레이 장치
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
KR101002521B1 (ko) Ａｌ합금막을 이용한 저접촉 전기 저항형 전극 및 그 제조방법 및 표시 장치
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
KR20020011034A (ko) 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
KR20050014822A (ko) 배선 재료 및 이를 이용한 배선 기판
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5368717B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application