KR20020011034A - 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 - Google Patents

표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 Download PDF

Info

Publication number
KR20020011034A
KR20020011034A KR1020000044417A KR20000044417A KR20020011034A KR 20020011034 A KR20020011034 A KR 20020011034A KR 1020000044417 A KR1020000044417 A KR 1020000044417A KR 20000044417 A KR20000044417 A KR 20000044417A KR 20020011034 A KR20020011034 A KR 20020011034A
Authority
KR
South Korea
Prior art keywords
alloy
gate
semiconductor layer
wiring
forming
Prior art date
Application number
KR1020000044417A
Other languages
English (en)
Other versions
KR100720087B1 (ko
Inventor
정창오
이재갑
조범석
이원희
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000044417A priority Critical patent/KR100720087B1/ko
Priority to JP2001231153A priority patent/JP2002151434A/ja
Priority to US09/917,689 priority patent/US6486514B2/en
Publication of KR20020011034A publication Critical patent/KR20020011034A/ko
Priority to US10/247,727 priority patent/US6716660B2/en
Application granted granted Critical
Publication of KR100720087B1 publication Critical patent/KR100720087B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 물리적으로 접착력이 향상되고, 전기적으로는 접촉 저항이 양호한 특성을 가지는 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법을 제공하기 위한 것으로, 표시 소자용 배선을 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성한다. 이러한 배선을 이용하는 박막 트랜지스터 기판에서는, 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성된 게이트 전극 및 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선에 절연되게 교차하는 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선이 형성되어 있으며, 소스 전극과 드레인 전극에 접촉되어 있고, 게이트 전극, 소스 전극 및 드레인 전극과 함께 박막 트랜지스터를 이루는 반도체층이 형성되어 있고, 드레인 전극에는 화소 전극이 연결되도록 구성된다. 이 때, 데이타 배선도 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 합금된 Ag 합금으로 형성될 수 있다.

Description

표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법{ WIRE FOR DISPLAY, THIN FILM TRANSISTOR USING THE WIRE AND FABRICATING METHOD THEREOF}
본 발명은 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로 특히, 액정 표시 장치에 사용되는 표시 소자용 배선과 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 장치에서의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
특히, 액정 표시 장치에 사용되는 박막 트랜지스터 기판에서는 대면적화와 고정세화에 따라 저저항 배선의 필요성이 중요시 되고 있다. 현재, 신호 지연을 방지하기 위하여 표시 소자의 배선 물질로 저저항을 가지는 금속 물질, 특히 Al 또는 Al 합금과 같은 Al 계열의 금속 물질을 사용하는 것이 일반적이다.
그러나, Al 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결되는 과정에서 부식이 발생하여 소자의 특성을 저하시키는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 물리적으로 접착력이 향상되고, 전기적으로는 접촉 저항이 양호한 특성을 가지는 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법을 제공하고자 한다.
도 1은 Ag, AgAl, AgMg 및 Cr의 접착력 테스트 결과를 나타낸 그래프이고,
도 2는 AgMg 배선을 증착할 당시의 시편을 AES 분석한 결과를 나타내는 그래프이고,
도 3은 AgMg 배선을 400℃에서 진공 열처리한 후의 시편을 AES 분석한 결과를 나타내는 그래프이고,
도 4는 AgAl 배선을 증착할 당시의 시편을 AES 분석한 결과를 나타내는 그래프이고,
도 5은 AgAl 배선을 400℃에서 진공 열처리한 후의 시편을 AES 분석한 결과를 나타내는 그래프이고,
도 6a와 도 6b는 은 합금 배선에 열처리를 통하여 표면과 계면에 산화막이 형성되는 과정을 도시한 것이고,
도 7은 합금 원소로 적합한 녹는점과 확산 계수 값의 영역을 도시한 그래프이고,
도 8은 합금 원소로 적합한 녹는점과 엔탈피 값의 영역을 도시한 그래프이고,
도 9는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 10은 도 9에 도시한 박막 트랜지스터 기판을 절단선 Ⅹ-Ⅹ'을 따라 도시한 단면도이고,
도 11a는 본 발명의 제 1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 11b는 도 11a에서 절단선 XⅠb-XⅠb'을 따라 잘라 도시한 단면도이며,
도 12a는 도 11a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 12b는 도 12a에서 절단선 XⅡb-XⅡb'을 따라 잘라 도시한 단면도이며,
도 13a는 도 12a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 13b는 도 13a에서 절단선 XⅢb-XⅢb'을 따라 잘라 도시한 단면도이며,
도 14a는 도 13a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고.
도 14b는 도 14a에서 절단선 XⅣb-XⅣb'을 따라 잘라 도시한 단면도이며,
도 15a는 도 14a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b는 도 15a에서 절단선 +XⅤb-XⅤb'을 따라 잘라 도시한 단면도이며,
도 16은 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 17은 도 16에 도시한 박막 트랜지스터 기판을 절단선 ⅩⅦ-ⅩⅦ'을 따라 도시한 단면도이고,
도 18a는 본 발명의 제 2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 18b는 도 18a에서 절단선 XⅧb-XⅧb'을 따라 잘라 도시한 단면도이며,
도 19a는 도 18a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 19b는 도 19a에서 절단선 XⅨb-XⅨb'을 따라 잘라 도시한 단면도이며,
도 20a는 도 19a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 20b는 도 20a에서 절단선 XⅩb-XⅩb'을 따라 잘라 도시한 단면도이며,
도 21a는 도 20a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 21b는 도 21a에서 절단선 XⅩⅠb-XⅩⅠb'을 따라 잘라 도시한 단면도이며,
도 22a는 도 21a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 22b는 도 22a에서 절단선 XⅩⅡb-XⅩⅡb'을 따라 잘라 도시한 단면도이다.
도 23a는 도 22a의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 23b는 도 23a에서 절단선 XⅩⅢb-XⅩⅢb'을 따라 잘라 도시한 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 높은 확산 계수를 가지는 저융점 원소가 합금되어 이루어진 Ag 합금으로 표시 소자용 배선을 형성하고, 이러한 배선을 박막 트랜지스터 기판에 채용한다.
상세하게는 본 발명에 따른 표시 소자용 배선은 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성되어 있다.
여기서, 합금 원소는 1.5E-12 ㎠/sec 이상의 확산 계수를 가지거나, 1500 K 이하의 융점을 가질 수 있다. 또한, Ag 합금에 합금되어 있는 합금 원소는 Ag 합금에 10at%이하의 구성 비율을 가지도록 하는 것이 바람직하며, 합금 원소로는 Li, Mg, Al, Sm, 혹은, Mn일 수 있다. 또한, Ag 합금은 반사용 액정 표시 장치의 반사 전극에 사용될 수 있다.
또한, 이러한 표시 소자용 배선을 이용하여 마련되는 박막 트랜지스터 기판에서는, 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성된 게이트 전극 및 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선에 절연되게 교차하는 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선이 형성되어 있다. 소스 전극과 드레인 전극에 접촉되어 있고, 게이트 전극, 소스 전극 및 드레인 전극과 함께 박막 트랜지스터를 이루는 반도체층이 형성되어 있고, 드레인 전극에는 화소 전극이 연결되어 있다. 여기서, 데이타 배선은 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성되는 것이 유리하다.
이 때, 배선을 이루는 Ag 합금층의 합금 원소는 1.5E-12 ㎠/sec 이상의 확산 계수를 가지거나, 1500 K 이하의 융점을 가질 수 있다. 또한, Ag 합금에 합금되어 있는 합금 원소는 10at%이하의 구성 비율을 가지도록 하는 것이 바람직한데, 합금 원소로는 Li, Mg, Al, Sm, 혹은, Mn가 이용될 수 있다.
여기서, 박막 트랜지스터 기판은, 게이트 배선이 절연 기판 위에 형성되고,게이트 배선을 덮는 게이트 절연막을 더 포함하고, 게이트 절연막 위에 반도체층이 형성되고, 반도체층 위에 소스 전극과 드레인 전극이 접촉되어 있고, 데이터 배선을 덮는 보호막을 더 포함하고, 보호막에 드레인 전극을 드러내는 접촉 구멍을 더 포함하고, 접촉 구멍을 통하여 화소 전극이 드레인 전극에 연결되어 있는 구조를 가질 수 있다.
이 때, 반도체층은 수소화 비정질 규소로 형성될 수 있고, 게이트 배선의 표면에 형성되는 산화막을 더 포함할 수 있다. 또한, 소스 전극과 반도체층 사이 및 드레인 전극과 반도체층 사이에 개재되는 합금 원소의 산화막을 더 포함할 수 있다.
또한, 박막 트랜지스터 기판은, 반도체층이 절연 기판 위에 형성되되, 소스 영역, 드레인 영역 및 채널 영역을 포함하고, 반도체층을 덮는 게이트 절연막을 더 포함하고, 게이트 절연막 위에 상기 게이트 배선이 형성되고, 게이트 배선을 덮는 층간 절연막을 더 포함하고, 층간 절연막과 게이트 절연막에 소스 영역과 드레인 영역을 각각 드러내는 접촉 구멍을 더 포함하고, 소스 전극이 반도체층의 소스 영역에 연결되고, 드레인 전극이 반도체층의 드레인 영역에 연결되고, 데이터 배선을 덮는 보호막을 더 포함하고, 보호막에 드레인 전극을 드러내는 접촉 구멍을 더 포함하고, 접촉 구멍을 통하여 화소 전극이 드레인 전극에 연결되는 구조를 가질 수 있다.
이 때, 반도체층은 다결정 규소로 형성될 수 있고, 소스 전극과 반도체층 사이 및 드레인 전극과 반도체층 사이에 개재되는 합금 원소의 산화막을 더 포함할수 있다.
본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 절연 기판 위에 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금을 사용하여 게이트 전극 및 게이트선을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층을 형성하고, 반도체층 위에 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선을 덮는 보호막을 형성하고, 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성한 후, 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한다. 이 때, 데이타 배선을 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성하는 것이 바람직하다.
여기서, 게이트 배선 또는, 데이타 배선은 산소 농도가 5000ppm이하로 존재하는 Ag 합금 타겟을 스퍼터링하여 Ag 합금층을 증착하고, Ag 합금층을 사진식각하여 형성할 수 있다. 또한, 보호막 형성을 위한 열처리 공정은 200℃ 이상에서 진행하는 것이 바람직한데, 보호막 형성을 위한 열처리 공정시, 데이타 배선을 이루는 Ag 합금층의 합금 원소가 반도체층 위에 자연 발생적으로 형성되는 산화 규소막과 반응하여 합금 원소의 산화막을 형성할 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 절연 기판 위에 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금을 사용하여 게이트 전극 및 게이트 전극에 연장되는 게이트선을 포함하는 게이트 배선을 형성하고, 반도체층에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하고, 채널영역을 정의한다. 이어, 게이트 배선을 덮는 층간 절연막을 형성하고, 층간 절연막과 게이트 절연막에 소스 영역과 드레인 영역을 각각 드러내는 접촉 구멍을 형성하고, 소스 영역에 연결되는 소스 전극, 드레인 영역에 연결되는 드레인 전극 및 데이터선을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선을 덮는 보호막을 형성하고, 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성한 후, 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한다. 이 때, 데이터 배선을 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성할 수 있다.
여기서, 게이트 배선 또는, 데이타 배선은 산소 농도가 5000ppm이하로 존재하는 Ag 합금 타겟을 스퍼터링하여 Ag 합금층을 증착하고, Ag 합금층을 사진식각하여 형성하는 것이 유리하다. 보호막 형성을 위한 열처리 공정은 200℃ 이상에서 진행하는 것이 바람직한데, 이 때, 데이타 배선을 이루는 Ag 합금층의 합금 원소가 반도체층 위에 자연 발생적으로 존재하는 산화 규소막과 반응하여 합금 원소의 산화막을 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 표시 소자용 배선 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.
대면적, 고해상도 액정 표시 장치에 있어서, 저저항 금속 배선 개발은 절대적으로 요구되고 있다. 그러므로, 금속 중 가장 낮은 비저항을 가지는 Ag 재료에 대한 공정 개발은 매우 큰 관심을 받고 있다.
그러나, 액정 표시 장치에 적합한 Ag 재료의 배선 공정 개발을 위해서는 Ag의 재료적인 문제점들과 함께 공정에서 요구되는 문제들에 대한 해결이 요구되고 있다.
Ag은 유리에 대한 접착력이 떨어지고, 화학적 분위기(H2SO4, NaCl, KOH)에서 재료 특성이 쉽게 저하되는 단점을 가지고 있다. 이에 대한 해결을 위해서 합금 원소(alloying element)를 Ag에 첨가하는 방법은 매우 효율적이라 할 수 있다.
우선, 도 1 내지 도 8을 참조하여 Ag 합금에 대한 특성을 설명한다.
도 1은 Ag, AgAl, AgMg 및 Cr의 접착력 테스트 결과를 나타낸 그래프이다. 유리 기판 위에 두께 1㎛인 박막을 스퍼터링으로 적층한 후, 스크래치 테스터(scratch tester)로 접착력(adhesion)을 측정한 것이다.
스크래치 테스터는 시료를 일정 각도로 경사지게 한 후, 다이아몬드 팁(tip)으로 표면을 긁으면서 나오는 음파(acoustic emission)를 측정하는 도구이다. 파형은 박막이 파열될 때, 피크(peak)를 나타내며, 이 때의 로드(load)가 임계 로드(critical load)로서 박막과 기판과의 접착력을 나타내는 수치로 사용된다.
그래프에서 임계 로드를 살펴 보면, Ag이 약 20N이고, AgMg이 25N을 보여주고 있다. 또한, AgAl과 Cr은 35N 이하의 로드에서는 피크를 보여 주고 있지 않는다. 따라서, Ag에 Mg, Al등의 합금 원소를 첨가한 Ag 합금으로 기판 위에 배선을 형성하면, 기판과의 접착력을 개선시킬 수 있음을 알 수 있다.
아래의 표 1은 Ag, AgAl, AgMg의 어닐(anneal)에 따른 비저항 변화를 나타낸 그래프이다.
AgMg의 경우, Al에 가까운 비저항을 나타내고 있다.
AgAl의 경우, Al의 함량이 많아서 비저항이 높은데, Al의 함량을 낮추면 비저항을 충분히 낮출 수 있다.
열처리 온도 Ag AgMg (Mg: 1 at%) AgAl (Al: 5 at%)
As-dep 1.8732 2.284 7.54125
200℃ 1.7136 2.08 7.356
300℃ 1.5624 1.9184 7.146
400℃ 1.666 1.9472 6.279
500℃ 1.666 1.8784 6.381
600℃ 1.666 1.7344 6.426
700℃ 11.3008 1.948 7.5
도 1과 표 1에 따르면, Ag에 Mg나 Al과 같은 합금 원소를 적절한 비율로 첨가하여 배선을 형성하면, 기판과의 접착력을 개선하면서 비저항도 Ag에 가깝게 할 수 있음을 알 수 있다.
도 2 내지 도 5는 Ag 합금 타겟을 이용하여 Ag 합금층 / 규소 산화막 / 규소막 구조를 어닐 전후로 AES(Auger Electron Spectroscopy)로 분석한 데이터를 나타낸 것이다.
도 2는 AgMg 배선을 증착할 당시의 시편을 AES 분석한 결과를 나타내는 그래프이고, 도 3은 AgMg 배선을 400℃에서 진공 열처리한 후의 시편을 AES 분석한 결과를 나타내는 그래프이며, 도 4는 AgAl 배선을 증착할 당시의 시편을 AES 분석한 결과를 나타내는 그래프이고, 도 5는 AgAl 배선을 400℃에서 진공 열처리한 후의 시편을 AES 분석한 결과를 나타내는 그래프이다.
그래프에서 가로축의 스퍼터 에치 시간(sputter etch time)을 보면 어닐 전에는 8 min, 어닐 후에는 20 min으로 되어 있는데, 이는 어닐 전에는 표면 부근만 측정하였고, 어닐 후에는 계면까지 파고 들어가면서 측정한 것을 나타낸 것이다.
AgMg 또는 AgAl의 스퍼터링은 150℃에서 실시하였는데, 스퍼터링 직후에도 Ag 합금층의 표면에 합금 원소의 산화막 즉, MgO 또는 Al2O3형성됨을 알 수 있다.
진공 중 400℃ 열처리에 의하여 Mg 또는 Al이 계면으로 이동하여 계면의 산소화 함께 MgO 또는 Al2O3를 형성함을 알 수 있다. 또한, 산소는 어닐 전에도 표면에 나타나는 것으로 보아, Ag 합금의 증착 온도만으로도 표면으로 석출되는 것을 알 수 있다.
이러한 결과는 합금 원소 즉, Mg 또는 Al의 빠른 확산 속도와 표면 석출(surface segregation) 효과에 기인한 것이다. 특히, Mg에 대한 데이타를 보면 어닐 후엔 Mg가 표면과 계면에만 나타나게 되어 석출 효과가 큼을 알 수 있다.
위 데이터들에 대한 이론적 배경으로서 도 6a와 도 6b와 같은 모식도를 고려할 수 있다.
도 6a에 보인 바와 같이, Ag에 합금 원소로 Mg를 첨가하여 만들어낸 AgMg를 산소 분위기에서 열처리를 실시하면 도 6b에 보인 바와 같이, 합금 원소가 표면으로 이동하여 MgO를 형성한다.
또한, Mg는 계면으로도 이동하여 SiO2와 반응하여 MgO를 형성하는데, 이를 식 (1)과 같은 반응식으로 나타낼 수 있다.
2Mg + SiO2→2MgO + Si, ΔH298= - 143.7 (Kcal/mol) .... (1)
배선 박막 자체에서는 합금 원소들이 고갈되어 순수한 Ag에 가까운 낮은 비저항을 가지게 된다.
이와 같이, Ag 합금층의 표면과 계면에서는 합금 원소가 주성분인 새로운 화합물층 즉, 합금 원소의 산화막이 형성된다. 이 산화막은 Ag 합금층의 상ㆍ하부의 막 또는, 기판과의 접착력을 향상시킨다. 특히, 하부막이 규소막일 경우, 이러한 산화막은 Ag 합금층과 규소막 사이의 접촉 저항을 낮추고, Ag 합금층의 Ag가 규소막으로 확산하는 것을 억제하기 때문에, Ag 합금층과 규소막이 안정적으로 접촉하도록 한다.
위와 같은 반응은 유리가 견딜 수 있는 낮은 온도에서 이루어져야 하고, 또한 Ag 합금층의 합금 원소를 충분히 고갈시켜 Ag의 비저항을 충분히 낮추어 주어야 하므로 높은 확산 속도를 가진 합금 원소의 선택이 중요하다.
본 발명에서는 Ag 합금층에서 합금 원소의 확산 속도와 융점이 매우 밀접한 관계가 있음을 감안하여, Ag 합금층 내에서 합금 원소들이 표면과 계면으로 충분히 이동하는 확산 속도를 계산하고 이를 토대로 융점을 계산하고, 이에 대응되는 합금 원소를 결정하고자 한다.
예를 들어, 합금 원소의 확산이 250℃ 기준으로 이루어지고 있으며, 0.3㎛ 두께의 Ag 배선 박막을 10분 동안 이동할 수 있는 원소를 선택한다면,
확산 거리(characteristic diffusion length : )는
= 0.3㎛ .............. (2)
가 된다.
이 때, D는 확산 계수를 나타내고, t는 시간을 나타낸다.
식 (2)에 의하여 D = 1.5E-12 ㎠/sec가 되므로, 확산 계수가 이 수치 이상을 가지는 합금 원소를 선택하는 것이 바람직하다.
한편, 0.5 ×Tm (Tm: 합금 원소의 녹는 점)보다 작은 온도에서 입자 계면 확산이 전체 확산을 지배하므로,
T 〈 0.5 ×Tm .............. (3)
가 되어야 한다.
이 때, T는 현재 온도를 나타내고, Tm은 합금 원소의 융점을 나타낸다.
또한, 면심입방격자(FCC)의 결정 구조를 가지는 금속에 있어서, 그 확산 계수는 식 (4)을 따른다.
D = 0.3 ×exp (-8.5 ×Tm/T) ㎠/sec ..............(4)
이러한 조건을 고려할 때, 합금 원소가 가져야 하는 융점과 확산 계수 값의 영역을 규정할 수 있다.
도 7은 식(4)를 그래프에 도시한 것이다. 온도 T에는 523K(250℃)을 대입한 것이다. 그래프에서, x축은 융점 Tm, y축은 확산 계수 D를 나타낸 것이다.
그래프에서 알 수 있듯이, 합금 원소가 1.5E-12 ㎠/sec 이상의 확산 계수를 나타내기 위해서는 융점 Tm은 약 1500 K이하여야 한다.
도 8은 합금 원소로 적합한 융점과 엔탈피 값의 영역을 도시한 그래프이다.
위에서 얻은 융점 1500 K 보다 낮은 융점을 가지며, SiO2에 비해 산화막 형성 에너지가 큰 원소들을 표시한 것이다.
일반적으로, 저융점 원소는 낮은 표면 에너지를 가지고 있어 표면 석출이 크게 일어나는 경향이 있다. 따라서, 도 8에 보인 바와 같이, Li, Mg, Al, Sm, Mn 등을 합금 원소로 고려할 수 있다.
배선 재료로 이용되는 Ag 합금은 Ag와 Li, Mg, Al, Sm, Mn 등과 같은 합금 원소들 간의 2원계 합금 이외에, 이들 원소들 간의 3원계 또는 4원계 합금 까지도 포함할 수 있다.
이 때, 합금 원소의 구성 비율은 Ag 합금의 비저항을 고려하여 총 합 10 at% 이하가 되도록 한다. 예들 들어, Ag-a-b-c의 4원계 합금을 고려할 경우에 a, b, c의 구성 비율은 0.1at% ≤a ≤10 at%, 0.1at% ≤b ≤10 at%, 0.1at% ≤c ≤10 at%, a+b+c ≤10 at%로 하는 것이 바람직하다.
상술한 설명에 의하면, 적절한 합금 원소 예를 들어, Li, Mg, Al, Sm, Mn가 첨가된 Ag 합금으로 대화면 표시 장치에 적합한 저저항 배선을 형성할 수 있다. 또한, 이러한 Ag 합금으로 배선을 형성하는 경우에는 그와 접촉되는 접촉층과의 접착력과 접촉 저항을 향상시킬 수 있으며, 계면의 안정성을 확보할 수 있다.
그리고, 이러한 Ag 합금을 사용하여 반사형 액정 표시 장치의 반사 전극을 형성하는 것도 가능하다.
그러면, 이러한 물리적 특성을 가지는 Ag 합금 배선을 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 9 및 도 10을 참고로 하여 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 9는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 10은 도 9에 도시한 박막 트랜지스터 기판을 절단선 Ⅹ-Ⅹ'을 따라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 Ag 합금으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)에 사용되는 Ag 합금에는 Li, Mg, Al, Sm, Mn과 같이, 높은 확산 계수를 가지는 저융점 원소가 합금되어 있다. 이 때, Ag 합금에 합금되은 원소는 1.5E-12 ㎠/sec 이상의 확산 계수를 가지거나, 1500 K 이하의 융점을 가지는 것을 사용하는 것이 유리하다.
여기서, 게이트 배선(22, 24, 26)에 사용되는 Ag 합금은 Ag와 Li, Mg, Al, Sm, Mn등과 같은 합금 원소들 간의 2원계 합금 이외에, 이들 원소들 간의 3원계 또는 4원계 합금 까지도 포함할 수 있다. 이 때, 이들 합금 원소가 Ag 합금에서 10 at% 이하의 구성 비율을 가지도록 하는 것이 바람직하다.
이하에서 배선에 사용되는 Ag 합금은 상술한 게이트 배선을 위한 Ag 합금과 물리적 및 화학적 특성이 동일하므로, 이에 대한 설명은 생략한다.
언급한 바와 같이, Ag 합금은 유리 기판과의 접착력이 양호하기 때문에 게이트 배선(22, 24, 26)은 패턴의 들뜸이 없이 양호하게 기판(10)에 접착된다.
기판(10) 위에는 질화 규소 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 따위의 물질로 형성된 반도체층(40)이 섬 모양으로 있으며, 반도체층(40)의 상부에는 n형 불순물이 고농도로 도핑되어 있는 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 형성되어 있다.
그리고, 금속 산화막(510)이 저항성 접촉층(55, 56) 위에 형성되어 있다. 이 때, 금속 산화막(510)은 후술될 데이터 배선을 이루는 물질에 따라 MgO, Al2O3, Li2O 등으로 형성될 수 있다. 예를 들어, 데이터배선이 AgMg 또는, AgAl로 이루어진 경우에는 금속 산화막으로 MgO 또는, Al2O3가 형성된다.
금속 산화막(510) 및 게이트 절연막(30) 위에는 저저항을 가지는 Ag 합금의 금속 물질로 이루어진 데이터 배선(62, 64, 66, 68)이 형성되어 있다.
데이타 배선(62, 64, 66, 68)에 사용되는 Ag 합금도 게이트 배선(22, 24,26)과 동일하게 Li, Mg, Al, Sm, Mn과 같이, 높은 확산 계수를 가지는 저융점 원소가 합금 원소로 합금되어 형성되어 있다.
데이터 배선(62, 64, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54) 상단의 금속 산화막(510)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
이러한 구조에서 금속 산화막(510)이 데이터 배선(62, 64, 66. 68)을 이루는 Ag 합금층과 저항성 접촉층(51, 52)을 이루는 규소층의 사이에 형성되어 있어서, 두 층의 접촉 저항을 낮추어주는 동시에 두 층의 접착력을 향상시키고, Ag 합금층의 Ag가 규소층으로 확산하는 것을 억제한다.
데이터 배선(62, 65, 66, 68) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한,보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
그러면, 이러한 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 9 및 도 10과 도 11a 내지 도 15b를 참고로 하여 상세히 설명한다.
먼저, 도 11a 및 11b에 도시한 바와 같이, 기판(10) 위에 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하는 Ag 합금으로 이루어진 Ag 합금층을 증착하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선(22, 24, 26)을 형성한다.
이와 같이, Ag 합금으로 형성되는 게이트 배선(22, 24, 26)은 저저항 특성을 유지할 수 있고, 유리 기판과의 접착 특성이 양호하다.
액정 표시 장치 공정에서 요구되는 낮은 공정 온도는 합금 원소의 높은 확산 계수를 요구하고 있다. 그러므로 산화 성향이 큰 합금 원소가 Ag 합금층 내부에서 산화를 일으키지 못하도록 합금층내의 산소 온도를 최소한으로 줄이는 것이 요구된다. 합금 원소들이 Ag 합금층 내부에서 산화를 일으키면, 합금 원소의 확산 속도가 크게 줄어 상술한 바와 같은 효과를 얻을 수 없기 때문이다. 따라서, 게이트 배선을 위한 Ag 합금층을 증착하는 과정에서 Ag 합금 타겟내의 산소 농도를 5000 ppm 이하로 제한하는 것이 바람직하다. 또한, 탄소, 질소의 농도도 5000 ppm 이하로 제한하는 것이 유리하다.
이하에서 배선에 사용되는 Ag 합금층의 형성 방법은 상술한 게이트 배선을 위한 Ag 합금층의 형성 방법과 동일하므로, 이에 대한 설명은 생략한다.
이 후에, 200℃ 이상의 산소 분위기하에서 열처리를 통하여 게이트 배선(22, 24, 26)의 표면에 금속 산화막(도시하지 않음)을 형성할 수 있다. 이 때, 게이트 배선(22, 24, 26)이 AgMg로 형성된 경우에는 MgO가 이 계면에 형성되고, AgAl로 형성된 경우에는 Al2O3가 형성된다. 이 경우, 열처리를 통하여 합금 원소가 표면 및 계면으로 확산하기 때문에 배선의 비저항은 감소되고, 기판과의 접착력은 향상된다. 이에 대한 설명은 이미 도 2 내지 도 6b를 참조하여 설명한 바와 같다.
이러한 게이트 배선의 열처리는 별도로 해주지 않아도 후속 공정인 절연막 증착 공정에서 자연스럽게 이루어진다.
다음, 도 12a 및 도 12b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 수소화 비정질 규소막(40), 불순물이 도핑된 수소화 비정질 규소막(50)의 삼중막을 연속하여 적층하고 마스크를 이용한 사진 식각 공정으로 수소화 비정질 규소막(40)과 불순물이 도핑된 수소와 비정질 규소막(50)을 패터닝하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항 접촉층(50)을 형성한다.
다음, 도 13a 내지 도 13b에 도시한 바와 같이, 저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에 높은 확산 계수를 가지는 저융점 원소로 이루어진 Ag 합금으로 형성된 Ag 합금층을 증착한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 66, 68)을 형성한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로하여 그 사이에 노출된 저항성 접촉층을 식각하여 각각 소스 전극(65)에 접촉되는 저항성 접촉층(55)과 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
다음, 도 14a 및 14b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(70)을 형성한다. 이 때, 보호막(70)을 200℃ 이상의 온도 범위에서 적층하는 것이 바람직하다.
보호막(70)을 형성하는 공정에서, 소스 전극(65)과 저항성 접촉층 및 반도체층(55, 40)과 같은 규소막 사이 및 드레인 전극(66)과 저항성 접촉층 및 반도체층(56, 40)과 같은 규소막 사이에 금속 산화막(510)이 형성될 수 있다.
금속 산화막(510)이 형성되는 것은 데이타 배선(62, 65, 66, 68)을 형성하기 위한 Ag 합금층을 형성하기 전에 규소막(55, 56, 40) 위에 자연 발생적으로 형성되는 자연 산화막인 산화 규소막에 기인한다.
보호막 공정시의 열처리를 통하여 데이터 배선(62, 64, 66, 68)의 Ag 합금의 합금 원소가 계면으로 확산하여 산화 규소막을 치밀한 조직의 합금 원소의산화막(510)으로 만든다. 데이터 배선(62, 64, 66, 68)이 AgMg로 형성된 경우에는 MgO가 이 계면에 형성되고, AgAl로 형성된 경우에는 Al2O3가 형성된다.
이러한 합금 원소의 산화막(510)은 데이터 배선(62, 64, 66, 68)과 규소막(40, 55, 56)의 계면에서 두 층의 접촉 저항을 낮추고, 두층의 접착력을 향상시켜 주는 역할을 하는 등의 안정한 계면 특성을 가지게 한다. 또한, 데이터 배선(62, 64, 66, 68)은 배선 자체 내에서 합금 원소가 고갈되어 순수한 Ag의 특성에 가깝게 되어 비저항이 작게 되는 장점이 있다.
통상적인 경우, 데이터 배선을 형성하기 전에 규소막(40, 50) 표면에 HF 세정을 실시하지만(도 12b 참조), HF 세정을 하지 않더라도 합금 원소의 산화막에 의하여 반도체층 및 저항성 접촉층(40, 55, 56)과 같은 규소막과 그에 접촉되는 소스 전극 및 드레인 전극(65, 66)의 접촉 특성을 향상시킬 수 있다. 이 때, 규소막 위에 CVD(Chemical Vapor Deposition)에 의한 산화 규소막을 30Å이하로 증착한 후, 이를 이용할 수 도 있다.
다음, 도 15a 내지 도 15b에 도시한 바와 같이, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다.
이어, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트패드(86) 및 보조 데이터 패드(88)를 각각 형성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에서는 게이트 배선과 데이터 배선을 저저항을 가지는 Ag 합금 계열로 형성되어 있어서 대화면 고정세의 액정 표시 장치로의 적용에 유리하며, 각각의 배선과 그 상하부에 위치하는 배선층과의 접촉 저항을 낮추고 접착력을 향상시킬 수 있는 등의 계면 특성을 향상시킬 수 있다.
본 발명의 배선의 접촉 구조 및 제조 방법은 다결정 규소 박막 트랜지스터를 사용하는 박막 트랜지스터 기판에도 적용할 수 있다.
그러면, 도 16 및 도 17을 참고로 하여 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 16은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 17은 도 16에 도시한 박막 트랜지스터 기판을 절단선 ⅩⅦ-ⅩⅦ'을 따라 도시한 단면도이다.
절연 기판(100) 위에 다결정 규소로 이루어진 반도체층(121)이 섬 모양으로 형성되어 있다. 반도체층(121)에는 채널 영역(122), 고농도 불순물 영역인 소스 영역(125)과 드레인 영역(126) 그리고, 채널 영역(122)과 소스 영역(125)의 사이 및 채널 영역(122)과 드레인 영역(126)의 사이에 위치하는 저농도 불순물 영역인 엘디디 영역(123, 124)이 형성되어 있다.
엘디디 영역(123, 124)은 다결정 규소로 이루어지는 반도체층을 구비하는 박막 트랜지스터가 OFF 상태에서 발생하는 누설 전류를 최소화하기 위하여 채널영역(122)과 고농도 불순물 영역(125, 126)의 사이에 위치시킨 저항층이다.
절연 기판(100) 위에는 질화 규소 따위로 이루어진 게이트 절연막(120)이 반도체층(121)을 덮고 있다.
그리고, 게이트 절연막(120) 위에는 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하는 Ag 합금으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(141), 게이트선(141)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(141)으로 전달하는 게이트 패드(142) 및 게이트선(141)에 연결되되, 반도체층(121)의 채널영역(122)에 대응하는 게이트 전극(143)을 포함한다.
이와 같이, 게이트 배선을 Ag 합금으로 형성하는 경우에는 저저항 특성을 유지할 수 있고, 하부층과의 계면 특성이 양호하여 안정적인 계면 특성을 유지할 수 있다.
그리고, 게이트 배선(141, 142, 143)을 질화 규소 따위로 이루어진 층간 절연막(150)이 덮고 있다.
그리고, 층간 절연막(150)과 게이트 절연막(130)에는 소스 영역(125)을 드러내는 접촉 구멍(161)과 드레인 영역(126)을 드러내는 접촉 구멍(162)이 형성되어 있다.
그리고, 층간 절연막(150) 위에는 게이트 배선(141, 142, 143)과 같이 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하는 Ag 합금으로 이루어진 데이터 배선(171, 172, 173, 174)이 형성되어 있다. 데이터 배선은 게이트선(141)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 끝단에 연장되는 데이터 패드(172), 데이터선(171)에서 돌출하여 반도체층(121)의 소스 영역(125)에 접촉되는 소스 전극(173)과 소스 전극(173)에 대응하여 반도체층(121)의 드레인 영역(126)에 접촉되는 드레인 전극(174)을 포함한다.
그리고, 소스 전극(173)과 이에 접촉되는 반도체층(121)의 소스 영역(125)의 계면 및 드레인 전극(174)과 이에 접촉되는 반도체층(121)의 드레인 영역(126)의 계면에는 금속 산화막(510)이 형성되어 있다.
이 때, 금속 산화막(510)은 데이터 배선을 이루는 물질에 따라 MgO, Al2O3, Li2O 등으로 형성될 수 있다. 예를 들어, 데이터배선이 AgMg 또는 AgAl로 이루어진 경우에는 금속 산화막으로 MgO 또는 Al2O3가 형성된다.
금속 산화막(510)은 소스 전극(173)과 드레인 전극(174)을 이루는 Ag 합금층과 반도체층(121)을 이루는 규소층의 사이에 형성되어 그 계면에서 두 층의 접촉 저항을 낮추어주고, 두 층의 접착력을 향상시켜 주며, Ag 합금층(173, 174)의 Ag이 규소층(121)으로 확산하는 것을 억제하는 계면 클리너 역할을 하고 있다.
이러한 데이터 배선(171, 172, 173, 174)을 질화 규소로 이루어진 보호막(180)이 덮고 있다.
보호막(180)에는 드레인 전극(174) 및 데이터 패드(172)를 각각 드러내는 접촉 구멍(191, 192)이 형성되어 있으며, 층간 절연막(150)과 함께 게이트 패드(142)를 드러내는 접촉 구멍(193)이 형성되어 있다.
그리고, 보호막(180) 위에는 접촉 구멍(191)을 통하여 드레인 전극(174)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(201)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(192, 193)을 통하여 각각 데이터 패드(172) 및 게이트 패드(142)와 연결되어 있는 보조 데이터 패드(202) 및 보조 게이트 패드(203)가 형성되어 있다. 여기서, 화소 전극(201)과 보조 데이터 및 게이트 패드(172, 142)는 lTO 또는 IZO로 이루어져 있다.
그러면, 이러한 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 16 및 도 17과 도 18a 내지 도 22b를 참고로 하여 상세히 설명한다.
우선, 도 18a 내지 도 18b에 보인 바와 같이, 절연 기판(100) 위에 다결정 규소층을 형성한 후, 마스크를 이용한 사진 식각 공정을 진행하여 섬 모양의 반도체층(121)을 형성한다.
이 때, 다결정 규소층은 기판 위에 비정질 규소층을 증착한 후, 레이저 어닐링 혹은, 고온 고상화 등과 같은 규소 결정화 기술에 의하여 비정질 규소를 결정화하여 형성할 수 있다.
이어, 도 19a 내지 도 19b에 보인 바와 같이, 반도체층(121)을 덮는 게이트 절연막(130)과 높은 확산 계수를 가지는 저융점 원소가 합금되어 있는 Ag 합금으로 이루어진 Ag 합금층을 증착하고 패터닝하여 게이트선(141), 게이트 패드(142) 및 게이트 전극(143)을 포함하는 게이트 배선을 형성한다.
이어, 도 20a 내지 도 20b에 보인 바와 같이, 반도체층(121)에 고농도 불순물 영역인 소스 영역(125)과 드레인 영역(126) 및 저농도 불순물 영역인 엘디디 영역(123, 124)을 형성한다. 이 때, 게이트 전극(143)에 중첩되어 불순물이 도핑되지 않은 반도체층(121) 부분은 채널 영역(122)으로 정의된다.
반도체층(121)에 불순물 영역(123, 124, 125, 126)을 형성하기 위해서는, 게이트 전극(143)을 마스크로 하여 n형 불순물을 저농도로 도핑하는 저농도 불순물 도핑 공정을 진행하여 채널 영역(122)을 제외한 반도체층(121) 부분을 저농도로 도핑한다. 다음, 게이트 전극(143)과 그 주변부 즉, 반도체층(121)의 채널 영역(122) 및 엘디디 영역(123, 124)으로 정의되는 부분을 덮는 도핑 마스크를 형성한 다음, n형 불순물을 고농도로 도핑하는 고농도 불순물 도핑 공정을 진행하여 도핑 마스크에 의하여 블로킹되지 않는 반도체층(121)의 가장자리 부분을 고농도로 도핑한다.
이 때, 저농도로 도핑되었다가 다시 고농도로 도핑된 반도체층(121)의 가장자리 부분은 고농도 불순물 영역인 소스 영역(125)과 드레인 영역(126)이 되고, 저농도로 도핑되어 도핑 마스크에 의하여 고농도로 도핑되지 않은 부분은 저농도 불순물 영역인 엘디디 영역(123, 124)이 되고, 불순물이 도핑되지 않은 부분은 채널 영역(122)이 된다.
위에서는 저농도 불순물 도핑 공정 후, 도핑 마스크를 사용하는 고농도 불순물 도핑 공정을 실시하였지만, 이들의 순서를 바꾸어 진행해도 무방하다.
이어, 도 21a 내지 도 21b에 보인 바와 같이, 게이트 배선(141, 142, 143)을 포함하는 기판의 전면을 덮은 층간 절연막(150)을 형성한다. 이어서, 층간절연막(150)과 게이트 절연막(130)을 사진 식각 공정에 의하여 패터닝하여 소스 영역(125)을 드러내는 접촉 구멍(161)과 드레인 영역(126)을 드러내는 접촉 구멍(162)을 형성한다.
이어, 그 위에 게이트 배선과 동일하게 높은 확산 계수를 가지는 저융점 원소가 합금되어 있는 Ag 합금으로 이루어진 Ag 합금층을 증착하고 패터닝하여 게이트선(141)과 교차하는 데이터선(171), 데이터선(171)과 연결되어 접촉 구멍(161)을 통하여 소스 영역(125)에 연결되는 소스 전극(173), 데이터선(141)은 한쪽 끝에 연결되어 있는 데이터 패드(172) 및 소스 전극(173)과 분리되어 있으며 접촉 구멍(162)을 통하여 드레인 영역(126)에 연결되는 드레인 전극(174)을 포함하는 데이터 배선(171, 172, 173, 174)을 형성한다.
이어, 도 22a 내지 도 22b에 보인 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(180)을 형성한다. 이때, 보호막(180)을 200℃ 이상의 온도 범위에서 적층하는 것이 바람직하다.
보호막(180)을 형성하기 위한 열공정에서 소스 전극(173)과 반도체층(121) 사이 및 드레인 전극(174)과 반도체층(121)의 사이에 금속 산화막(510)이 형성될 수 있다. 이와 같이, 금속 산화막(510)이 형성되는 것은 데이타 배선(171, 172, 173, 174)을 형성하기 위한 Ag 합금층을 형성하기 전에 반도체층(121) 위에 자연 발생적으로 형성되는 자연 산화막인 산화 규소막에 기인한다.
보호막 공정시의 열처리를 통하여 데이터 배선(171, 172, 173, 174)의 Ag 합금의 합금 원소가 계면으로 확산하여 산화 규소막을 치밀한 조직의 합금 원소의 산화막(510)으로 만든다. 데이터 배선(171, 172, 173, 174)이 AgMg로 형성된 경우에는 MgO가 이 계면에 형성되고, AgAl로 형성된 경우에는 Al2O3가 형성된다.
이러한 합금 원소의 산화막(510)은 데이터 배선(171, 172, 173, 174)과 반도체층(121)의 계면에서 두 층의 접촉 저항을 낮추고, 두층의 접착력을 향상시켜 주는 역할을 하는 등의 안정한 계면 특성을 가지게 한다.
다음, 도 23a 내지 도 23b에 보인 바와 같이, 마스크를 이용한 사진 식각 공정으로 보호막(180)을 패터닝하여 드레인 전극(174)을 드러내는 접촉 구멍(191)과 데이터 패드(172)를 드러내는 접촉 구멍(192), 보호막(180)과 층간 절연막(150)을 함께 패터닝하여, 게이트 패드(142)를 드러내는 접촉 구멍(193)을 형성한다.
다음, 마지막으로 ITO막 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(191)을 통하여 드레인 전극(174)과 연결되는 화소 전극(201)과 접촉 구멍(192)을 통하여 데이터 패드(172)에 연결되는 보조 데이터 패드(202)와 접촉 구멍(193)을 통하여 게이트 패드(142)를 덮는 보조 게이트 패드(203)를 각각 형성한다.
이러한 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판에서도 게이트 배선과 데이터 배선을 저저항을 가지는 Ag 합금 계열로 형성되어 있어서 대화면 고정세의 액정 표시 장치로의 적용에 유리하며, 각각의 배선과 그 상하부에 위치하는 배선층과의 접촉 저항등의 계면 특성을 향상시킬 수 있다.
본 발명에 따르면, 적절한 합금 원소가 첨가된 Ag 합금의 배선을 형성할 경우에는 저저항 배선을 형성할 수 있어서 대화면 고정세의 제품의 특성을 향상시킬 수 있고, 상부 및 하부의 접촉 물질층과의 접촉 저항을 향상시킬 수 있으며, 계면의 안정성을 확보할 수 있어서 신뢰성 있는 액정 표시 장치를 제작할 수 있다.

Claims (29)

  1. 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성된 표시 소자용 배선.
  2. 청구항 1에 있어서,
    상기 합금 원소는 1.5E-12 ㎠/sec 이상의 확산 계수를 가지는 표시 소자용 배선.
  3. 청구항 1에 있어서,
    상기 합금 원소는 1500 K 이하의 융점을 가지는 표시 소자용 배선,
  4. 청구항 1에 있어서,
    상기 Ag 합금에 합금되어 있는 합금 원소는 상기 Ag 합금에 10at%이하의 구성 비율을 가지는 표시 소자용 배선.
  5. 청구항 1에 있어서,
    상기 합금 원소는 Li, Mg, Al, Sm, 혹은, Mn인 표시 소자용 배선.
  6. 청구항 1에 있어서,
    상기 Ag 합금이 반사형 액정 표시 장치의 반사 전극에 사용되는 표시 소자용 배선.
  7. 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성된 게이트 전극 및 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선에 절연되게 교차하는 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선,
    상기 소스 전극과 드레인 전극에 접촉되어 있고, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극과 함께 박막 트랜지스터를 이루는 반도체층,
    상기 드레인 전극에 연결되는 화소 전극
    을 포함하는 박막 트랜지스터 기판.
  8. 청구항 7에 있어서,
    상기 데이타 배선은 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성되어 있는 박막 트랜지스터 기판.
  9. 청구항 7 또는, 청구항 8에 있어서,
    상기 합금 원소는 1.5E-12 ㎠/sec 이상의 확산 계수를 가지는 박막 트랜지스터 기판.
  10. 청구항 7 또는, 청구항 8에 있어서,
    상기 합금 원소는 1500 K 이하의 융점을 가지는 박막 트랜지스터 기판.
  11. 청구항 7 또는, 청구항 8에 있어서,
    상기 Ag 합금에 합금되어 있는 합금 원소는 10at%이하의 구성 비율을 가지는 박막 트랜지스터 기판.
  12. 청구항 7 또는, 청구항 8에 있어서,
    상기 합금 원소는 Li, Mg, Al, Sm, 혹은, Mn인 박막 트랜지스터 기판.
  13. 청구항 7에 있어서,
    상기 게이트 배선은 절연 기판 위에 형성되고,
    상기 게이트 배선을 덮는 게이트 절연막을 더 포함하고,
    상기 게이트 절연막 위에 상기 반도체층이 형성되고,
    상기 반도체층 위에 상기 소스 전극과 상기 드레인 전극이 접촉되어 있고,
    상기 데이터 배선을 덮는 보호막을 더 포함하고,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 더 포함하고,
    상기 접촉 구멍을 통하여 상기 화소 전극이 상기 드레인 전극에 연결되는 박막 트랜지스터 기판.
  14. 청구항 13에 있어서,
    상기 반도체층은 수소화 비정질 규소로 형성되는 박막 트랜지스터 기판.
  15. 청구항 13에 있어서,
    상기 게이트 배선의 표면에 형성되는 산화막을 더 포함하는 박막 트랜지스터 기판.
  16. 청구항 13에 있어서,
    상기 소스 전극과 상기 반도체층 사이 및 상기 드레인 전극과 상기 반도체층 사이에 개재되는 상기 합금 원소가 산화막을 더 포함하는 박막 트랜지스터 기판.
  17. 청구항 7에 있어서,
    상기 반도체층은 절연 기판 위에 형성되되, 소스 영역, 드레인 영역 및 채널 영역을 포함하고,
    상기 반도체층을 덮는 게이트 절연막을 더 포함하고,
    상기 게이트 절연막 위에 상기 게이트 배선이 형성되고,
    상기 게이트 배선을 덮는 층간 절연막을 더 포함하고,
    상기 층간 절연막과 상기 게이트 절연막에 상기 소스 영역과 상기 드레인 영역을 각각 드러내는 접촉 구멍을 더 포함하고,
    상기 소스 전극이 상기 반도체층의 소스 영역에 연결되고, 상기 드레인 전극이 상기 반도체층의 드레인 영역에 연결되고,
    상기 데이터 배선을 덮는 보호막을 더 포함하고,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 더 포함하고,
    상기 접촉 구멍을 통하여 상기 화소 전극이 상기 드레인 전극에 연결되는 박막 트랜지스터 기판.
  18. 청구항 17에 있어서,
    상기 반도체층은 다결정 규소로 형성되는 박막 트랜지스터 기판.
  19. 청구항 17에 있어서,
    상기 소스 전극과 상기 반도체층 사이 및 상기 드레인 전극과 상기 반도체층 사이에 개재되는 상기 합금 원소의 산화막을 더 포함하는 박막 트랜지스터 기판.
  20. 절연 기판 위에 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금을 사용하여 게이트 전극 및 게이트선을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극, 드레인 전극 및 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  21. 청구항 20에 있어서,
    상기 데이타 배선을 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  22. 청구항 20 또는, 청구항 21에 있어서,
    상기 게이트 배선 또는, 데이타 배선은 산소 농도가 5000ppm이하로 존재하는 Ag 합금 타겟을 스퍼터링하여 Ag 합금층을 증착하고, 상기 Ag 합금층을 사진식각하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  23. 청구항 20에 있어서,
    상기 보호막 형성을 위한 열처리 공정은 200℃ 이상에서 진행하는 박막 트랜지스터 기판의 제조 방법.
  24. 청구항 23에 있어서,
    상기 보호막 형성을 위한 열처리 공정시, 상기 데이타 배선을 이루는 Ag 합금층의 합금 원소가 상기 반도체층 위에 자연 발생적으로 형성되는 산화 규소막과 반응하여 상기 합금 원소의 산화막을 형성하는 박막 트랜지스터 기판의 제조 방법.
  25. 절연 기판 위에 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 확산 계수가 높은 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금을 사용하여 게이트 전극 및 게이트 전극에 연장되는 게이트선을 포함하는 게이트 배선을 형성하는 단계,
    상기 반도체층에 불순물을 도핑하여 소스 영역 및 드레인 영역을 형성하고, 채널영역을 정의하는 단계
    상기 게이트 배선을 덮는 층간 절연막을 형성하는 단계,
    상기 층간 절연막과 상기 게이트 절연막에 상기 소스 영역과 상기 드레인 영역을 각각 드러내는 접촉 구멍을 형성하는 단계,
    상기 소스 영역에 연결되는 소스 전극, 상기 드레인 영역에 연결되는 드레인전극 및 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  26. 청구항 25에 있어서,
    상기 데이터 배선을 높은 확산 계수를 가지는 저융점 원소를 합금 원소로 하고, 적어도 하나 이상의 합금 원소가 합금되어 있는 Ag 합금으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  27. 청구항 25 또는, 청구항 26에 있어서,
    상기 게이트 배선 또는, 데이타 배선은 산소 농도가 5000ppm이하로 존재하는 Ag 합금 타겟을 스퍼터링하여 Ag 합금층을 증착하고, 상기 Ag 합금층을 사진식각하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  28. 청구항 25에 있어서,
    상기 보호막 형성을 위한 열처리 공정은 200℃ 이상에서 진행하는 박막 트랜지스터 기판의 제조 방법.
  29. 청구항 28에 있어서,
    상기 보호막 형성을 위한 열처리 공정시, 상기 데이타 배선을 이루는 Ag 합금층의 합금 원소가 상기 반도체층 위에 자연 발생적으로 존재하는 산화 규소막과 반응하여 상기 합금 원소의 산화막을 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020000044417A 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법 KR100720087B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000044417A KR100720087B1 (ko) 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP2001231153A JP2002151434A (ja) 2000-07-31 2001-07-31 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
US09/917,689 US6486514B2 (en) 2000-07-31 2001-07-31 Wiring line assembly for thin film transistor array substrate and a method for fabricating the same
US10/247,727 US6716660B2 (en) 2000-07-31 2002-09-20 Method for fabricating a wiring line assembly for a thin film transistor array panel substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044417A KR100720087B1 (ko) 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020011034A true KR20020011034A (ko) 2002-02-07
KR100720087B1 KR100720087B1 (ko) 2007-05-18

Family

ID=19681107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044417A KR100720087B1 (ko) 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Country Status (3)

Country Link
US (2) US6486514B2 (ko)
JP (1) JP2002151434A (ko)
KR (1) KR100720087B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US6790707B1 (en) * 2003-05-09 2004-09-14 Applied Materials, Inc. Method of preparing a sample of a semiconductor structure for adhesion testing
JP4367161B2 (ja) * 2004-02-10 2009-11-18 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
TWI231045B (en) * 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
JPWO2008136270A1 (ja) * 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
US8835909B2 (en) * 2008-08-04 2014-09-16 The Trustees Of Princeton University Hybrid dielectric material for thin film transistors
KR101264728B1 (ko) * 2009-10-23 2013-05-15 엘지디스플레이 주식회사 액정 표시 장치
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
KR102660292B1 (ko) 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
JP7210344B2 (ja) * 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
KR100471773B1 (ko) * 1997-09-19 2005-07-07 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
KR100483526B1 (ko) * 1997-10-23 2005-09-15 삼성전자주식회사 박막트랜지스터및그제조방법
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000206550A (ja) * 1999-01-13 2000-07-28 Hitachi Ltd 液晶表示装置
US6080310A (en) * 1999-03-17 2000-06-27 Alliedsignal Inc. Method of applying a slip-resistant coating to a spin-on filter using a fluidized bed coating apparatus, and spin-on filter which is a product thereof
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
US20030020170A1 (en) 2003-01-30
JP2002151434A (ja) 2002-05-24
KR100720087B1 (ko) 2007-05-18
US6486514B2 (en) 2002-11-26
US6716660B2 (en) 2004-04-06
US20020033484A1 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
KR100720087B1 (ko) 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
US8173492B2 (en) Method of manufacturing thin film transistor substrate
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
JP5215543B2 (ja) 薄膜トランジスタ基板
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
JP2007053363A5 (ko)
US20080173870A1 (en) Thin film transistor substrate and method of producing the same
KR102408021B1 (ko) 금속배선 및 이를 포함하는 표시 장치
KR101579453B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20050014822A (ko) 배선 재료 및 이를 이용한 배선 기판
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
CN100482853C (zh) 溅射靶
JP4738705B2 (ja) 配線材料及びそれを用いた配線基板
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JP2012109465A (ja) 表示装置用金属配線膜
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
KR102617444B1 (ko) 박막 트랜지스터 기판
KR100317619B1 (ko) 박막트랜지스터의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee