KR100317619B1 - 박막트랜지스터의제조방법 - Google Patents

박막트랜지스터의제조방법 Download PDF

Info

Publication number
KR100317619B1
KR100317619B1 KR1019980056446A KR19980056446A KR100317619B1 KR 100317619 B1 KR100317619 B1 KR 100317619B1 KR 1019980056446 A KR1019980056446 A KR 1019980056446A KR 19980056446 A KR19980056446 A KR 19980056446A KR 100317619 B1 KR100317619 B1 KR 100317619B1
Authority
KR
South Korea
Prior art keywords
forming
film
layer
contact hole
low resistance
Prior art date
Application number
KR1019980056446A
Other languages
English (en)
Other versions
KR20000040727A (ko
Inventor
김동환
박원규
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980056446A priority Critical patent/KR100317619B1/ko
Priority to US09/435,750 priority patent/US6569721B1/en
Priority to US09/435,579 priority patent/US6570183B1/en
Publication of KR20000040727A publication Critical patent/KR20000040727A/ko
Application granted granted Critical
Publication of KR100317619B1 publication Critical patent/KR100317619B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 불순물이 도핑된 실리콘층에 연결되는 드레인전극 또는 화소전극 등의 연결배선 형성 시에, 도핑된 실리콘층과 이에 접촉되는 연결배선 형성용 ITO 금속간의 접촉저항을 개선시킬 수 있는 박막 트랜지스터의 제조방법에 관한 것으로, 절연기판 상에 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 이용하여 제 1도전형의 불순물을 고농도로 도핑시킴으로써 상기 활성층에 소오스 및 드레인영역을 형성하는 공정과, 상기 구조 전면을 덮는 층간절연막을 형성하는 공정과, 상기 층간절연막을 패터닝하여 상기 소오스영역을 노출시키는 제 1 접촉홀을 형성하고 상기 제 1 접촉홀 내에 채워 상기 소오스영역과 전기적으로 연결되는 소오스전극을 형성하는 공정과, 상기 층간절연막 상에 상기 소오스전극을 덮는 보호막을 형성하고 상기 보호막 및 상기 층간절연막을 패터닝하여 드레인영역을 노출시키는 제 2 접촉홀을 형성하는 공정과, 상기 보호막 상에 제 2 접촉홀을 통해 상기 드레인영역과 접촉되도록 저저항금속막을 형성하는 공정과, 상기 저저항금속막 상에 상기 저저항금속막을 이루는 금속물질의 산화막으로 이루어진 투명한 도전물질을 증착하여 연결배선을 형성하는 공정을 구비한다.

Description

박막 트랜지스터의 제조방법
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 특히, 불순물이 도핑된 실리콘층에 연결되는 드레인전극 또는 화소전극 등의 연결배선 형성에 있어서, 도핑된 실리콘층과 이에 접촉되는 연결배선 형성용 ITO 금속간의 접촉저항을 개선시킬수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
비정질실리콘(a-Si) TFT-LCD (Thin Film Transistor-Liquid Crystal Display)는 노트북 PC 응용을 시작으로 모니터 등 다른 응용 분야로 그 비중이 점차 증대하고 있다. TFT-LCD 산업의 발전과 그 응용의 보편화는 크기의 증가와 해상도 증가에 의해 가속되었으며, 현재는 생산성 증대와 저가격화가 관건으로, 이를 위한 시도로 제조 공정의 단순화의 수율 향상의 관점에서 제조업체는 물론 관련 재료 산업과 재조장비 업체의 공동의 노력이 요구되고 있다.
도 1a내지 도 1d는 종래기술에 따른 트랜지스터 제조공정도이다.
도 1a와 같이, 유리 등의 절연기판(100)상에 산화실리콘을 증착하여 완충산화막 (102)을 형성한다. 그리고, 절연기판(100)상에 완충산화막(102)을 덮도록 다결정실리콘을 증착한 후, 패턴식각하여 활성층(104)을 형성한다.
도 1b와 같이, 절연기판(100)상에 활성층(104)을 덮도록 게이트절연막(106)을 형성한 후, 활성층(104)의 소정부분을 덮도록 게이트전극(108)을 형성한다.
게이트절연막(106)은 산화실리콘을 화학기상증착 방법으로 증착함으로써 형성되고, 게이트전극(108)은 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링하여 금속층을 증착한 후, 패턴식각함으로써 형성된다.
그리고 게이트전극(108)을 마스크로 하여 절연기판(100) 전면에 n형 불순물이온을 고농도로 도핑시킨다. 도면에는 n형 불순물만이 도시되어 있으나, 실제로 n형과 p형이 모두 가능하다.
n형 불순물이온을 고농도로 도핑시킨 결과, 활성층(104)에는 게이트전극(108) 양측부분에 각각의 고농도의 불순물영역(n+)이 형성된다. 이 영역은 이 후 형성되는 소오스/드레인전극과 전기적으로 연결되는 각각의 소오스/드레인영역(S1)(D1)이 된다.
도 1c와 같이, 상기 구조 전면을 덮도록 층간절연막(110)을 형성한 후, 소오스/영역(S1)을 노출시키도록 패턴식각하여 각각의 제 1콘택홀(c1)을 형성한다.
이 후, 층간절연막(110)상에 각각의 제 1콘택홀(c1)을 채우도록 금속층을 형성한 후, 소오스영역(S1)을 덮도록 패턴식각하여 소오스전극(112)을 형성한다.
이어서, 상기 구조 전면에 보호층(114)을 형성한다.
도 1d와 같이, 보호막(114)과 층간절연막(110) 상에 드레인영역(D1)을 노출시키는 제 2콘택홀(c2)을 형성한다. 그리고 보호막(114)상에 ITO(Indium Tin Oxide)금속을 증착한 후, 제 2콘택홀(c2)을 덮도록 패턴식각하여 연결배선(120)을 형성한다. 이 연결배선은(120)은 활성층(104)의 드레인영역(D1)과 연결된 드레인전극이면서 동시에 화소전극이 된다.
그러나, 종래의 기술에서는 불순물이 도핑된 실리콘층에 연결되는 드레인전극 또는 화소전극 등의 연결배선 형성에 있어서, 불순물이 도핑된 실리콘층인 드레인영역에 ITO금속이 증착되면서 산화막이 형성된다. 따라서, 이러한 산화막으로 인하여 드레인영역과 ITO금속간의 접촉저항이 커져서 이 후, 드레인영역과 연결되는 연결배선이 접촉불량되는 문제점이 발생하였다.
상기의 문제점을 해결하고자, 본 발명의 목적은 불순물이 도핑된 실리콘층에 연결되는 드레인전극 또는 화소전극 등의 연결배선 형성에 있어서, 불순물이 도핑된 실리콘층과 연결배선 형성용 ITO금속 간의 접촉저항을 개선시킬 수 있는 박막 트랜지스터의 제조방법을 제공하려는 것이다.
상기 목적들 달성하고자, 본 발명의 박막 트랜지스터의 제조방법은 절연기판 상에 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 이용하여 제 1도전형의 불순물을 고농도로 도핑시킴으로써 상기 활성층에 소오스 및 드레인영역을 형성하는 공정과, 상기 구조 전면을 덮는 층간절연막을 형성하는 공정과, 상기 층간절연막을 패터닝하여 상기 소오스영역을 노출시키는 제 1 접촉홀을 형성하고 상기 제 1 접촉홀 내에 채워 상기 소오스영역과 전기적으로 연결되는 소오스전극을 형성하는 공정과, 상기 층간절연막 상에 상기 소오스전극을 덮는 보호막을 형성하고 상기 보호막 및 상기 층간절연막을 패터닝하여 드레인영역을 노출시키는 제 2 접촉홀을 형성하는 공정과, 상기 보호막 상에 제 2 접촉홀을 통해 상기 드레인영역과 접촉되도록 저저항금속막을 형성하는 공정과, 상기 저저항금속막 상에 상기 저저항금속막을 이루는 금속물질의 산화막으로 이루어진 투명한 도전물질을 증착하여 연결배선을 형성하는 공정을 구비하는 것이 특징이다.
도 1a내지 도 1d는 종래기술에 따른 박막 트랜지스터 제조공정도이다.
도 2a내지 도 2e는 본 발명에 따른 불순물이 도핑된 실리콘층과 이에 접촉되는 투명도전막 간의 접촉저항을 개선하기 위한 박막 트랜지스터 제조공정도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판 102, 202. 완충산화막
104, 204. 활성층 106, 206. 게이트절연막
108, 208. 게이트전극 110, 210. 층간절연막
112, 212. 소오스전극 114, 214. 보호막
120, 220. 연결배선 S1, S2 소오스영역
D1, D2. 드레인영역 C1, C2, C3, C. 콘택홀
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a내지 도 2e는 본 발명에 따른 박막 트랜지스터 제조공정도이다.
도 2a와 같이, 유리 등의 절연기판(200)상에 산화실리콘을 화학기상증착방법을 이용하여 완충산화막(202)을 형성한다. 그리고 완충산화막(202)상에 다결정실리콘을 증착한 후, 소정영역 잔류되도록 식각패턴하여 활성층(204)을 형성한다.
활성층(204)은 다결정실리콘을 이용하는 방법 외에도 비정질실리콘을 이용하는 방법도 있다. 비정질실리콘을 이용하는 방법을 알아보면, 우선, 비정질실리콘을 증착한 후, 레이저빔 등을 이용하여 순간적으로 고온에서 가열함으로써 결정화시키고, 결정화된 실리콘층을 식각패턴함으로써 활성층이 형성된다.
완충산화막(202)은 다결정실리콘을 증착하는 과정에서 실리콘 성분이 기판 쪽으로 확산됨으로써 발생되는 결점(defect) 유발현상을 정지시키기 위한 것으로, 절연기판(2000과 활성층(204)사이에서 완충 역할을 한다.
도 2b와 같이, 완충산화막(202)상에 활성층(204)을 덮도록 게이트절연막(206)을 형성한다. 그리고 게이트절연막(206)상에 활성층(204)을 덮도록 금속층을 형성한 후, 활성층(204)의 일부를 덮도록 패턴식각하여 게이트전극(208)을 형성한다. 게이트전극(208) 형성용 금속층은 알루미늄 또는 몰리브덴 등의 금속을 이용하며, 스퍼터링 방법으로 형성된다.
게이트전극(208)을 마스크로 이용하여 절연기판(200) 전면에 n형의 불순물이온을 고농도로 도핑시킨다. 이 결과, 활성층(204)에는 게이트전극(208) 양측부분에 고농도의 불순물영역(n+)이 형성된다. 고농도의 불순물영역(n+)은 이 후의 공정을 거쳐 소오스/드레인전극과 연결되는 소오스/드레인영역(S2)(D2)이 된다.
도 2c와 같이, 상기 구조 전면에 층간절연막(210)을 형성한 후, 활성층(204)의 소오스영역(S2)이 노출되는 시점까지 식각하여 각각의 제 1콘택홀(c3)을 형성한다.
그리고, 층간절연막(210)상에 금속층을 형성한 후, 제 1콘택홀(c3)을 덮어 소오스영역(S2)과 연결되도록 패턴식각하여 소오스전극(212)을 형성한다.
이 후, 상기 구조 전면을 덮도록 보호막(214)을 형성한다.
도 2d와 같이, 드레인영역(D2)을 노출시키도록 보호막(214)을 패턴식각하여 제 2콘택홀(c4)을 형성한다. 그리고, 보호막(214)상에 제 2콘택홀(c4)을 덮도록 저저항을 갖는 In금속막, Sn금속막 또는 In 과 Sn의 합금막(218) 중 어느하나의 금속막을 형성한다. 이하에서 In금속막, Sn금속막 또는 In 과 Sn의 합금막 등의 금속막(218)을 저저항금속막이라 칭한다. 이 저저항금속막(218)은 100 ∼ 200Å정도의 두께범위를 갖는다.
도 2e와 같이, 저저항금속막(218) 상에 ITO금속을 스퍼터링 또는 화학기상증착 등의 방법으로 증착한 후, 드레인영역(D2)을 노출시키는 제 2콘택홀(c4)을 덮도록 패턴식각하여 연결배선(220)을 형성한다.
저저항금속막(218)은 ITO금속 증착공정과 후속공정의 산화분위기에서 일부를 제외하고 산화되어 투명해진다. 특히, 제 2콘택홀(c4)부분은 산화되는 경향이 낮아서 접촉저항을 줄일 수 있다.
이 연결배선은(220)은 활성층의 드레인영역(D1)과 연결된 드레인전극이면서 동시에 화소전극이 된다.
이 후, 연결배선(220) 형성용 마스크를 이용하여 저저항금속막(218)을 패터닝한다.
여기에서, 저저항금속막(218) 상에 ITO금속 대신 IZO(Indium Zinc Oxide)금속을 증착한 경우에는 저저항금속막으로는 In, Zn 또는 In 과 Zn과의 합금 등이 이용된다.
상술한 바와 같이, 본 발명에서는 불순물이 도핑된 실리콘층에 연결되는 드레인전극 또는 화소전극 등의 연결배선 형성 시, 도핑된 실리콘층과 이에 접촉되는 ITO 사이에 저저항금속막을 개재시킴으로써 접촉저항을 크게 낮출 수 있다. 또한, 저저항금속막은 연결배선을 형성하기 위한 포토마스크를 이용하여 패터닝됨으로써 별도의 마스크가 추가되지 않는 잇점이 있다.

Claims (4)

  1. 절연기판 상에 활성층을 형성하는 공정과,
    상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,
    상기 게이트전극을 마스크로 이용하여 제 1도전형의 불순물을 고농도로 도핑시킴으로써 상기 활성층에 소오스 및 드레인영역을 형성하는 공정과,
    상기 구조 전면을 덮는 층간절연막을 형성하는 공정과,
    상기 층간절연막을 패터닝하여 상기 소오스영역을 노출시키는 제 1 접촉홀을 형성하고 상기 제 1 접촉홀 내에 채워 상기 소오스영역과 전기적으로 연결되는 소오스전극을 형성하는 공정과,
    상기 층간절연막 상에 상기 소오스전극을 덮는 보호막을 형성하고 상기 보호막 및 상기 층간절연막을 패터닝하여 드레인영역을 노출시키는 제 2 접촉홀을 형성하는 공정과,
    상기 보호막 상에 제 2 접촉홀을 통해 상기 드레인영역과 접촉되도록 저저항금속막을 형성하는 공정과,
    상기 저저항금속막 상에 상기 저저항금속막을 이루는 금속물질의 산화막으로 이루어진 투명한 도전물질을 증착하여 연결배선을 형성하는 공정을 구비하는 박막 트랜지스터 형성방법.
  2. 청구항 1에 있어서,
    상기 저저항금속막을 In, Sn 또는 In 과 Sn과의 합금으로 형성하는 것이 특징인 박막 트랜지스터의 제조방법.
  3. 청구항 1에 있어서,
    상기 연결배선을 ITO(Indium Tin Oxide) 또는 IZO(Indium Zine Oxide)으로 형성하는 것이 특징인 박막 트랜지스터의 제조방법.
  4. 청구항 1에 있어서,
    상기 저저항금속막은 100 ∼ 200Å정도의 두께범위로 형성된 것이 특징인 박막 트랜지스터의 제조방법.
KR1019980056446A 1998-12-19 1998-12-19 박막트랜지스터의제조방법 KR100317619B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980056446A KR100317619B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터의제조방법
US09/435,750 US6569721B1 (en) 1998-12-19 1999-11-08 Method of manufacturing a thin film transistor to reduce contact resistance between a drain region and an interconnecting metal line
US09/435,579 US6570183B1 (en) 1998-12-19 1999-11-08 Liquid crystal display for preventing galvanic phenomenon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056446A KR100317619B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터의제조방법

Publications (2)

Publication Number Publication Date
KR20000040727A KR20000040727A (ko) 2000-07-05
KR100317619B1 true KR100317619B1 (ko) 2002-05-13

Family

ID=19563960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056446A KR100317619B1 (ko) 1998-12-19 1998-12-19 박막트랜지스터의제조방법

Country Status (2)

Country Link
US (1) US6569721B1 (ko)
KR (1) KR100317619B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855852A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 半導体装置及びその製造方法
JP3784478B2 (ja) 1995-11-24 2006-06-14 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
JP2000003966A (ja) * 1998-06-15 2000-01-07 Nec Corp 半導体記憶装置及びその製造方法
US6271122B1 (en) * 1999-07-12 2001-08-07 Advanced Micro Devices, Inc. Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device

Also Published As

Publication number Publication date
KR20000040727A (ko) 2000-07-05
US6569721B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR100225098B1 (ko) 박막트랜지스터의 제조방법
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100308854B1 (ko) 액정표시장치의제조방법
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
KR20050050486A (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
JP3545717B2 (ja) フィルムトランジスタ製造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR100317619B1 (ko) 박막트랜지스터의제조방법
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
KR100296112B1 (ko) 박막 트랜지스터의 제조방법
US5466618A (en) Method for fabricating a thin film transistor for a liquid crystal display
JP2576436B2 (ja) 液晶表示装置
JP2004144826A (ja) 液晶表示装置とその製造方法
KR100672623B1 (ko) 액정표시장치 제조방법
KR100329600B1 (ko) 박막 트랜지스터의 제조방법
US6570183B1 (en) Liquid crystal display for preventing galvanic phenomenon
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판
JPH0621465A (ja) 半導体装置とその作製方法
CN111613578A (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 18

EXPY Expiration of term