KR100308854B1 - 액정표시장치의제조방법 - Google Patents

액정표시장치의제조방법 Download PDF

Info

Publication number
KR100308854B1
KR100308854B1 KR1019980056785A KR19980056785A KR100308854B1 KR 100308854 B1 KR100308854 B1 KR 100308854B1 KR 1019980056785 A KR1019980056785 A KR 1019980056785A KR 19980056785 A KR19980056785 A KR 19980056785A KR 100308854 B1 KR100308854 B1 KR 100308854B1
Authority
KR
South Korea
Prior art keywords
source
forming
film
metal oxide
oxide film
Prior art date
Application number
KR1019980056785A
Other languages
English (en)
Other versions
KR20000041018A (ko
Inventor
박용인
이상걸
최재범
이종훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019980056785A priority Critical patent/KR100308854B1/ko
Priority to US09/435,579 priority patent/US6570183B1/en
Publication of KR20000041018A publication Critical patent/KR20000041018A/ko
Application granted granted Critical
Publication of KR100308854B1 publication Critical patent/KR100308854B1/ko
Priority to US10/396,333 priority patent/US6867076B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히, 소오스/드레인전극과 연결되는 연결배선 형성 시에 있어서, 소오스/드레인전극 형성용 금속과 화소전극 형성용 ITO(Indium Tin Oxide)간의 접촉 시에 발생되는 갈바닉(galvanic)현상을 방지할 수 있는 액정표시장치의 제조방법에 관한 것으로, 절연기판에 게이트전극과 소오스/드레인전극을 갖는 트랜지스터를 제조하는 공정과, 상기 트랜지스터의 상기 소오스/드레인전극과 접촉되는 도전막을 형성하는 공정과, 상기 도전막을 산소분위기 또는 대기 상태에서 열처리하여 상기 소오스/드레인전극과 접촉되는 부분에서 도전성을 갖고 절연막과 접촉되는 부분에서 절연성을 갖는 투명한 금속산화막을 형성하는 공정과, 상기 금속산화막 상에 상기 소오스/드레인전극과 연결되는 연결배선을 형성하는 공정을 구비한다.
따라서, 본 발명에서는 소오스/드레인전극과 이에 연결되는 연결배선 사이에 투명산화도전막을 개재시킴으로써, 드레인전극 형성용 금속과 연결배선 형성용 ITO 간의 접촉 시에 발생되는 갈바닉(galvanic)현상을 방지할 수 있다. 또한, 본 발명의 금속산화막은 절연특성 및 도전특성을 모두 가지고 있기 때문에 연결배선 형성 시 별도로 식각되지 않는다. 따라서, 금속산화막 포토공정이 생략가능하므로, 전체 공정이 단순화된 잇점이 있다.

Description

액정표시장치의 제조방법
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히, 소오스/드레인전극과 연결되는 화소전극 형성공정에 있어서, 소오스/드레인전극 형성용 금속과 화소전극 형성용 ITO(Indium Tin Oxide)간의 접촉 시에 발생되는 갈바닉(galvanic)현상을 방지할 수 있는 액정표시장치의 제조방법에 관한 것이다.
비정질실리콘(a-Si) TFT-LCD (Thin Film Transitor-Liquid Crystal Display)는 노트북 PC 응용을 시작으로 모니터 등 다른 응용 분야로 그 비중이 점차 증대하고 있다. TFT-LCD 산업의 발전과 그 응용의 보편화는 크기의 증가와 해상도 증가에 의해 가속되었으며, 현재는 생산성 증대와 저가격화가 관건으로, 이를 위한 시도로 제조 공정의 단순화의 수율 향상의 관점에서 제조업체는 물론 관련 재료 산업과 재조장비 업체의 공동의 노력이 요구되고 있다.
도 1a 내지 도 1c는 종래기술에 따른 액정표시장치의 제조공정도이다.
도 1a와 같이, 유리 등의 절연기판(100)상에 버퍼층(102)을 형성한다.
그리고, 버퍼층(102)상에 다결정실리콘을 증착한 후, 소정영역 패턴식각하여 활성층(108)을 형성한다. 활성층(108)을 형성하는 방법은 이외에도 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성할 수도 있다.
이 후, 버퍼층(102)상에 활성층(108)을 덮도록 게이트절연막(106)을 형성한다. 그리고, 게이트절연막(106) 상에 스퍼터링 등의 방법으로 금속막을 증착한 후, 패턴식각하여 게이트전극(110)을 형성한다.
그리고, 게이트전극(110)을 이온블로킹 마스크로 이용하여 상기 구조 전면에 N 또는 P타입의 불순물(112)을 고농도로 도핑한다. 이 과정에서, 활성층(108)에는 게이트전극(110) 양측에 불순물영역(108a)이 형성되며, 이 영역은 이 후 소오스/드레인영역으로 이용된다.
도 1b와 같이, 게이트절연막(108)상에 제 1보호막(120)을 형성한 후, 불순물영역인 소오스/드레인영역(108a)을 노출시키는 각각의 제 1콘택홀(h1)을 형성한다. 여기에서 제 1보호막(120) 상에 형성된 각각의 제 1콘택홀(h1)은 소오스/드레인영역(108a)과 이 후 형성되는 소오스/드레인전극을 전기적으로 연결시키는 연결통로가 된다.
이 후, 제 1보호막(120) 상에 금속층을 형성한 후, 각각의 제 1콘택홀(h1)을 덮도록 패턴식각하여 소오스/드레인전극(122)을 형성한다. 소오스/드레인전극(122) 형성용 금속층으로는 통상적으로 알루미늄(Al)금속을 이용한다.
도 1c와 같이, 상기 구조 전면을 덮도록 제 2 보호막(124)을 형성한 후, 소오스/드레인전극(122)을 노출시키는 각각의 제 2콘택홀(h2)을 형성한다. 제 2보호막(124)상에 형성된 제 2콘택홀(h2)은 소오스/드레인전극(122)과 이 후 형성될 연결배선(126)을 전기적으로 연결시키는 연결통로가 된다.
이어서, 제 2보호막(124)상에 ITO를 형성한 후, 각각의 제 2콘택홀(h2)을 덮도록 패턴식각함으로써 소오스/드레인전극(122)과 연결되는 연결배선(126)을 형성한다.
따라서, 종래의 기술에서는 소오스/드레인전극(122)과 연결배선(126) 사이에 제 2보호층을 개재시킴으로써 소오스/드레인전극(122)과 연결배선(126) 간의 접촉면적을 최소화하였다.
그러나, 종래의 기술에서는 소오스/드레인전극 형성용 알루미늄 금속에 직접적으로 ITO가증착되므로, 증착공정 진행 시에 발생되는 열에 의해 ITO 성분이 알루미늄 금속에 침투되어 녹는 갈바닉현상을 효과적으로 제어하지 못할 뿐더러, 소오스/드레인전극 형성용 알루미늄 금속과 ITO 접촉면적을 최소화하기 위하여 2회에 걸친 보호막 형성/콘택홀 형성 등이 수반되기 때문에 공정이 복잡해지는 문제점이발생되었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 소오스/드레인전극과 이에 연결되는 연결배선 사이에 발생되는 갈바닉현상을 방지할 수 있는 액정표시장치의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 액정표시장치의 제조방법은 절연기판에 게이트 전극과 소오스/드레인전극을 갖는 트랜지스터를 제조하는 공정과, 상기 트랜지스터의 상기 소오스/드레인전극과 접촉되는 도전막을 형성하는 공정과, 상기 도전막을 산소분위기 또는 대기 상태에서 열처리하여 상기 소오스/드레인전극과 접촉되는 부분에서 도전성을 갖고 절연막과 접촉되는 부분에서 절연성을 갖는 투명한 금속산화막을 형성하는 공정과, 상기 금속산화막 상에 상기 소오스/드레인전극과 연결되는 연결배선을 형성하는 공정을 구비하는 것이 특징이다.
도 1a 내지 도 1c는 종래기술에 따른 액정표시장치의 제조공정도이다.
도 2a 내지 도 2d는 본 발명에 따른 제 1실시예로, 본 발명의 기술을 코플래나 구조에 적용한 것을 보인 액정표시장치의 제조공정 단면도이다.
도 3a 내지 도 3d은 본 발명에 따른 제 2실시예로, 본 발명의 기술을 역스테거구조에 적용한 것을 보인 액정표시장치의 제조공정 단면도이다.
도 4a 내지 도 4c는 본 발명에 따른 제 3실시예로, 본 발명의 기술을 BBC(Buried Bus Coplanar)구조에 적용한 것을 보인 액정표시장치의 제조공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2d는 본 발명에 따른 액정표시장치의 제조공정도로, 코플래나(coplanar) 구조를 적용하여 설명한다.
도 2a와 같이, 유리 등의 절연기판(200)상에 버퍼층(202)을 형성한다.
그리고, 버퍼층(202)상에 다결정실리콘을 화학기상증착방법으로 증착한 후, 패턴식각하여 활성층(208)을 형성한다. 활성층(208)은 상기와 같은 다결정실리콘을 이용하거나 이밖에도 비정질실리콘을 증착시킨 후에 결정화시키어 형성하는 방법도있다. 버퍼층(202)은 절연기판(200)상에 다결정실리콘 증착 시 실리콘 성분이 기판쪽으로 확산되지 못하도록 완충 역할을 한다.
절연기판(200)상에 활성층(208)을 덮도록 게이트절연막(206)을 형성한다. 그리고, 게이트절연막(206) 상에 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링하여 금속층을 형성한 후 포토리쏘그래피 방법으로 패터닝하여 게이트전극(212)을 형성한다. 게이트전극(212)을 이온블로킹 마스크로 이용하여 N형 또는 P형의 불순물이온(214)을 고농도로 도핑한다. 이 때, 게이트절연막(206) 두께에 따라 도핑되는 불순물이온(214)의 에너지 세기 정도가 달라진다.
불순물이온 도핑 결과, 활성층(208)에는 게이트전극(212) 양측에 불순물영역(208a)이 형성되며, 이 영역은 이 후 소오스/드레인전극과 연결되는 소오스/드레인영역으로 이용된다.
도 2b와 같이, 게이트절연막(206)상에 보호막(220)을 형성한 후, 소오스/드레인영역(208a)을 노출시키도록 각각의 콘택홀을 형성한다.
그리고, 보호막(220)상에 각각의 콘택홀을 채워 소오스/드레인영역(208a)과 접촉되도록 소오스/드레인전극(222)을 형성한다. 이 소오스/드레인전극(222)은 알루미늄 또는 몰리브덴 등의 금속을 스퍼터링 방법으로 증착한 금속층을 패터닝함으로써 형성된다.
도 2c와 같이, 보호막(220)상에 소오스/드레인전극(222)을 덮도록 도전막(224)을 형성한다. 도전막으로는 티타늄(Titanium) 또는 인듐(Indium), 아연(Zn) 등의 금속을 이용한다.
도 2d와 같이, 300℃ 이하의 온도범위에서 도전막에 열처리(226) 공정을 진행시킨다.
도전막은 열처리(226) 공정이 진행됨에 따라, 산화되어 금속산화막(230)이 된다. 이 금속산화막(230)은 투명하면서 도전성질을 갖고, 광투과율도 우수하다.
간단히 도전막으로 티타늄을 예로들어 설명하면, 티타늄은 대기 중에 노출된 상태에서 또는 산소분위기에서 산소와 반응하여 산화티타늄(TiOx)이 형성된다. 이 때, 산화티타늄(TiOx)은 공정을 진행시키는 온도, 산화시간 또는 분위기 등의 여러 조건에 따라 TiO, TiO2, TiO3형태로 형성된다. 티타늄 자체는 불투명한 막 성질을 갖고 있으나, TiO2, TiO3제외한 TiO 는 투명한 막이 되므로, 본 발명에서는 투명하면서 도전성질을 갖는 TiO 를 형성해야 한다.
이어서, 금속산화막(230)상에 ITO를 증착한 후, 소오스/드레인전극(222)과 연결되도록 패턴식각함으로써 연결배선(232)이 형성된다. 따라서, 연결배선(232)은 금속산화막(230)을 통하여 소오스/드레인전극(222) 및 소오스/드레인영역(208a)과 연결된다.
이 금속산화막(230)은 소오스/드레인전극(222)과 대응된 부위에서는 도전성질을 갖고 있으며, 절연막과 대응된 부위에서는 절연성질을 갖는다. 따라서, 본 발명에서는 금속산화막(230)은 상기와 같은 성질을 갖고 있고, 또한, 하부의 소오스/드레인전극(222)이 보일 정도로 투명하므로 별도로 식각하지 않아도 된다. 그러므로, 금속산화막(230)을 제거하기 위한 포토공정이 필요없으며, 또한,연결배선(232)이 소오스/드레인전극과 직접적으로 접촉되지 않으므로 갈바닉현상이 진행되지 않는다.
상기의 방법 외에도 연결배선(232) 형성 시, 연결배선을 패터닝하기 위한 포토마스크를 이용하여 ITO 와 동시에 금속산화막을 동시에 패턴식각할 수도 있다.
도 3a 및 도 3d은 본 발명에 따른 제 2실시예로, 본 발명의 기술을 역스테거구조에 적용한 것을 보인 액정표시장치의 제조공정 단면도이다.
도 3a와 같이, 유리 등의 절연기판(300)상에 알루미늄 등의 금속을 스퍼터링한 후, 패턴식각하여 게이트전극(310)을 형성한다. 이 후, 절연기판(300) 상에 게이트전극(310)을 덮도록 게이트절연막(306)을 형성한다.
도 3b와 같이, 게이트절연막(306)상에 불순물이 도핑되지 않은 비정질실리콘층, 불순물이 고농도로 도핑된 비정질실리콘층과 금속층을 순차적으로 형성한다. 그리고, 금속층, 불순물이 고농도로 도핑된 비정질실리콘층과 불순물이 도핑되지 않은 비정질실리콘층을 게이트전극(310)과 대응하는 부분에만 잔류하도록 포토리쏘그래피 방법으로 패터닝한 후, 다시, 금속층 및 불순물이 고농도로 도핑된 비정질실리콘층을 게이트전극(310)의 중앙 부분과 대응하는 부분이 제거되도록 패터닝하여 활성층(306)과 소오스/드레인전극(322)을 형성한다. 활성층(306)과 소오스/드레인전극(322) 사이에 개재된 도면번호 314는 불순물이 고농도로 도핑된 비정질실리콘으로 이루어진 오믹콘택층(314)이다.
도 3c와 같이, 상기 구조에 도전막(324)을 형성한다. 이때, 도전막(324)으로는 티타늄, 인듐, 아연 등의 금속이 이용된다. 그리고, 도전막(324)을 대기중 또는산소 등의 분위기에 노출된 상태와 300℃ 이하의 온도범위에서 열처리공정을 진행시킨다.
도 3d와 같이, 도전막(324)은 상기의 열처리 공정이 진행됨에 따라 산화되어 투명하고 도전성을 갖는 금속산화막(330)으로 변하게된다. 이 후, 투명산화도전층(330)상에 ITO를 증착하고 포토리쏘그래피 방법으로 패터닝하여 연결배선(332)을 형성한다. 이 연결배선(322)은 금속산화막(330)을 통해 소오스/드레인전극(322)과 전기적으로 연결된다.
금속산화막은 투명하고 광투과율이 우수하므로 상기와 같이 식각공정을 진행시키지 않고 상부에 직접 연결배선을 형성할 수도 있고, 또는 연결배선 형성 시 연결배선과 함께 패턴식각될 수도 있다.
도 4a 내지 도 4c는 본 발명에 따른 제 3실시예로, 본 발명의 기술을BBC(Buried Bus Coplanar)구조에 적용한 것을 보인 액정표시장치의 제조공정 단면도이다.
도 4a와 같이, 유리 등의 절연기판(400)상에 소오스전극(422)을 구비한 데이타라인(도면에 미표시됨)을 형성한다.
그리고, 절연기판(400)상에 소오스전극(422)을 구비한 데이타라인을 덮도록 산화실리콘 등을 증착함으로써 층간절연막(406)을 형성한다.
이 후, 층간절연막(406) 상에 비정질실리콘을 증착한 후 레이저빔 조사 등을 이용하여 결정화시킨다. 이 결정화된 실리콘층을 소정영역 잔류되도록 패턴식각하여 활성층(408)을 형성한다.
그리고 층간절연막(406) 상에 활성층(408)을 덮도록 게이트절연막(410)을 형성한 후, 게이트절연막(410)상에 게이트전극(412)을 구비하는 게이트라인(도면에 미표시됨)을 형성한다. 게이트전극(412)을 이온블로킹 마스크로 이용하여 상기 구조 전면에 고농도의 N형 또는 P형의 불순물(414)을 고농도로 도핑시킨다.
상기 불순물 도핑에 의해, 활성층(408)에는 게이트전극(412) 양측에 불순물영역인 소오스/드레인영역(도면번호 408a로 점선처리된 부분)이 형성된다.
도 4b와 같이, 게이트절연막(410)상에 보호막(420)을 형성한 후, 소오스전극(422)을 구비한 데이타라인 및 소오스/드레인영역(408a)을 노출시키는 각각의 콘택홀을 형성한다.
그리고, 보호막(420) 상에 각각의 콘택홀을 통해 소오스전극(422)을 구비한 데이타라인 및 소오스/드레인영역(408a)과 접촉되는 덮도록 도전막(424)을 형성한다. 도전막(424)으로는 상기에서도 언급하였듯이 티타늄(Ti), 인듐(In) 또는 아연(Zn) 등의 금속이 이용된다.
이 후, 도전막(424)을 300℃ 이하의 온도범위에서 열처리(426)공정을 진행시킨다. 열처리공정이 진행되는 동안 도전막(424)은 대기중 또는 산소 등의 분위기에 노출된 상태에 있다.
도 4c와 같이, 상기의 열처리 공정으로 인해, 도전막은 산화되어 금속산화막(430)이 된다. 이 후, 금속산화막(430)상에 ITO를 이용하여 연결배선(432)을 형성한다. 이 금속산화막(430)은 하부 층이 보일정도로 투명하고 광투과율이 우수한 성질을 갖고 있다.
상기와 같이, 금속산화막(430)은 소오스전극(422) 또는 소오스/드레인영역(408a)을 덮는 부분에서는 도전성질을 갖고, 보호막과 대응된 부분에서는 절연성질을 갖고 있으므로, 별도의 식각공정을 진행시키지 않고 직접 연결배선을 형성할 수도 있고, 또는 연결배선 형성 시 함께 패턴식각될 수도 있다.
상술한 바와 같이, 본 발명에서는 소오스/드레인전극과 이에 연결되는 연결배선 사이에 금속산화막을 개재시킴으로써 마스크 추가공정없이 갈바닉(galvanic) 현상을 방지할 수 있다. 또한, 본 발명에서는 금속산화막이 절연특성 및 도전특성을 모두 가지고 있기 때문에 연결배선 형성 시 별도로 식각되지 않는다. 따라서, 금속산화막 포토공정이 생략가능하므로, 전체 공정이 단순화된 잇점이 있다.

Claims (12)

  1. 절연기판에 게이트전극과 소오스/드레인전극을 갖는 트랜지스터를 제조하는 공정과,
    상기 트랜지스터의 상기 소오스/드레인전극과 접촉되는 도전막을 형성하는 공정과,
    상기 도전막을 산소분위기 또는 대기 상태에서 열처리하여 상기 소오스/드레인전극과 접촉되는 부분에서 도전성을 갖고 절연막과 접촉되는 부분에서 절연성을 갖는 투명한 금속산화막을 형성하는 공정과,
    상기 금속산화막 상에 상기 소오스/드레인전극과 연결되는 연결배선을 형성하는 공정을 구비한 액정표시장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 도전막을 티타늄, 인듐 또는 아연의 금속으로 형성하는 것이 특징인 액정표시장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 금속산화막은 TiO, InO, ZnO 인 것이 특징인 액정표시장치의 제조방법.
  4. 청구항 1에 있어서,
    상기 열처리를 300℃ 이하의 온도범위에서 진행하는 것이 특징인 액정표시장치의 제조방법.
  5. 청구항 1에 있어서,
    상기 금속산화막을 상기 연결배선과 함께 패턴식각하는 것이 특징인 액정표시장치의 제조방법.
  6. 청구항 1에 있어서,
    상기 트랜지스터는 코플래나 구조인 것이 특징인 액정표시장치의 제조방법.
  7. 청구항 1에 있어서,
    상기 트랜지스터는 역스태거 구조인 것이 특징인 액정표시장치의 제조방법.
  8. 절연기판에 소오스전극을 구비하는 데이타라인을 형성하는 공정과,
    상기 절연기판 상에 상기 데이타라인을 덮도록 층간절연막을 형성하는 공정과,
    상기 층간절연막 상에 활성층을 형성하는 공정과,
    상기 활성층 상에 게이트절연막을 개재시키어 게이트전극을 형성하는 공정과,
    상기 활성층에 불순물을 선택적으로 도핑시키어 소오스/드레인영역을 형성하는 공정과,
    상기 게이트전극을 덮도록 상기 게이트절연막 상에 보호막을 형성하는 공정과,
    상기 소오스전극 및 상기 소오스/드레인영역이 노출되도록 상기 게이트절연막 및 상기 보호막을 식각하여 접촉홀을 형성하는 공정과,
    상기 보호막 상에 상기 접촉홀을 통해 상기 소오스전극 및 상기 소오스/드레인영역과 접촉되게 도전막을 형성하는 공정과,
    상기 도전막을 산소분위기 또는 대기 상태에서 열처리하여 상기 소오스전극 및 및 상기 소오스/드레인영역과 접촉되는 부분에서 도전성을 갖고 상기 보호막과 접촉되는 부분에서 절연성을 갖는 투명한 금속산화막을 형성하는 공정과,
    상기 금속산화막 상에 연결배선을 형성하는 공정을 구비한 액정표시장치의 제조방법.
  9. 청구항 8에 있어서,
    상기 도전막을 티타늄, 인듐 또는 아연으로 형성하는 것이 특징인 액정표시장치의 제조방법.
  10. 청구항 8에 있어서,
    상기 금속산화막은 TiO, InO, ZnO 인 것이 특징인 액정표시장치의 제조방법.
  11. 청구항 8에 있어서,
    상기 열처리를 300℃ 이하의 온도범위에서 진행하는 것이 특징인 액정표시장치의 제조방법.
  12. 청구항 8에 있어서,
    상기 금속산화막을 상기 연결배선과 함께 패턴식각하는 것이 특징인 액정표시장치의 제조방법.
KR1019980056785A 1998-12-19 1998-12-21 액정표시장치의제조방법 KR100308854B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980056785A KR100308854B1 (ko) 1998-12-21 1998-12-21 액정표시장치의제조방법
US09/435,579 US6570183B1 (en) 1998-12-19 1999-11-08 Liquid crystal display for preventing galvanic phenomenon
US10/396,333 US6867076B2 (en) 1998-12-21 2003-03-26 Liquid crystal display for preventing galvanic phenomenon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056785A KR100308854B1 (ko) 1998-12-21 1998-12-21 액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR20000041018A KR20000041018A (ko) 2000-07-15
KR100308854B1 true KR100308854B1 (ko) 2002-10-31

Family

ID=19564253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056785A KR100308854B1 (ko) 1998-12-19 1998-12-21 액정표시장치의제조방법

Country Status (2)

Country Link
US (1) US6867076B2 (ko)
KR (1) KR100308854B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973801B1 (ko) * 2003-04-23 2010-08-03 삼성전자주식회사 금속 배선의 형성 방법 및 이 금속 배선을 포함하는 박막트랜지스터 표시판 및 그의 제조 방법
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
KR101472082B1 (ko) * 2008-10-10 2014-12-16 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR20110081694A (ko) * 2010-01-08 2011-07-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
FR3033447B1 (fr) * 2015-03-03 2017-03-24 Commissariat Energie Atomique Transistor a connexions mis et procede de fabrication
KR102461212B1 (ko) * 2016-02-17 2022-11-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 이의 제조 방법
CN107863356A (zh) * 2017-11-06 2018-03-30 武汉华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN114690493B (zh) * 2022-03-18 2024-04-09 武汉华星光电技术有限公司 显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920000136A (ko) * 1990-01-26 1992-01-10 시기 모리야 반도체 기억장치 및 그 제조방법
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE184711T1 (de) * 1991-11-15 1999-10-15 Canon Kk Röntgenstrahlmaskenstruktur und - belichtungsverfahren sowie damit hergestelltes halbleiterbauelement und herstellungsverfahren für die röntgenstrahlmaskenstruktur
JP3784478B2 (ja) 1995-11-24 2006-06-14 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920000136A (ko) * 1990-01-26 1992-01-10 시기 모리야 반도체 기억장치 및 그 제조방법
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法

Also Published As

Publication number Publication date
US6867076B2 (en) 2005-03-15
US20030183820A1 (en) 2003-10-02
KR20000041018A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5847410A (en) Semiconductor electro-optical device
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100308854B1 (ko) 액정표시장치의제조방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
US6699738B2 (en) Semiconductor doping method and liquid crystal display device fabricating method using the same
KR100672623B1 (ko) 액정표시장치 제조방법
US6570183B1 (en) Liquid crystal display for preventing galvanic phenomenon
KR100317619B1 (ko) 박막트랜지스터의제조방법
KR100296112B1 (ko) 박막 트랜지스터의 제조방법
KR100490041B1 (ko) 액정표시장치용박막트랜지스터및제조방법
KR100329600B1 (ko) 박막 트랜지스터의 제조방법
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR20060018136A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101096721B1 (ko) 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100425158B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법
JPS59150478A (ja) 薄膜回路装置
JPH10133231A (ja) 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置
JP3293568B2 (ja) 薄膜トランジスタ
KR100569265B1 (ko) 박막트랜지스터-액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee