JPS59150478A - 薄膜回路装置 - Google Patents
薄膜回路装置Info
- Publication number
- JPS59150478A JPS59150478A JP2537183A JP2537183A JPS59150478A JP S59150478 A JPS59150478 A JP S59150478A JP 2537183 A JP2537183 A JP 2537183A JP 2537183 A JP2537183 A JP 2537183A JP S59150478 A JPS59150478 A JP S59150478A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- thin film
- gate electrode
- protection film
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims 3
- 239000002344 surface layer Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、非晶質シリコン薄膜を能動部分とする薄膜回
路装置に関し、特に、ソース、ドレイン領域がドナー不
純物を注入して形成された電界効果素子に関する。
路装置に関し、特に、ソース、ドレイン領域がドナー不
純物を注入して形成された電界効果素子に関する。
従来例の構成とその問題点
非晶質シリコン薄膜電界効果トランジスタ（ａ−３ｉ
ＴＦＴ）は、大面積の表示装置の駆動回路などへの応用
が期待されている。しかし、従来の非晶質シリコン薄膜
電界効果トランジスタ（以下ａ−８ｉＴＦＴ とよぶ
）では、動作速度が遅いとか、しきい値電圧の再現性、
信頼性に問題がある。以下第１図に示す従来の薄膜回路
装置にもとづいてこの問題について説明する。第１図に
示した装置ｄ：、ガラス支持板１の表面にゲート電極２
が形成され、その上にゲート絶縁膜３が形成され、さら
にその上に活性領域の非晶質シリコン４が形成されてい
る。
ＴＦＴ）は、大面積の表示装置の駆動回路などへの応用
が期待されている。しかし、従来の非晶質シリコン薄膜
電界効果トランジスタ（以下ａ−８ｉＴＦＴ とよぶ
）では、動作速度が遅いとか、しきい値電圧の再現性、
信頼性に問題がある。以下第１図に示す従来の薄膜回路
装置にもとづいてこの問題について説明する。第１図に
示した装置ｄ：、ガラス支持板１の表面にゲート電極２
が形成され、その上にゲート絶縁膜３が形成され、さら
にその上に活性領域の非晶質シリコン４が形成されてい
る。
さらにアルミニウム電極によりソース６．ドレイン６が
形成され、これらを保護膜７で被覆してａ−８ｉ ＴＦ
Ｔの表面を保護する。
形成され、これらを保護膜７で被覆してａ−８ｉ ＴＦ
Ｔの表面を保護する。
第１図の従来の装置では、非晶質シリコン４と保護膜７
との界面８は、製造の途中で、色々と汚染されて、安定
した界面が得られない。また、低温プロセスでは、アル
ミニウム電極であるソース５、ドレイン６と、非晶質シ
リコン４とのコンタクトが、オーミックになりにくいた
め、ソース５゜ドレイン６間の実効的ゲート長を短かく
することが製造的に困難である。このため前述したよう
に動作速度、シキい値電圧の再現性、信頼性に問題があ
った。
との界面８は、製造の途中で、色々と汚染されて、安定
した界面が得られない。また、低温プロセスでは、アル
ミニウム電極であるソース５、ドレイン６と、非晶質シ
リコン４とのコンタクトが、オーミックになりにくいた
め、ソース５゜ドレイン６間の実効的ゲート長を短かく
することが製造的に困難である。このため前述したよう
に動作速度、シキい値電圧の再現性、信頼性に問題があ
った。
発明の目的
本発明は、前記問題を解消し、高速動作で、しきい値電
圧の再現性にすぐれた薄膜回路装置を提供することを目
的とする。
圧の再現性にすぐれた薄膜回路装置を提供することを目
的とする。
発明の構成
本発明の薄膜回路装置は、少なくとも表面が、絶縁物か
らなる耐熱性支持板の表面に、ゲート電極が、被着形成
され、前記ゲート電極上に絶縁物薄膜が形成され、前記
絶縁物薄膜上に非晶質シリコンを用いた活性領域が形成
され、前記ゲート電極直上部の両側の前記非晶質シリコ
ンの一部にｎ型導電型の領域が形成されたものである。
らなる耐熱性支持板の表面に、ゲート電極が、被着形成
され、前記ゲート電極上に絶縁物薄膜が形成され、前記
絶縁物薄膜上に非晶質シリコンを用いた活性領域が形成
され、前記ゲート電極直上部の両側の前記非晶質シリコ
ンの一部にｎ型導電型の領域が形成されたものである。
実施例の説明
以下、図面を用いて、本発明に係る薄膜回路装置の一実
施例を、その製造工程に関連して詳細に゛説明する。
施例を、その製造工程に関連して詳細に゛説明する。
先ず、第２図に示すように、ガラス支持板９の表面にゲ
ート電極１ｏを形成する。その上に、プラス−ｑ ＣＶ
Ｉｌ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）装置により、絶縁被膜１１、例えば、シ
リコンナイトライド（Ｓｉ、Ｎ４）、酸化シリコン（ｓ
ｉｏ２）などを形成し、さらにプラズマＣＶＤ装置で、
非晶質シリコン被膜１２を形成し、さらに、同装置で保
護被膜１３例えば、シリコンナイトライド（Ｓｉ３Ｎ４
）ｌ酸化シリコン（Ｓｉｎ、、） を形成する０ 上記の方法−では、特に、非晶質シリコン被膜１２の界
面、１’４ 、１５を大気中雰囲気にさらすことなく、
プラズマＣＶＤ装置へ流入するガスの種類を換えること
により、第３図に示すような、３層を連続形成すること
が可能である。
ート電極１ｏを形成する。その上に、プラス−ｑ ＣＶ
Ｉｌ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）装置により、絶縁被膜１１、例えば、シ
リコンナイトライド（Ｓｉ、Ｎ４）、酸化シリコン（ｓ
ｉｏ２）などを形成し、さらにプラズマＣＶＤ装置で、
非晶質シリコン被膜１２を形成し、さらに、同装置で保
護被膜１３例えば、シリコンナイトライド（Ｓｉ３Ｎ４
）ｌ酸化シリコン（Ｓｉｎ、、） を形成する０ 上記の方法−では、特に、非晶質シリコン被膜１２の界
面、１’４ 、１５を大気中雰囲気にさらすことなく、
プラズマＣＶＤ装置へ流入するガスの種類を換えること
により、第３図に示すような、３層を連続形成すること
が可能である。
次に、第４図に示すように、保護被膜１３をエツチング
し、部分的に除去孔を形成し、窓明けを行う。さらに、
この除去孔を不純物導入用窓として、イオン注入機によ
り、ドナー不純物、例えばＡｓ Ｐなどを、非晶質シリ
コン１２に注入し、その後、アニーリング、例えば、レ
ーザーアニール。
し、部分的に除去孔を形成し、窓明けを行う。さらに、
この除去孔を不純物導入用窓として、イオン注入機によ
り、ドナー不純物、例えばＡｓ Ｐなどを、非晶質シリ
コン１２に注入し、その後、アニーリング、例えば、レ
ーザーアニール。
電子ビームアニール、ヒートパルスアニールにより、上
記不純物ドープ層を活性化させて、リース１６、ドレイ
ン１７部を形成する。
記不純物ドープ層を活性化させて、リース１６、ドレイ
ン１７部を形成する。
次に、第６図に示すように、保護被膜１３と非晶質シリ
コン１２を、エツチングにより島状に分離し、所要部分
にアルミニウム等の金属から成る電極１８を取り付けれ
ば、非晶質シリコン電界効果素子となる。最後に第５図
に示すように、保護被膜１９で、素子を保護する。
コン１２を、エツチングにより島状に分離し、所要部分
にアルミニウム等の金属から成る電極１８を取り付けれ
ば、非晶質シリコン電界効果素子となる。最後に第５図
に示すように、保護被膜１９で、素子を保護する。
以上の説明から明らかなように第５図に示しだ本発明の
実施例のａ−ｓｉ ＴＦＴの構造では、リース１６と
ドレイン１７間の実効ゲート長を、第１図に示す従来の
ａ−８ｉ ＴＦＴに比べて、容易に短縮出来るため、
ＴＥＴ動作の高速化が可能である。
実施例のａ−ｓｉ ＴＦＴの構造では、リース１６と
ドレイン１７間の実効ゲート長を、第１図に示す従来の
ａ−８ｉ ＴＦＴに比べて、容易に短縮出来るため、
ＴＥＴ動作の高速化が可能である。
また本実施例のａ−８ｉ ＴＦＴは、第３図に示すよ
うに、製造工程でプラズマＣＶＤ装置で、大気中にさら
すことなく、連続して、３層を成長させるため、ゲート
絶縁膜１１と、非晶質シリコン１２との界面１６と、非
晶質シリコン１２と保護膜１３との界面１４とは、再現
性よく、安定した状態に出来る。このだめ、しきい値電
圧や、トランジスター特性の信頼性を上げることが出来
る特徴がある。
うに、製造工程でプラズマＣＶＤ装置で、大気中にさら
すことなく、連続して、３層を成長させるため、ゲート
絶縁膜１１と、非晶質シリコン１２との界面１６と、非
晶質シリコン１２と保護膜１３との界面１４とは、再現
性よく、安定した状態に出来る。このだめ、しきい値電
圧や、トランジスター特性の信頼性を上げることが出来
る特徴がある。
発明の詳細
な説明したように本発明の薄膜回路装置は、高速動作で
しきい値などの特性がすぐれたもので工業上の利用価値
が高い。
しきい値などの特性がすぐれたもので工業上の利用価値
が高い。
第１図は、従来の代表的な非晶質シリコン薄膜電界効果
素子の断面図、第２図、第３図、第４図、第５図は、本
発明の一実施例の薄膜回路装置の製造工程を順次に示す
断面図である。 １・・・・・・支持板、２・・・・・・ゲート電極、３
・・・・・・ゲート絶縁膜、４・・・・・・非晶質シリ
コン、６・・・・・・リース、６・・・・・・ドレイン
、７・・・・・・保護膜、８・・・・・・４と７との界
面、９・・・・・・ガラス支持板、１０・・・・・・ゲ
ート電極、１１・・・絶縁被膜、１２・・・・・・非晶
質シリコン被膜、１３・・・・・・保護膜、１４・・・
・・・１２と１３の界面、１５・・・・・・１１と１２
の界面、１６・・・・・・リース、１７・・・・・・ド
レイン、１８・・・・・−アルミニウム、１９ 第・・
・・・・保護膜。
素子の断面図、第２図、第３図、第４図、第５図は、本
発明の一実施例の薄膜回路装置の製造工程を順次に示す
断面図である。 １・・・・・・支持板、２・・・・・・ゲート電極、３
・・・・・・ゲート絶縁膜、４・・・・・・非晶質シリ
コン、６・・・・・・リース、６・・・・・・ドレイン
、７・・・・・・保護膜、８・・・・・・４と７との界
面、９・・・・・・ガラス支持板、１０・・・・・・ゲ
ート電極、１１・・・絶縁被膜、１２・・・・・・非晶
質シリコン被膜、１３・・・・・・保護膜、１４・・・
・・・１２と１３の界面、１５・・・・・・１１と１２
の界面、１６・・・・・・リース、１７・・・・・・ド
レイン、１８・・・・・−アルミニウム、１９ 第・・
・・・・保護膜。
Claims (1)
- 少なくとも表層が、絶縁物からなる耐熱性支持板の表面
に、ゲート電極が被着形成され、１Ａｉｌ記ゲート電極
上に絶縁物薄膜が形成され、前記絶縁物薄膜上に非晶質
シリコンを用いた活性領域が形成され、前記ゲート電極
直上部の両側の前記非晶質シリコンの一部にｎ型導電型
の領域が形成されたことを特徴とする薄膜回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2537183A JPS59150478A (ja) | 1983-02-16 | 1983-02-16 | 薄膜回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2537183A JPS59150478A (ja) | 1983-02-16 | 1983-02-16 | 薄膜回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59150478A true JPS59150478A (ja) | 1984-08-28 |
Family
ID=12163972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2537183A Pending JPS59150478A (ja) | 1983-02-16 | 1983-02-16 | 薄膜回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150478A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189670A (ja) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815273A (ja) * | 1981-07-20 | 1983-01-28 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
-
1983
- 1983-02-16 JP JP2537183A patent/JPS59150478A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815273A (ja) * | 1981-07-20 | 1983-01-28 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189670A (ja) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01289917A (ja) * | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US5677212A (en) * | 1988-05-17 | 1997-10-14 | Seiko Epson Corporation | Method of forming a liquid crystal device |
| US5714771A (en) * | 1988-05-17 | 1998-02-03 | Seiko Epson Corporation | Projection type color display device, liquid crystal device, active matrix assembly and electric view finder |
| US5754158A (en) * | 1988-05-17 | 1998-05-19 | Seiko Epson Corporation | Liquid crystal device |
| US5780872A (en) * | 1988-05-17 | 1998-07-14 | Seiko Epson Corporation | Liquid crystal device, projection type color display device and driving circuit |
| US5811837A (en) * | 1988-05-17 | 1998-09-22 | Seiko Epson Corporation | Liquid crystal device with unit cell pitch twice the picture element pitch |
| US5904511A (en) * | 1988-05-17 | 1999-05-18 | Seiko Epson Corporation | Method of forming a liquid crystal device |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470763A (en) | Method for manufacturing thin film transistor with short hydrogen passivation time | |
| JP3483581B2 (ja) | 半導体装置 | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US7018874B2 (en) | Method for fabricating thin-film transistor | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JPH05160153A (ja) | 半導体装置の作製方法 | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| KR100308854B1 (ko) | 액정표시장치의제조방법 | |
| KR100713880B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JPS59150478A (ja) | 薄膜回路装置 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3312490B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100397876B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPS60110164A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100196521B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
| KR20040085496A (ko) | 다결정실리콘 박막트랜지스터 제조방법 |