JPS60110164A - 薄膜電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜電界効果トランジスタ及びその製造方法に
係り、とりわけ非晶質シリコン等の非単結晶シリコン又
はシリコン化合物半導体膜などの■族元素を主成分とす
る半導体薄膜電界効果トランジスタ（以１４ＴＦＴと呼
ぶ）の製造方法に関するものである。

従来例の構成とその問題点 ６００″Ｃ以下という比較的低温で、プラズマ堆積法、
スバ、り法あるいは熱ＣＶＤ法で作製さｎ、水素、フッ
素等によって原子結合対の不完全性が補償された非晶質
シリ゛コンを代表とする■族元素を主成分とした非単結
晶半導体薄膜は、その電子および正孔易動度が０．０１
〜１０ａｒＰ／　Ｖ　−５ｅｃと比較的大きいこと、安
定性がよいこと、無公害であること、大面積化が容易な
こと、基板を選らばずガラス板等の低コスト基板の使用
が可能であること等の利点がある。又単結晶シリコン等
と比べて比抵抗が犬きく、ＴＰＴにした場合、ＯＮ　−
ＯＦＦ比が太きくとれるといった利点も有する。

以上の理由により、これらの半導体薄膜は、液晶と組合
せることによって画像表示装置等を構成したり、受光素
子と組合せることによってイメージセンサを構成したり
する薄膜電界効果トランジスタのスイッチングアレー等
への応用が有望である。

ＴＰＴ材料として従来ＣｄＳ、ＣｄＴｅ等の化合物半導
体が１９６０年代よシ検討されて来たが、素子特性の再
現性、均一性、安定性に一点があり、実用に至っていな
い。一方、前述した非晶質シリコン等の■族元素を主成
分とする非単結晶半導体薄膜を用いたＴＰＴは、再現性
、均一性、安定性の点で非常に優れている。

しかし、これら■族元素を主成分とする非単結晶半導体
薄膜をＴＰＴ材料として用いたと言えども、特性の安定
したＴＰＴ素子を製作するためには、ＴＰＴに必須であ
るゲート絶縁膜と半導体薄膜との界面を電気的に清浄に
保つことが必要である。更に、Ｓｉ主成分とする非単結
晶半導体は光伝導体としてもすぐれているため、ＴＰＴ
に用いた場合光によるスイッチオンの特性が劣化すると
いう現象がちシ、外光下で安定なＴＰＴを得るには、半
導体層を外光からしゃへいする必要がある。

第１図に示すものは、従来光じゃへいの構造も含めたＳ
ｌを主成分とする非単結晶半導体ＴＰＴを示すものであ
る。

基板１土に、第１のゲート電極となる導体層２が設置さ
几、ゲートｉ縁膜３を介してＳｌを主成分とする非単結
晶半導体層４が島状に形成され、ソース・ドレイン電極
ｅａ、６ｂが一部半導体層４と重る様に選択的に被着さ
れている。半導体層４とソース・ドレイン電極ｅａ、６
ｂとの電気的接触を確実にするためにリン等の不純物を
含む非単結晶８１半導体層５２Ｌ　、５ｂが形成されて
いる。

これらのＴＰＴを覆う様に第２のゲート絶縁１１ｇとし
てチノ化／リコン絶縁膜７が被着され、更６で半導体層
４への外光をしゃへいするとともに第２のゲート電極と
なる金属膜８が島状に設置されている。この様なＴＰＴ
では、第１のゲート絶縁膜３と半導体層４との界面工は
エツチング工程その他等の汚染する様な工程を含まず連
続して形成されるが、半導体層４と絶縁Ｊｍ−ｒの界面
■は、ソース。

ドレイン電極６ａ、ｅｂ及びソース、ドレイン電極ｅａ
、ｅｂと半導体層４との電気的接触性を改善させるため
の半導体層ｓａ、５ｂをパターニングするためのエツチ
ング工程により、非常に大きなダメージ及び汚染が導入
され、その界面■を用いたＴＦＴのドレイン電流ＩＤ−
ゲート電圧ｖＧ特性は清浄な界面■を用いたものに比べ
て劣悪であり安定性に欠ける欠点があった。荷に誘電率
、膨張係数の異なる１模の間に以上の様なダメージ又は
界面準位を残すことは、半導体４及び絶縁；莫３゜７の
模厚方回の電界１皿度分布から考えて、ＴＦＴ行性に非
常に大きな影蓄ヲおよぼし、ＴＰＴの静的特性及び長１
ｕＪ女定性が非常に悪く実用に耐えないという欠点があ
った。

以上述べた従来のＴＰＴの信頼性及び電圧・電流特性を
第２図及第３図に各々示す。従来のＴＰＴ（ｍ１図に示
す）に於いて、第１のゲート電極２にゲート電圧ＶＧ＝
１２Ｖを印加し第２のゲート電極８は接地電位に固定し
た時のドレイン電流ＩＤ　の時間変化を第２図の既に示
す。反対に、第１のゲート電極２は接地電位に固定し、
第２のゲート電極８にゲート電圧ＶＧ／＝１２Ｖを印加
した場合のドレイン電流よりの時間変化を第２図のｂに
示す。同図から明らかな様に、界面工を用いたＴＦＴの
特性ａに比べ界面ＩＩを用いた特性すは長期信頼性に欠
ける。第３図は、第１のゲート電極２にゲート電圧ＶＧ
ｆ：印加した時のドレイン電流ＩＤを、ソース・ドレイ
ン電極ｅａ、ｅｂ間に印ノ用したドレイン電圧Ｖｐ　ｆ
：パラメータにしてプロットしたものである。同図より
明らかな様に、従来の１°ＦＴではドレイン電圧ｖＤを
１ｖから６ｖ及び１２Ｖと大きくするに従って、ＶＧ＝
Ｏ（）ランジスタＯＦＦの状態）でのドレイン電流が極
端に増加し、良好なスイッチング特性が得られない欠点
があった。

発明の目的 従って、本発明の目的は、以上で述べた従来のＴＰＴの
欠点を改善し、外光に対して非常に安定発明の構成 本発明は、誘電率、膨張係数の大いに異なる非単結晶シ
リコン半導体及び絶縁膜の間に汚染する工程を通さない
ことにより非単結晶シリコン半導体ＴＰＴの特性を安定
化するものである。

更に、本発明は、光じゃへいのための非透明層を半導体
層と一部重り合う様に設置することにより外光に対して
も安定であるＴＰＴを提供するものである。

実施例の説明 本発明の一実施例のＴＰＴの構成及び製法を第４図（ａ
）　、　（ｂ）　ｌ　（Ｃ）の工程断面図を用いて説明
する。

まず第４図（ａｌに示す如く、基板１１上にゲート電極
１２を選択的に被着形成後ゲート絶縁体１３とシリコン
を主成分とする非単結晶半導体層１４及びリン等の■族
元素を不純物として含むシリコンを主成分とする非単結
晶半導体層１５を被毒性雰囲気にさらすことなく連続し
て被着する。次に半導体層１４及び１５をエツチングに
より島状にパターニングする。絖いて第４図（ｂ）に示
す様に、ソース電極・ドレイン電極１８＆　、　１６ｂ
を選択的に被着形成し、ソース電極・ドレイン電極をマ
スクにＶ族元素の不純物を含む非単結晶半導体層１５を
除去し、オーミック接触層１５ａ　、　１５ｂを形成す
る。以上までは従来のＴＰＴの製造工程とは差異がない
。

本発明のＴＰＴの製造方法の特徴１ｄ第４図（Ｃ）の（
ＩＶ）及び（ｖ）の界面を作り込み方にある。つまり本
発明の特徴的な構成は、第４図（Ｑ）に示す如く、従来
の光じゃへいを有さないＴＰＴ第４図（１））の上にシ
リコンを主成分とする第２の非単結晶半導体層１７と第
２の絶縁層１８を工７チング工程の雰囲気や湿度アンモ
ニヤ、ケムリ、その他の被毒ガス分圧の高い雰囲気等の
被毒性雰囲気にさらすことなく連続して被着し、その後
に第２の非単結晶半導体層１７、第２の絶縁層１８をパ
ターニングすると共に、光じゃへい及び第２のゲート電
極となる導体層１９を形成して成るものである。

以上の様にして製造された本発明の光じゃへいを有する
ＴＰＴ　（第４図）は、従来のＴＰＴ　（第１図）と比
較して以下の様な特徴的な差異がある。

■　従来のＴＰＴ（第１図）では非単結晶半導体層４と
第２の絶縁層７の界面Ｈが被毒性雰囲気にさらされてい
るのに比べ、本発明のＴＰＴ（第２図）は、非単結晶半
導体層１４と第２の絶縁層１８の界面Ｖが被毒性雰囲気
にさらされることなく連続して形成される。

■　従来のＴＰＴ（第１図）でソース、ドレイン電極６
ａ、６ｂのパターニングに除してエツチング等の工程で
被毒された非単結晶半導体層４の第１のゲート絶縁層３
と反対側に位置する面ＩＩは、本発明のＴＰＴ（ｉ４図
）に於いては第１の非単結晶半導体層１４と第２の非単
結晶半導体層１７との界面■に相当し、非単結晶半導体
層のバルク内にとじ込められている。

ＴＰＴのドレイン電極に寄与する電流は、第１のゲート
絶縁体と非単結晶半導体層との界面及び第２の絶縁体と
非単結晶半導体層との界面付近の半導体層中であり、本
発明のＴＰＴは以上の説明から明らかな様に前者、後者
の両界面を被毒性雰囲気にさらすことなく連続して形成
した結果良好なＴＰＴを具現せしめるものと考えられる
。

実施例の説明 以下、図面を用いて本発明の実施例をそのＴＰＴの特性
も含めて更に詳細に説明する。

第４図（ＩＬ）において、実際のＴＰＴを使用する応用
装置によって異なるが装置に必袂なＴＰＴ以外の部材が
ＴＰＴの製作工程前又は後に設置された基板１１上に、
Ｍｏ、Ｏｒ、人！、シリコン化合物その他等の導体層を
ゲート電極１２として選択的に被着形成する。外光に対
して安定であるためには、ゲート電極１２は非透明であ
り、チャンネル部に光が入射しない程度の大きさでなく
てはならない。

つづいて、スパッタ法（ｓｐ法）、プラズマ堆積法（ｐ
−ｃｖｎ法）又は熱的化学気相堆積法（Ｔ−ＣＶＤ法）
等によって厚さ２０００人〜５ｏＯＯ人程度のチッ化シ
リコン、酸化シリコン、炭化７リコン等の絶縁膜１３、
厚さ１００〜２０００人程度の非単結晶シリコン層１４
及び、厚さ６０〜１０００人程度のリン等■族元素を含
むｎ型の非単結晶シリコン層１５を被毒性雰囲気にさら
すことなく連続して被着形成し、ＨＦ：ＨＮＯｓ混合液
等に選択的にエツチングすることによりパターニングす
る。

次に、第４図（ｂｌのごとく、ＪＪ　、　Ｃｒ　、シリ
サイドその他の導体の単体又は多層構造のものを選択的
に被着形成しソース電極、ドレイン電極１６＆。

１６ｂとする。ソース・ドレイン電極１６　’　＋１６
ｂをマスクにｎ型の非単結晶シリコン層１５を除去し、
オーミ、りう要融層１５！Ｌ　、　１５ｂを形成する。

つづいて、第４図（Ｃ）の様に語２の非単結晶シリコン
層１７を１００〜５０００人程度の厚さでｓｐ法、ｐ−
ｃｖｎ法又はＴ−ＣＶＤ法で被着した後に、エツチング
工程等の被毒性雰囲気にさらすことなく連続してチッ化
シリコン膜、酸化シリコン膜、炭化シリコン膜やポリミ
ド膜等の第２の絶縁層１８を２０００人〜２μｍ程度の
厚さで被着する。第２の非単結晶シリコン層１７と第２
の絶縁層１８を選択的にエツチング除去し、パターニン
グすると共にＴＰＴのチャンネル部に光が入射しない程
度の大きさに非透明導電層を光じゃへい又１−１：第２
のゲート電極１９として選択的に形成して、本発明のＴ
ＰＴの製作する。

以上の様にして製作された不発明のＴＰＴは、上、下方
向からのＴＦＴチャンネル部への光の入射が導電層１２
及び１９によりしゃへいされており外光に対して非常に
安定である。更に、絶縁膜１３と非晶質シリコン膜１４
及び非晶質７リコン膜１７と絶縁膜１８との界面（ＩＩ
Ｉ）及び（Ｖｌが清浄であり界面における電子のトラッ
プ、リドラップ等によるＴＰＴの不安定性が非常に小さ
い。第５図に本発明によるＴＰＴのうち第１及び第２の
絶縁膜としてチッ化シリコンを用いた場合のドレイン電
流ＩＤ〜グート電圧ｖＧ特性を示す。第４図における導
電層１２をゲート電極にし、導電層１９をグランド電位
に接続した時のＩＤ−ＶＧ特性であり、ソース・ドレイ
ン電極１６ａ、１６ｂ間にドレイン電圧ＶＤ＝ＩＶ’、
６Ｖ及び１２Ｖ印加した時のものである。図から明らか
な様に、従来例で述べた様な（第３図参照）ドレイン電
圧ＶＤ　によるオンオフ比（ＶＧ＝Ｏをスイッチオフ、
ＶＧ）Ｏ’（ｚオン状態とし、スイッチオンとスイッチ
オフ状態のドレイン電流の比をいう）の劣化は認められ
ず非常に安定した特性を示している。

第６図は不発明の不冥施例によるＴＰＴ（絶縁膜として
チノ化シリコンを用いた場合）のドレイン電流ｒＤ　（
初期値を１００係とした時の値）の導電層１２又は１９
にグー［１を圧ＶＧ＝１２Ｖ　。

ソース、ドレイン電極１６ａ、１６ｂ間にドレイン電圧
ＶＤ−１２ｖを連続的に印加した時の時間変化を示して
いる。第６図において、（ａｌは第４図の導伝層１２を
ゲート電極とし導電層１９をグランド電位に接続した場
合、第６図（ｂ）は第４図の導電層１９をゲート電極と
し、導電層１２をグランド電位に接続した場合のもので
ある。

第６図から明らかな様に、（＆）　、　（ｂｌどちらの
場合も時間的に非常に安定したＴＰＴ＠性の時間変化を
示している。これは第４図に示す絶縁膜１３と１８及び
非晶質シリコン膜１４と１７各々の界面（ＩＩＩ）　ｊ
　（Ｖ）の界面が非常に清浄に出来上っている結果と考
えられる。

以上の実施例では第４図においてソース・ドレイン電極
１６ａ、１５ｂとＴＦＴの半導体層１４及び１７との電
気的なオーミック接触を得るためのＰ等の不純物を含む
Ｓｌ　を主成分とする非単結晶半導体層１５ａ、１５ｂ
をソース・ドレイン電極１６ａ、１６ｂと非晶質シリコ
ン）摸１４の界面に介在さぜたが、ソース・ドレイン化
１１ｅａ。

１６ｂに用いる導電制料が非晶質シリコン層１４゜１７
と直接接触させることによりオーミック接触が得られる
ものであれば必要はない。又非晶質シリコンｉ＠１４と
の界面に不純物を含む非晶質シリコン層１５ａ、１５ｂ
を介在させたが、非晶質シリコン膜１７との界面に介在
させることも出来る。

この場合、導電層１６ａ、１６ｂを選択形成する前に、
不純物を含む非晶質シリコン層を選択形成することが出
来るため、チャンネル部の非晶質シリコン層１４及び１
７の界面（Ｖ）を異常にエツチングすることもなく非常
に有効である。

又、本発明のＴＰＴにおいて、第４図の導電層１２又は
１９の一方をゲート電極とし他方をチャンネル郎党じゃ
へい用のしゃへい層としてグランド電位に接続した場合
について述べたが、光じゃへいに用いた導電層の電位を
フィックスしないで浮遊′電位にすることも出来るが、
本発明のＴＰＴがどの様な目的に用いられるかによって
どちらにするかが決定される。しかし一定の電位にフィ
ックスしておく方がＴＰＴの安定性から言及すれば良好
な特性が得られる。

更に、第４図において導電層１２及び１９を同電位に接
フ、売して両方共にゲート電極とし半導体層１４と絶縁
膜１３の界面（Ｉｌｌ）及び半導体層１７と絶縁膜１８
の界面（Ｖ）を共にＴＰＴのチャンネル形成部としたダ
ブル（プーアル）グー）ＴＰＴとして不発明のＴＰＴを
用いた場合、従来に比べて非常に安定で、高いオン・オ
フ比、及び高いオン電流が得られ有効である。

以上、Ｓｉを主成分とする非単請晶半導体装置て非晶質
シリコン膜を中心に述べて来たが、本発明は非晶質シリ
コン膜に限るものでなく、比較的低温プロセスで本来安
定なＴＰＴを提供することの出来るＳｉを主成分とする
他の非単結晶半導体例えばポリシリコン、非晶質シリコ
ン、ゲルマニウム半導体、その他についても同様のこと
が言えることは言うまでもない。

発明の効果 以上、説明した様に、本冗明は誘電率及び膨張係数の大
きく異なる絶縁膜及びＴＰＴのチャンネル部を形成する
半導体層との界面を、エツチング液、外気その他の被毒
性雰囲気にさらすことなく製造出来る構造及び製造方法
を有するため、時間的及び印加電圧、動作電流下におい
て非常に安定であり、かつチャンネル部に入射する光を
しゃへいする構造を有しているため外光に対しても非常
に安定である。

更に、ソース・ドレイン電極とＴＰＴのチャンネル部を
形成する半導体層とのオーミック接触を得るためのリン
等の不純物を含む半導体層をソース・ドレイン電極被着
後に形成し、チャンネル部形成前に選択形成出来る構造
にすることにより、チャンネル部の半導体層内部に異常
エツチングによるダメージを残すことがなく有効である
。

更に、光じゃへい用に用いる導電層をゲート電極に接続
することにより、非常に安定で良好なＴＰＴ特性を得る
ことが出来る。

以上の様に本発明は、低温プロセスが可１目で比較的安
定な特性を有するＳｌを主成分とする非単結晶半導体Ｔ
ＰＴの特性を更に安定にする効果を有する。

【図面の簡単な説明】

第１図は従来の光じゃへい層を有するＴＰＴの要部断面
図、第２図は第１図に示す従来のＴＰＴのドレイン電流
ＩＤの経時変化を示す図、第３図は第１図に示す従来の
ＴＦＴのドレイン電流ＩＤのゲート電圧ＶＧ依存性を示
す図、呉第４図（ａ）。 （ｂ）　Ｉ　（０）は本発明の一実施ｆｊｉＴＦＴの要
部製造工程断面図、第５図、第６図はそれぞれ本発明に
よるＴＰＴのドレイン電流ＩＤ　−ゲート電圧ｖＧ　特
性図、ドレイン電流ＩＤの経時変化を示す図である。 １．１１・・・・・・基板、２，１２，８．１９・・・
・・・導電層、１３．１８・・・・・・絶縁膜、１４．
１７・・・・・・Ｓｉを主成分とする非単結晶半導体層
、１５＆、１５ｂ・・・・・・不純物を含むＳｉを主成
分とする非単結晶半導体層、１６＆、１６ｂ・・・・・
・ソース・ドレイン電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 Ｄ ワ”ａ（ｖ） 第４図　−

Claims (1)

1. 【特許請求の範囲】 （１）基板の一生面上に、選択的に第１の導体層が設置
   され、第１の絶縁膜を介して前記第１の導体層−と都電
   り合う様に第１のＳｉを主成分とする非単結晶半導体層
   が選択的に被着され、さらに前記第１の半導体層と一都
   電なり合う様に前記第１の絶縁膜及び第１の半等体層上
   に第２の導体層が選択的に設置され、前記第１の半導体
   層と該第２の導体層の両者と、−都電なり合う様に第２
   のＳｉを主成分とする非単結晶半導体層並びに第２の絶
   縁膜が選択的に形成され、前記第２の絶縁膜上に前記第
   １の半導体層および第２の半導体層と一部重り合う様に
   第３の導体層が選択的に形成され、前記第１と第２の半
   導体層が一部分で接し他の部分で前記第２の導体層によ
   り２）ｍに分離されてなることを特徴とする薄膜電界効
   果トランジスタ。 （２）選択的に形成された第２の導体層が薄膜電界効果
   トランジスタのソース電極、ドレイン電極及びソース又
   はドレイン電極の配線であり、第１の半導体層又は第２
   の半導体層の少なくとも一方と不純物を含む価電子制御
   さ九たＳｉを主成分とする第３の非単結晶半導体層を介
   して電気的に接続されていることを特徴とする特許請求
   の範囲第１項記載の薄膜電界効果トランジスタ。 （３）選択的に被着された第１の導体層又は第３の導体
   層の少なくとも一方又は両方が薄膜電界効果トランジス
   タのゲート電極又はゲート電極及びゲート電極の配線で
   あることを特徴とする特許請求の範囲第１項記載の薄膜
   電界効果トランジスタ。 （４）選択的に被着された第１の導体層と第３の導体層
   の内の一方が薄膜電界効果トランジスタのゲート電極又
   はゲート電極及びゲート電極の配線であり、第１の導体
   層と第３の導体層の内のゲート電極又はゲート電極及び
   ゲート電極の配線でない方の導体層をグランド電位に接
   線することを特徴とする特許請求の範囲第１項記載の薄
   膜電界効果トランジスタ。 （６）基板の一主面上に、第１の導体層を選択的に被着
   形成する工程、引つづき第１の絶縁膜を被着形成し、前
   記第１の絶縁膜上に第１のＳｉ　を主成分とする非単結
   晶半導体層を前記第１の導体層と一部重り合う様に選択
   的に被着形成する工程、前記第１の半導体層に一部重り
   合う様に第２の導体層を選択的に被着形成する工程、更
   に前記第１の導体層、前記第１の半導体層及び該第２の
   導体層と一部重り合う様に第２のＳｉを主成分とする非
   単結晶半導体層並びに第２の絶縁膜を引き続き選択的に
   被着形成する工程、前記第１の導体層、第１の半導体層
   及び第２の半導体層と一部重り合う様に前記第２の絶縁
   膜上に選択的に第３の導体層を形成する工程とを有する
   ことを特徴とする薄膜電界効果トランジスタの製造方法
   。 （６）第１の半導体層を選択的に被着形成する工程と第
   ２の導体層を選択的に形成する工程との間又は第２の導
   体層を選択的に被着形成する工程及び第２の半導体層を
   選択的に形成する工程との間の少なくとも一方又は両方
   に、不純物を含み価電子制御されたＳｉ　を主成分とす
   る第３の非単結晶半導体層を選択的に形成することを特
   徴とする特許請求の範囲第６項記載の薄膜電界効果トラ
   ンジスタの製造方法。 （７）第１の半導体層と第１の絶縁膜とを形成する工程
   又は第２の半導体層と第２の絶縁膜とを形成する工程と
   の少なくとも一方又は両方の工程が、前記第１の半導体
   層と前記第１の絶縁膜又は前記第２の半導体層と前記第
   ２の絶縁膜とを被毒性雰囲気にさらすことなく連続して
   形成する工程であることを特徴とする特許請求の範囲第
   ６項記載の薄膜電界効果トランジスタの製造方法。