JPH0637317A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0637317A JPH0637317A JP3078797A JP7879791A JPH0637317A JP H0637317 A JPH0637317 A JP H0637317A JP 3078797 A JP3078797 A JP 3078797A JP 7879791 A JP7879791 A JP 7879791A JP H0637317 A JPH0637317 A JP H0637317A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- field effect
- effect transistor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 claims abstract description 82
- 230000005669 field effect Effects 0.000 claims abstract description 54
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 50
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 50
- 239000012212 insulator Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- -1 silane Chemical compound 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【目的】トランジスタの性能を改善するため均一な厚さ
のゲート絶縁層と導電ゲート層を有する薄膜電界効果ト
ランジスタとその製造方法を提供する。 【構成】二酸化シリコン（ＳｉＯ２）の層４２、４６が
基板３６の表面上にあり、ポリ・シリコン・アイランド
４４を包囲する。このＳｉＯ２層（４２、４６）は実質
的に均一な厚さであって、前記ポリ・シリコン・アイラ
ンドの縁部と接触する。ＳｉＯ２よりなる均一な厚さの
ゲート絶縁体層５０がポリ・シリコン・アイランド４４
の表面上にある。望ましくはドープされたポリ・シリコ
ンの導電ゲート５２は、ゲート絶縁体層５０上にあって
ポリ・シリコン・アイランドの部分を横切って延長す
る。前記導電ゲート５２の反対側のこのポリ・シリコン
・アイランド４４の部分はドープされてトランジスタの
ソース５１およびドレーン５３を形成する。
のゲート絶縁層と導電ゲート層を有する薄膜電界効果ト
ランジスタとその製造方法を提供する。 【構成】二酸化シリコン（ＳｉＯ２）の層４２、４６が
基板３６の表面上にあり、ポリ・シリコン・アイランド
４４を包囲する。このＳｉＯ２層（４２、４６）は実質
的に均一な厚さであって、前記ポリ・シリコン・アイラ
ンドの縁部と接触する。ＳｉＯ２よりなる均一な厚さの
ゲート絶縁体層５０がポリ・シリコン・アイランド４４
の表面上にある。望ましくはドープされたポリ・シリコ
ンの導電ゲート５２は、ゲート絶縁体層５０上にあって
ポリ・シリコン・アイランドの部分を横切って延長す
る。前記導電ゲート５２の反対側のこのポリ・シリコン
・アイランド４４の部分はドープされてトランジスタの
ソース５１およびドレーン５３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜電界効果トランジ
スタおよび同トランジスタを製造する方法に関する。特
に、本発明は、トランジスタの性能を改善するため均一
な厚さのゲート絶縁層を有する薄膜電界効果トランジス
タおよび同トランジスタの製法に関する。
スタおよび同トランジスタを製造する方法に関する。特
に、本発明は、トランジスタの性能を改善するため均一
な厚さのゲート絶縁層を有する薄膜電界効果トランジス
タおよび同トランジスタの製法に関する。
【０００２】
【従来の技術】一般に、薄膜電界効果トランジスタは、
一般に二酸化シリコンの薄いゲート絶縁層が一部にわっ
て延長する、矩形状の多結晶シリコン（以下本文では、
「ポリ・シリコン」と呼ぶ）のアイランド即ち領域を含
む。一般にドープされたポリ・シリコンの導電ゲート層
が、前記ゲート絶縁層上に存在する。略々金属の導電接
点が、ゲート層の両側のポリ・シリコン層の部分上に延
長してこれと接触し、トランジスタのソースおよびドレ
ーンと接触している。
一般に二酸化シリコンの薄いゲート絶縁層が一部にわっ
て延長する、矩形状の多結晶シリコン（以下本文では、
「ポリ・シリコン」と呼ぶ）のアイランド即ち領域を含
む。一般にドープされたポリ・シリコンの導電ゲート層
が、前記ゲート絶縁層上に存在する。略々金属の導電接
点が、ゲート層の両側のポリ・シリコン層の部分上に延
長してこれと接触し、トランジスタのソースおよびドレ
ーンと接触している。
【０００３】まず、添付図面の図１および図２において
は、従来技術の薄膜電界効果トランジスタ１０の斜視図
（図１）およびその図１の線２−２に関する断面図（図
２）が示される。この薄膜電界効果トランジスタ１０
は、ポリ・シリコンのアイランド（領域）１４を載置し
た二酸化シリコンの如き絶縁材の基板１２を含む。基板
の二酸化シリコンは、ガラスの板あるいはシリコンの主
体部の如き別の材料の主体部上の１つの層でよい。ポリ
・シリコン・アイランド１４の一部を横切って延びてい
るのは、典型的には二酸化シリコンである薄いゲート絶
縁層１６である。このゲート絶縁層１６は、ポリ・シリ
コン・アイランド１４の上面１８と、その１対の対向側
縁部２０とを横切って延長している。典型的にはドープ
されたポリ・シリコンである導電ゲート２２が、ゲート
絶縁層１６上にある。ゲート２２の対向縁部におけるポ
リ・シリコン・アイランド１４の各部分はドープされ
て、トランジスタ１０のソース領域２３とドレーン領域
２５とを形成する。一般に金属である導電接点（電極）
２４および２６は、それぞれトランジスタ１０のソース
領域２３およびドレーン領域２５上に延長してこれと係
合している。導電接点（電極）２８もまた、ゲート２２
上に延長してこれと接触している。
は、従来技術の薄膜電界効果トランジスタ１０の斜視図
（図１）およびその図１の線２−２に関する断面図（図
２）が示される。この薄膜電界効果トランジスタ１０
は、ポリ・シリコンのアイランド（領域）１４を載置し
た二酸化シリコンの如き絶縁材の基板１２を含む。基板
の二酸化シリコンは、ガラスの板あるいはシリコンの主
体部の如き別の材料の主体部上の１つの層でよい。ポリ
・シリコン・アイランド１４の一部を横切って延びてい
るのは、典型的には二酸化シリコンである薄いゲート絶
縁層１６である。このゲート絶縁層１６は、ポリ・シリ
コン・アイランド１４の上面１８と、その１対の対向側
縁部２０とを横切って延長している。典型的にはドープ
されたポリ・シリコンである導電ゲート２２が、ゲート
絶縁層１６上にある。ゲート２２の対向縁部におけるポ
リ・シリコン・アイランド１４の各部分はドープされ
て、トランジスタ１０のソース領域２３とドレーン領域
２５とを形成する。一般に金属である導電接点（電極）
２４および２６は、それぞれトランジスタ１０のソース
領域２３およびドレーン領域２５上に延長してこれと係
合している。導電接点（電極）２８もまた、ゲート２２
上に延長してこれと接触している。
【０００４】次に、図３乃至図６においては、薄膜電界
効果トランジスタ１０を製造する典型的な方法の各段階
が示されている。図３に示されるように、ポリ・シリコ
ン層３０が最初に基板１２上に付着される。次いで、ポ
リ・シリコンに対するエッチャントにより腐食されない
フォトレジスト材の如き材料のマスク３２が、ポリ・シ
リコン層３０の領域上に形成され、これが標準的なフォ
トリソグラフィ手法を用いてアイランド１４を形成す
る。図４に示されるように、次にポリ・シリコン層３０
の露出された領域がプラズマ・エッチングの如き適当な
エッチング法を用いて除去されて、ポリ・シリコン・ア
イランド１４を残す。マスク３２は、二酸化シリコンか
ら作ることができ、化学的エッチングも使用することが
できる。図５に示されるように、次に、ポリ・シリコン
・アイランド１４を酸素の雰囲気中で、ポリ・シリコン
が酸化されてアイランド１４上に二酸化シリコン層を形
成する温度で加熱することにより、アイランド１４の上
面１８および縁部２０に二酸化シリコン・ゲート層１６
が形成される。次いで、図６に示されるように、ドープ
されたポリ・シリコンのゲート層２２がゲート絶縁層１
６上に付着される。
効果トランジスタ１０を製造する典型的な方法の各段階
が示されている。図３に示されるように、ポリ・シリコ
ン層３０が最初に基板１２上に付着される。次いで、ポ
リ・シリコンに対するエッチャントにより腐食されない
フォトレジスト材の如き材料のマスク３２が、ポリ・シ
リコン層３０の領域上に形成され、これが標準的なフォ
トリソグラフィ手法を用いてアイランド１４を形成す
る。図４に示されるように、次にポリ・シリコン層３０
の露出された領域がプラズマ・エッチングの如き適当な
エッチング法を用いて除去されて、ポリ・シリコン・ア
イランド１４を残す。マスク３２は、二酸化シリコンか
ら作ることができ、化学的エッチングも使用することが
できる。図５に示されるように、次に、ポリ・シリコン
・アイランド１４を酸素の雰囲気中で、ポリ・シリコン
が酸化されてアイランド１４上に二酸化シリコン層を形
成する温度で加熱することにより、アイランド１４の上
面１８および縁部２０に二酸化シリコン・ゲート層１６
が形成される。次いで、図６に示されるように、ドープ
されたポリ・シリコンのゲート層２２がゲート絶縁層１
６上に付着される。
【０００５】
【発明が解決しようとする課題】薄膜電界効果トランジ
スタ１０の上記の製法の結果として生じる問題は、ゲー
ト絶縁層１６が均一な厚さでないことである。図２に更
に明瞭に示されるように、ゲート絶縁層１６は、ポリ・
シリコン・アイランド１４の縁部２０にわたって延長す
るため著しく薄くなる。更に、熱酸化プロセスの応力の
もたらす抑制要因が、ポリ・シリコンの頂縁部に沿って
薄い酸化物領域をもたらす結果となることがある。ゲー
ト絶縁層１６の如き絶縁体内の電界が絶縁体の厚さと反
比例するため、このような薄い領域における電界はゲー
ト絶縁層１６中の平均電界よりかなり高くなる。その結
果、これらの薄くなった領域において常に絶縁破壊が時
ならず生起する。更に、種々のトランジスタ故障および
性能の劣化問題の原因となった効果である、絶縁体への
電界が寄与する電荷の注入を含む電界の強さと関連する
他の効果が強められることになる。これらの問題は、一
般に「ホット・エレクトロン効果」と呼ばれる。
スタ１０の上記の製法の結果として生じる問題は、ゲー
ト絶縁層１６が均一な厚さでないことである。図２に更
に明瞭に示されるように、ゲート絶縁層１６は、ポリ・
シリコン・アイランド１４の縁部２０にわたって延長す
るため著しく薄くなる。更に、熱酸化プロセスの応力の
もたらす抑制要因が、ポリ・シリコンの頂縁部に沿って
薄い酸化物領域をもたらす結果となることがある。ゲー
ト絶縁層１６の如き絶縁体内の電界が絶縁体の厚さと反
比例するため、このような薄い領域における電界はゲー
ト絶縁層１６中の平均電界よりかなり高くなる。その結
果、これらの薄くなった領域において常に絶縁破壊が時
ならず生起する。更に、種々のトランジスタ故障および
性能の劣化問題の原因となった効果である、絶縁体への
電界が寄与する電荷の注入を含む電界の強さと関連する
他の効果が強められることになる。これらの問題は、一
般に「ホット・エレクトロン効果」と呼ばれる。
【０００６】ゲート絶縁層が略々均一な厚さである薄膜
電界効果トランジスタ、およびこのようなトランジスタ
を製造する方法をもたらすことが望ましい。
電界効果トランジスタ、およびこのようなトランジスタ
を製造する方法をもたらすことが望ましい。
【０００７】
【課題を解決するための手段】１つの特質から見て、本
発明は、基板上のポリ・シリコン・アイランドと、ゲー
ト絶縁層を形成するアイランド上の実質的に均一な厚さ
の絶縁材層と、絶縁層上の導電ゲート層を含む薄膜電界
効果トランジスタを目的とするものである。「実質的に
均一な厚さ」の絶縁層とは、絶縁層がアイランドの縁部
において僅かに厚くなり得るが、アイランドの縁部にお
いて薄くならないことを意味する。均一な厚さのゲート
絶縁体は、トランジスタの作動特性を改善する。更に、
この薄膜電界効果トランジスタは、基板上のポリ・シリ
コンのアイランド、このアイランドを包囲してその縁部
と接触する基板上の絶縁材層、アイランドの上面上の均
一な厚さのゲート絶縁体層、および絶縁体層上の導電ゲ
ートを含む。このトランジスタは、基板の表面上にポリ
・シリコン層を最初に形成することにより作られる。次
いで、マスクがトランジスタのアイランドを形成するこ
とになるポリ・シリコン層の領域上に形成される。次
に、マスク周囲のポリ・シリコンの露出された領域が酸
化されて、アイランドの周囲に酸化シリコン層を形成す
る。次いで、均一な厚さの絶縁層がアイランドの上面に
形成されて、ゲート絶縁体として働く。
発明は、基板上のポリ・シリコン・アイランドと、ゲー
ト絶縁層を形成するアイランド上の実質的に均一な厚さ
の絶縁材層と、絶縁層上の導電ゲート層を含む薄膜電界
効果トランジスタを目的とするものである。「実質的に
均一な厚さ」の絶縁層とは、絶縁層がアイランドの縁部
において僅かに厚くなり得るが、アイランドの縁部にお
いて薄くならないことを意味する。均一な厚さのゲート
絶縁体は、トランジスタの作動特性を改善する。更に、
この薄膜電界効果トランジスタは、基板上のポリ・シリ
コンのアイランド、このアイランドを包囲してその縁部
と接触する基板上の絶縁材層、アイランドの上面上の均
一な厚さのゲート絶縁体層、および絶縁体層上の導電ゲ
ートを含む。このトランジスタは、基板の表面上にポリ
・シリコン層を最初に形成することにより作られる。次
いで、マスクがトランジスタのアイランドを形成するこ
とになるポリ・シリコン層の領域上に形成される。次
に、マスク周囲のポリ・シリコンの露出された領域が酸
化されて、アイランドの周囲に酸化シリコン層を形成す
る。次いで、均一な厚さの絶縁層がアイランドの上面に
形成されて、ゲート絶縁体として働く。
【０００８】別の特質から見て、本発明は、１つの面を
持つ基板、ポリ・シリコン層のアイランド、第１および
第２の絶縁層、および導電ゲート領域を含む薄膜電界効
果トランジスタを目的とするものである。アイランド
は、基板の表面上に存在する底面と、頂面とを有する。
第１の絶縁層は、基板面の表面上にあり、ポリ・シリコ
ンのアイランドを包囲している。第２の絶縁層は、アイ
ランドの上面の一部を横切って延長する底面を有し、頂
面を有し、かつ厚さが実質的に均一である。半導体材料
の離間された部分は、その間にトランジスタのチャンネ
ル領域として働くポリ・シリコンの部分を持つソースお
よびドレーン領域として働くようにドープされる。導電
ゲート領域は、第２の絶縁層の頂面上にあり、その一部
を横切ってドレーンおよびソース領域間に延長する。
持つ基板、ポリ・シリコン層のアイランド、第１および
第２の絶縁層、および導電ゲート領域を含む薄膜電界効
果トランジスタを目的とするものである。アイランド
は、基板の表面上に存在する底面と、頂面とを有する。
第１の絶縁層は、基板面の表面上にあり、ポリ・シリコ
ンのアイランドを包囲している。第２の絶縁層は、アイ
ランドの上面の一部を横切って延長する底面を有し、頂
面を有し、かつ厚さが実質的に均一である。半導体材料
の離間された部分は、その間にトランジスタのチャンネ
ル領域として働くポリ・シリコンの部分を持つソースお
よびドレーン領域として働くようにドープされる。導電
ゲート領域は、第２の絶縁層の頂面上にあり、その一部
を横切ってドレーンおよびソース領域間に延長する。
【０００９】本発明については、添付図面に関して以降
の更に詳細な記述からよく理解されよう。
の更に詳細な記述からよく理解されよう。
【００１０】図面は必ずしも正確な縮尺によるものでは
ないことを理解すべきである。
ないことを理解すべきである。
【００１１】
【実施例】まず図７乃至図９において示されたのは、本
発明による薄膜電界効果トランジスタ３４である。図７
は、トランジスタ３４の斜視図を示し、図８は図７の線
８−８に関するトランジスタ３４の断面図を示し、図９
は図７の線９−９に関するトランジスタ３４の断面図を
示している。薄膜電界効果トランジスタ３４は、絶縁材
の基板３６上に形成される。図示の如く、基板３６は、
その表面上に薄い密封層４０（例えば、厚さが約１００
ナノメータの窒化シリコン膜）と、密封層４０上の誘電
層４２（例えば、厚さが約１０００ナノメータの二酸化
シリコン膜）とを有するガラス板３８からなる。しか
し、サファイア板あるいは表面上に二酸化シリコンの絶
縁層を持つ単結晶シリコン板の如き他のタイプの基板を
使用できることを理解すべきである。
発明による薄膜電界効果トランジスタ３４である。図７
は、トランジスタ３４の斜視図を示し、図８は図７の線
８−８に関するトランジスタ３４の断面図を示し、図９
は図７の線９−９に関するトランジスタ３４の断面図を
示している。薄膜電界効果トランジスタ３４は、絶縁材
の基板３６上に形成される。図示の如く、基板３６は、
その表面上に薄い密封層４０（例えば、厚さが約１００
ナノメータの窒化シリコン膜）と、密封層４０上の誘電
層４２（例えば、厚さが約１０００ナノメータの二酸化
シリコン膜）とを有するガラス板３８からなる。しか
し、サファイア板あるいは表面上に二酸化シリコンの絶
縁層を持つ単結晶シリコン板の如き他のタイプの基板を
使用できることを理解すべきである。
【００１２】トランジスタ３４は、誘電層４２上のポリ
・シリコンの一般に矩形状のアイランド即ち領域４４を
含む。このポリ・シリコン・アイランド４４は、厚さが
約２００ナノメータであり、所要のトランジスタの特性
に応じた面積を有する。絶縁層４２上でポリ・シリコン
・アイランド４４を完全に包囲しているのは、二酸化シ
リコンの絶縁材層４６である。この絶縁材層４６は、ポ
リ・シリコン・アイランド４４より厚く、アイランド４
４の縁部４４ａと接触している。アイランド４４の上面
４８を横切って延長しているのは、望ましくは厚さが約
６０ナノメータの二酸化シリコンのゲート絶縁体５０で
ある。導電ゲート５２は、ゲート絶縁体５０上にあって
これを横切って延び、またゲート絶縁体５０の端部に隣
接する絶縁層４６の各部に延びている。導電ゲート５２
は、厚さが約５００ナノメータのドープされたポリ・シ
リコンであることが望ましい。ゲート５２の両側のポリ
・シリコン・アイランド４４の各部はドープされて、ト
ランジスタ３４のソース５１およびドレーン５３を形成
する。このソース５１とドレーン５３は、形成されるト
ランジスタの種類に従っていずれの導電タイプでもよ
い。導電接点（電極）５４および５６は、ゲート５２の
両側のポリ・シリコン・アイランド４４の上面４８の各
部上にあって、ゲート絶縁体層５０の開口を貫通してト
ランジスタ３４のソース５１およびドレーン５３とそれ
ぞれ接触している。接点５４および５６は、アイランド
４４に隣接する絶縁層４６上に延長している。導電接点
（電極）５８は、その一端部が導電ゲート５２上にあ
り、また絶縁層４６の隣接部分上に延長している。導電
接点５４、５６および５８は、アルミニウムの如き金属
であることが望ましい。
・シリコンの一般に矩形状のアイランド即ち領域４４を
含む。このポリ・シリコン・アイランド４４は、厚さが
約２００ナノメータであり、所要のトランジスタの特性
に応じた面積を有する。絶縁層４２上でポリ・シリコン
・アイランド４４を完全に包囲しているのは、二酸化シ
リコンの絶縁材層４６である。この絶縁材層４６は、ポ
リ・シリコン・アイランド４４より厚く、アイランド４
４の縁部４４ａと接触している。アイランド４４の上面
４８を横切って延長しているのは、望ましくは厚さが約
６０ナノメータの二酸化シリコンのゲート絶縁体５０で
ある。導電ゲート５２は、ゲート絶縁体５０上にあって
これを横切って延び、またゲート絶縁体５０の端部に隣
接する絶縁層４６の各部に延びている。導電ゲート５２
は、厚さが約５００ナノメータのドープされたポリ・シ
リコンであることが望ましい。ゲート５２の両側のポリ
・シリコン・アイランド４４の各部はドープされて、ト
ランジスタ３４のソース５１およびドレーン５３を形成
する。このソース５１とドレーン５３は、形成されるト
ランジスタの種類に従っていずれの導電タイプでもよ
い。導電接点（電極）５４および５６は、ゲート５２の
両側のポリ・シリコン・アイランド４４の上面４８の各
部上にあって、ゲート絶縁体層５０の開口を貫通してト
ランジスタ３４のソース５１およびドレーン５３とそれ
ぞれ接触している。接点５４および５６は、アイランド
４４に隣接する絶縁層４６上に延長している。導電接点
（電極）５８は、その一端部が導電ゲート５２上にあ
り、また絶縁層４６の隣接部分上に延長している。導電
接点５４、５６および５８は、アルミニウムの如き金属
であることが望ましい。
【００１３】トランジスタ３４は、絶縁ゲート電界効果
トランジスタ（ＩＧＦＥＴ）として示され、ｎ−チャン
ネルあるいはｐ−チャンネルのエンハンスメント・モー
ドＩＧＦＥＴまたはデプリーション・モードＩＧＦＥＴ
でよい。ソース領域５１およびドレーン領域５３がｎタ
イプの導電性でありアイランド４４がｐタイプの導電性
であるならば、トランジスタ３４はｎ−チャンネルＩＧ
ＦＥＴである。ソース領域５１およびドレーン領域５３
がｐタイプの導電性でありアイランド４４がｎタイプの
導電性であるならば、トランジスタ３４はｐ−チャンネ
ルＩＧＦＥＴである。
トランジスタ（ＩＧＦＥＴ）として示され、ｎ−チャン
ネルあるいはｐ−チャンネルのエンハンスメント・モー
ドＩＧＦＥＴまたはデプリーション・モードＩＧＦＥＴ
でよい。ソース領域５１およびドレーン領域５３がｎタ
イプの導電性でありアイランド４４がｐタイプの導電性
であるならば、トランジスタ３４はｎ−チャンネルＩＧ
ＦＥＴである。ソース領域５１およびドレーン領域５３
がｐタイプの導電性でありアイランド４４がｎタイプの
導電性であるならば、トランジスタ３４はｐ−チャンネ
ルＩＧＦＥＴである。
【００１４】次に図１０乃至図１３においては、薄膜電
界効果トランジスタ３４を製造する諸ステップが示され
る。薄膜電界効果トランジスタ３４は、洗浄および化学
的な腐食によりガラス板３８の表面を最初に洗浄するこ
とにより調製できる。図１０に示されるように、窒化シ
リコンの密封層４０が、低圧の化学気相成長法によりガ
ラス板３８の洗浄面上に沈積され、同法においてガラス
板３８はシランおよびアンモニア蒸気の混合物の如きシ
リコンおよび窒素を含むガスに曝されて約７８５℃の温
度まで加熱され、この温度においてガスが一緒に反応し
てガラス面上に析出する窒化シリコンを形成する。次い
で、二酸化シリコン誘電層４２が密封層４０上に析出さ
れる。これはまた、密封層４０がシランおよび酸素の如
きシリコンおよび酸素を含むガスに曝されて約４２０℃
の温度まで加熱され、この温度においてガスが一緒に反
応して密封層４０上に付着する二酸化シリコンを形成す
る。
界効果トランジスタ３４を製造する諸ステップが示され
る。薄膜電界効果トランジスタ３４は、洗浄および化学
的な腐食によりガラス板３８の表面を最初に洗浄するこ
とにより調製できる。図１０に示されるように、窒化シ
リコンの密封層４０が、低圧の化学気相成長法によりガ
ラス板３８の洗浄面上に沈積され、同法においてガラス
板３８はシランおよびアンモニア蒸気の混合物の如きシ
リコンおよび窒素を含むガスに曝されて約７８５℃の温
度まで加熱され、この温度においてガスが一緒に反応し
てガラス面上に析出する窒化シリコンを形成する。次い
で、二酸化シリコン誘電層４２が密封層４０上に析出さ
れる。これはまた、密封層４０がシランおよび酸素の如
きシリコンおよび酸素を含むガスに曝されて約４２０℃
の温度まで加熱され、この温度においてガスが一緒に反
応して密封層４０上に付着する二酸化シリコンを形成す
る。
【００１５】図１０に示されるように、次にポリ・シリ
コン層６０が低圧化学気相成長法によって誘電層４２上
に沈積される。これは、誘電層４２をシランの如きシリ
コンを含むガスに曝して、このガスを約６２５℃の温度
まで加熱してガスを分解し多結晶シリコンを誘電層４２
上に付着することによって行われる。しかし、多結晶シ
リコン層を誘電層上に付着させる代りに、アモルファス
（非晶質）シリコン層を低い温度で析出した後、後の加
熱操作中に多結晶シリコンへ転化することができる。厚
さが約２０ナノメータの薄い二酸化シリコン層６２が、
ポリ・シリコン層６０上に形成される。これは、ポリ・
シリコン層６０が水蒸気の如き酸化雰囲気内で約８００
℃で加熱されてポリ・シリコン層６０の表面を酸化する
熱酸化法によって行うことができる。次に、上記の低圧
化学気相成長法により、厚さが約１００ナノメータの窒
化シリコン層６４が二酸化シリコン層６２上に沈積され
る。次に、フォトレジストのマスキング層６６を、標準
的なフォトリトグラフ法を用いてアイランド４４を形成
すべきポリ・シリコン層６０の領域上の窒化シリコン層
６４上に形成する。次いで、窒化シリコン層６４の露出
領域は、標準的なプラズマ・エッチング法を用いて除去
される。
コン層６０が低圧化学気相成長法によって誘電層４２上
に沈積される。これは、誘電層４２をシランの如きシリ
コンを含むガスに曝して、このガスを約６２５℃の温度
まで加熱してガスを分解し多結晶シリコンを誘電層４２
上に付着することによって行われる。しかし、多結晶シ
リコン層を誘電層上に付着させる代りに、アモルファス
（非晶質）シリコン層を低い温度で析出した後、後の加
熱操作中に多結晶シリコンへ転化することができる。厚
さが約２０ナノメータの薄い二酸化シリコン層６２が、
ポリ・シリコン層６０上に形成される。これは、ポリ・
シリコン層６０が水蒸気の如き酸化雰囲気内で約８００
℃で加熱されてポリ・シリコン層６０の表面を酸化する
熱酸化法によって行うことができる。次に、上記の低圧
化学気相成長法により、厚さが約１００ナノメータの窒
化シリコン層６４が二酸化シリコン層６２上に沈積され
る。次に、フォトレジストのマスキング層６６を、標準
的なフォトリトグラフ法を用いてアイランド４４を形成
すべきポリ・シリコン層６０の領域上の窒化シリコン層
６４上に形成する。次いで、窒化シリコン層６４の露出
領域は、標準的なプラズマ・エッチング法を用いて除去
される。
【００１６】窒化シリコン層６４により覆われないポリ
・シリコン層６０の部分は、デバイスを拡散管内に置
き、これを流過する酸素および（または）水蒸気を用い
て約８００℃まで加熱することにより酸化される。この
酸化は、ポリ・シリコン層６０がその厚さまで完全に二
酸化シリコンに転化されるまで行われる。ポリ・シリコ
ン層６０を完全に酸化させるのに要する時間は、標準的
な酸化テーブルから予期されるものよりはるかに長い。
上記の方法で水蒸気中で酸化された厚さが２００ナノメ
ータのポリ・シリコン層の場合、酸化を完了するため約
３０乃至３６時間かかる。図１１に示した如く、この方
法はポリ・シリコン・アイランド４４の全周に絶縁層４
６を形成する。次いで、適当なエッチャントを用いて窒
化シリコン層６４が除去される。二酸化シリコン層６２
は除去されず、ゲート絶縁体５０の一部を形成すること
になる。
・シリコン層６０の部分は、デバイスを拡散管内に置
き、これを流過する酸素および（または）水蒸気を用い
て約８００℃まで加熱することにより酸化される。この
酸化は、ポリ・シリコン層６０がその厚さまで完全に二
酸化シリコンに転化されるまで行われる。ポリ・シリコ
ン層６０を完全に酸化させるのに要する時間は、標準的
な酸化テーブルから予期されるものよりはるかに長い。
上記の方法で水蒸気中で酸化された厚さが２００ナノメ
ータのポリ・シリコン層の場合、酸化を完了するため約
３０乃至３６時間かかる。図１１に示した如く、この方
法はポリ・シリコン・アイランド４４の全周に絶縁層４
６を形成する。次いで、適当なエッチャントを用いて窒
化シリコン層６４が除去される。二酸化シリコン層６２
は除去されず、ゲート絶縁体５０の一部を形成すること
になる。
【００１７】次に、デバイスは再び約８００℃の酸素お
よび（または）水蒸気の酸化環境内に置かれて、図１２
に示される如きゲート絶縁体５０を形成するように二酸
化シリコン層６２の上面に厚さが約４０ナノメータの別
の二酸化シリコン層を成長させる。図１３に示されるよ
うに、次に先に述べた低圧化学気相成長法を用いて、ポ
リ・シリコン層６８が絶縁層４６およびゲート絶縁体５
０上に沈積される。次に、ポリ・シリコン層６８が標準
的なフォトリトグラフ法を用いて画成されてゲート５２
を形成する。ゲート、ソースおよびドレーン領域の（例
えば、イオン注入法による）ドーピング、および接点５
４、５６、５８の形成の如き以降のデバイス処理が、ト
ランジスタ３４を完成するため標準的な方法で行われ
る。
よび（または）水蒸気の酸化環境内に置かれて、図１２
に示される如きゲート絶縁体５０を形成するように二酸
化シリコン層６２の上面に厚さが約４０ナノメータの別
の二酸化シリコン層を成長させる。図１３に示されるよ
うに、次に先に述べた低圧化学気相成長法を用いて、ポ
リ・シリコン層６８が絶縁層４６およびゲート絶縁体５
０上に沈積される。次に、ポリ・シリコン層６８が標準
的なフォトリトグラフ法を用いて画成されてゲート５２
を形成する。ゲート、ソースおよびドレーン領域の（例
えば、イオン注入法による）ドーピング、および接点５
４、５６、５８の形成の如き以降のデバイス処理が、ト
ランジスタ３４を完成するため標準的な方法で行われ
る。
【００１８】このように、本発明の方法は、ゲート絶縁
体５０を含むポリ・シリコン・アイランド４４の周部の
二酸化シリコンが従来技術のトランジスタ１０のゲート
絶縁体１６における程には薄くない薄膜電界効果トラン
ジスタ３４を形成することが判る。ポリ・シリコン・ア
イランド４４周囲の絶縁層４６は、実質的に均一な厚さ
である。また、ゲート絶縁体５０は、端部領域が僅かに
厚くなった実質的に均一な厚さを呈する。これにより得
られる利点は、本発明の薄膜電界効果トランジスタ３４
における破壊電圧および電界が図１に示される従来技術
の薄膜電界効果トランジスタ１０のそれよりも増大する
ことである。このことは図１４乃至図１７に示されたグ
ラフから判り、図においては８個のトランジスタにおけ
るソース５１およびドレーン５３の接点が接地された状
態で、ゲート絶縁体５０を流れるゲート酸化物電流のゲ
ート電圧に対する関係が示されている。
体５０を含むポリ・シリコン・アイランド４４の周部の
二酸化シリコンが従来技術のトランジスタ１０のゲート
絶縁体１６における程には薄くない薄膜電界効果トラン
ジスタ３４を形成することが判る。ポリ・シリコン・ア
イランド４４周囲の絶縁層４６は、実質的に均一な厚さ
である。また、ゲート絶縁体５０は、端部領域が僅かに
厚くなった実質的に均一な厚さを呈する。これにより得
られる利点は、本発明の薄膜電界効果トランジスタ３４
における破壊電圧および電界が図１に示される従来技術
の薄膜電界効果トランジスタ１０のそれよりも増大する
ことである。このことは図１４乃至図１７に示されたグ
ラフから判り、図においては８個のトランジスタにおけ
るソース５１およびドレーン５３の接点が接地された状
態で、ゲート絶縁体５０を流れるゲート酸化物電流のゲ
ート電圧に対する関係が示されている。
【００１９】図１４および図１５は、従来のトランジス
タ１０（図１）における結果をチャンネル幅が２０μｍ
でありチャンネル長さが２０μｍである本発明のトラン
ジスタ３４（図７）の結果と比較する。図１４は、標準
的なトランジスタ１０が７．１×１０6ボルト／ｃｍの
破壊電界と対応する約３７Ｖの破壊電圧を持つが、図１
５は、本発明のトランジスタ３４が１．１×１０7ボル
ト／ｃｍの破壊電界と対応する５７Ｖの破壊電圧を有す
ることを示す。図１６および図１７は、約５μｍのチャ
ンネル長さを持つトランジスタにおける結果を比較す
る。図１６は、従来のトランジスタ１０が１４乃至４０
ボルトの破壊電圧を有する事を示すが、図１７は、本発
明のトランジスタ３４が約６０ボルトの破壊電圧を持つ
ことを示す。このため、チャンネル長さが減るに伴い、
破壊電圧における改善が増大する。
タ１０（図１）における結果をチャンネル幅が２０μｍ
でありチャンネル長さが２０μｍである本発明のトラン
ジスタ３４（図７）の結果と比較する。図１４は、標準
的なトランジスタ１０が７．１×１０6ボルト／ｃｍの
破壊電界と対応する約３７Ｖの破壊電圧を持つが、図１
５は、本発明のトランジスタ３４が１．１×１０7ボル
ト／ｃｍの破壊電界と対応する５７Ｖの破壊電圧を有す
ることを示す。図１６および図１７は、約５μｍのチャ
ンネル長さを持つトランジスタにおける結果を比較す
る。図１６は、従来のトランジスタ１０が１４乃至４０
ボルトの破壊電圧を有する事を示すが、図１７は、本発
明のトランジスタ３４が約６０ボルトの破壊電圧を持つ
ことを示す。このため、チャンネル長さが減るに伴い、
破壊電圧における改善が増大する。
【００２０】このように、本発明により、ポリ・シリコ
ン・アイランドの縁部における酸化シリコン層の厚さの
減少がなくトランジスタの破壊電圧および他の関連する
特性を改善する薄膜電界効果トランジスタが提供され
る。また、本発明により、このような薄膜電界効果トラ
ンジスタを製造する方法が提供される。
ン・アイランドの縁部における酸化シリコン層の厚さの
減少がなくトランジスタの破壊電圧および他の関連する
特性を改善する薄膜電界効果トランジスタが提供され
る。また、本発明により、このような薄膜電界効果トラ
ンジスタを製造する方法が提供される。
【００２１】本発明の特定の実施態様が単に本発明の一
般的な原理の例示に過ぎないことを理解すべきである。
本文に述べた諸原理と一貫する種々の変更が可能であ
る。例えば、上記の色々な層の厚さが示唆に過ぎないも
ので変更し得ることを理解すべきである。また、上記の
幾つかのフィルムの配置の特定方法が示唆であって、各
層毎に特定の材料を付着するための周知の手法を用いる
ことにより変更が可能である。
般的な原理の例示に過ぎないことを理解すべきである。
本文に述べた諸原理と一貫する種々の変更が可能であ
る。例えば、上記の色々な層の厚さが示唆に過ぎないも
ので変更し得ることを理解すべきである。また、上記の
幾つかのフィルムの配置の特定方法が示唆であって、各
層毎に特定の材料を付着するための周知の手法を用いる
ことにより変更が可能である。
【００２２】ポリ・シリコン層は熱酸化法により二酸化
シリコンの絶縁層へ転化されたが、他の手法を使用する
ことができる。例えば、ポリ・シリコンのプラズマ・エ
ンハンスド陽極酸化法が使用できる。プラズマ酸化は、
更に高い温度に耐え得ない基板の使用を可能にする特に
５００乃至６００℃の範囲内の、熱酸化より著しく低い
温度で酸化プロセスを実施することを可能にする。使用
できる別の酸化プロセスは、標準的なイオン注入法を用
いて多数の酸素イオンをポリ・シリコン中に衝突させる
ことである。１×１０16ｃｍ-2乃至５×１０18ｃｍ-2程
度の充分に高いイオン線量で、ポリ・シリコンを二酸化
シリコンへ転化することができる。このためには、６０
０乃至１０００℃の高い温度での熱アニールを必要とす
る。この場合、ポリ・シリコン・アイランドの程度を規
定するよう働くマスキング・フィルムの厚さおよび組成
は、マスクされた領域への入射イオンの衝突を阻止する
ため、特に厚さにおいて変更する必要があることもあ
る。酸素イオンを使用する代りに、窒化シリコンの絶縁
層を形成するため窒素イオンを用いることもできる。
シリコンの絶縁層へ転化されたが、他の手法を使用する
ことができる。例えば、ポリ・シリコンのプラズマ・エ
ンハンスド陽極酸化法が使用できる。プラズマ酸化は、
更に高い温度に耐え得ない基板の使用を可能にする特に
５００乃至６００℃の範囲内の、熱酸化より著しく低い
温度で酸化プロセスを実施することを可能にする。使用
できる別の酸化プロセスは、標準的なイオン注入法を用
いて多数の酸素イオンをポリ・シリコン中に衝突させる
ことである。１×１０16ｃｍ-2乃至５×１０18ｃｍ-2程
度の充分に高いイオン線量で、ポリ・シリコンを二酸化
シリコンへ転化することができる。このためには、６０
０乃至１０００℃の高い温度での熱アニールを必要とす
る。この場合、ポリ・シリコン・アイランドの程度を規
定するよう働くマスキング・フィルムの厚さおよび組成
は、マスクされた領域への入射イオンの衝突を阻止する
ため、特に厚さにおいて変更する必要があることもあ
る。酸素イオンを使用する代りに、窒化シリコンの絶縁
層を形成するため窒素イオンを用いることもできる。
【図１】従来技術の典型的な薄膜電界効果トランジスタ
を示す斜視図である。
を示す斜視図である。
【図２】図１の線２−２に関する断面図である。
【図３】図１に示されるトランジスタを製造する１つの
従来技術のステップを示す断面図である。
従来技術のステップを示す断面図である。
【図４】図１に示されるトランジスタを製造する他の従
来技術のステップを示す断面図である。
来技術のステップを示す断面図である。
【図５】図１に示されるトランジスタを製造する他の従
来技術のステップを示す断面図である。
来技術のステップを示す断面図である。
【図６】図１に示されるトランジスタを製造する他の従
来技術のステップを示す断面図である。
来技術のステップを示す断面図である。
【図７】本発明による薄膜電界効果トランジスタの斜視
図である。
図である。
【図８】図７の線８−８に関する断面図である。
【図９】図７の線９−９に関する断面図である。
【図１０】図７に示したトランジスタを製造する１つの
ステップを示す断面図である。
ステップを示す断面図である。
【図１１】図７に示したトランジスタを製造する別のス
テップを示す断面図である。
テップを示す断面図である。
【図１２】図７に示したトランジスタを製造する別のス
テップを示す断面図である。
テップを示す断面図である。
【図１３】図７に示したトランジスタを製造する別のス
テップを示す断面図である。
テップを示す断面図である。
【図１４】２０μｍのチャンネル長さを持つ従来の薄膜
電界効果トランジスタのグループにおけるゲート電流と
ゲート電圧の関係を示すグラフ、
電界効果トランジスタのグループにおけるゲート電流と
ゲート電圧の関係を示すグラフ、
【図１５】本発明による２０μｍのチャンネル長さを持
つ薄膜電界効果トランジスタのグループにおける図１４
と類似の図である。
つ薄膜電界効果トランジスタのグループにおける図１４
と類似の図である。
【図１６】５μｍのチャンネル長さを持つ電界効果トラ
ンジスタに対する図１４と類似の図である。
ンジスタに対する図１４と類似の図である。
【図１７】５μｍのチャンネル長さを持つ電界効果トラ
ンジスタに対する図１５と類似の図である。
ンジスタに対する図１５と類似の図である。
【符号の説明】 １０ 薄膜電界効果トランジスタ １２ 基板 １４ ポリ・シリコン・アイランド １６ 二酸化シリコン・ゲート層 １８ 上面 ２０ 対向側縁部 ２２ 導電ゲート ２３ ソース領域 ２４ 導電接点（電極） ２５ ドレーン領域 ２６ 導電接点（電極） ２８ 導電接点（電極） ３０ ポリ・シリコン層 ３２ マスク ３４ 薄膜電界効果トランジスタ ３６ 基板 ３８ ガラス板 ４０ 密封層 ４２ 誘電層 ４４ アイランド ４６ 絶縁材層 ４８ 上面 ５０ ゲート絶縁体 ５１ ソース ５２ 導電ゲート ５３ ドレーン ５４ 導電接点（電極） ５６ 導電接点（電極） ５８ 導電接点（電極） ６０ ポリ・シリコン層 ６２ 二酸化シリコン層 ６４ 窒化シリコン層 ６８ ポリ・シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリー・アイリーン・ハリントン アメリカ合衆国ミシガン州48098，トロイ, ライト 5245
Claims (30)
- 【請求項１】 表面を持つ基板（３６）、該基板（３
６）の表面上に位置する底面を持ちかつ上面（４８）を
持つポリ・シリコン層（６０）のアイランド（４４）、
該アイランド（４４）の上面（４８）の部分を横切って
延長する底面を有し、上面を有し、かつソース（５１）
およびドレーン（５３）として働くようにドープされて
その間のポリ・シリコン層（６０）の部分がトランジス
タ（３４）のチャンネル領域として働く第１の絶縁体層
（５０）、および第２の絶縁体層（５０）の上面に位置
して前記ドレーン（５３）およびソース（５１）間でそ
の一部を横切って延長する導電ゲート領域（５２）を含
む薄膜電界効果トランジスタ（３４）において、前記基
板（３６）の表面に位置して半導体材料のアイランド
（４４）を包囲する第２の絶縁材層（４６）が存在し、
前記第１の絶縁体層（５０）は厚さが実質的に均一であ
ることを特徴とする薄膜電界効果トランジスタ（３
４）。 - 【請求項２】 前記第２の絶縁材層（４６）は厚さが実
質的に均一であり、前記アイランド（４４）の縁部（４
４ａ）と接触することを特徴とする請求項１記載の薄膜
電界効果トランジスタ（３４）。 - 【請求項３】 前記第２の絶縁材層（４６）が二酸化シ
リコンであることを特徴とする請求項２記載の薄膜電界
効果トランジスタ（３４）。 - 【請求項４】 前記第１の絶縁体層（５０）が、２つの
重なり合った二酸化シリコン層から形成されることを特
徴とする請求項２記載の薄膜電界効果トランジスタ（３
４）。 - 【請求項５】 前記第１の絶縁体層（５０）が二酸化シ
リコンであり、前記トランジスタ（３４）のゲート絶縁
体として働くことを特徴とする請求項３記載の薄膜電界
効果トランジスタ（３４）。 - 【請求項６】 前記導電ゲート領域（５２）がドープさ
れたシリコンであることを特徴とする請求項５記載の薄
膜電界効果トランジスタ（３４）。 - 【請求項７】 前記導電ゲート領域（５２）がドープさ
れたポリ・シリコンであることを特徴とする請求項６記
載の薄膜電界効果トランジスタ（３４）。 - 【請求項８】 前記ソース（５１）およびドレーン（５
３）領域とそれぞれ結合されたアイランド（４４）の上
面（４８）上に導電接点（５４、５６）があることを特
徴とする請求項７記載の薄膜電界効果トランジスタ（３
４）。 - 【請求項９】 前記基板（３６）が絶縁材料であること
を特徴とする請求項８記載の薄膜電界効果トランジスタ
（３４）。 - 【請求項１０】 前記基板（３６）が、その表面上に二
酸化シリコン層（４２）を有するガラス板（３８）であ
り、前記ポリ・シリコン・アイランド（４４）が二酸化
シリコン層（４２）であることを特徴とする請求項１記
載の薄膜電界効果トランジスタ（３４）。 - 【請求項１１】 前記ガラス板（３８）の表面と前記二
酸化シリコン層（４２）間に窒化シリコン層（４０）が
存在することを特徴とする請求項１０記載の薄膜電界効
果トランジスタ（３４）。 - 【請求項１２】 前記基板（３６）がその表面に二酸化
シリコン層（４２）を有するシリコン体部であり、前記
アイランド（４４）が二酸化シリコン層（４２）上にあ
ることを特徴とする請求項１記載の薄膜電界効果トラン
ジスタ（３４）。 - 【請求項１３】 表面を持つ基板（３６）、該表面上に
支持されたポリ・シリコン体部（４４）、該ポリ・シリ
コン体部（４４）の表面（４８）の部分を覆う第１の絶
縁体層（５０）、ドレーン領域（５３）およびソース領
域（５１）を形成してその間のポリ・シリコン体部（４
４）の部分がチャンネル領域として働くようにドープさ
れるポリ・シリコン体部（４４）の隔てられた第１およ
び第２の部分、および前記第１の絶縁体層（５０）上お
よび前記チャンネル領域上に配置された導電ゲート領域
（５２）を含む薄膜トランジスタにおいて、前記基板
（３６）の表面の部分を覆いその間に腔部を画成する側
壁部を有する第２の二酸化シリコン層（４２、４６）が
存在し、該腔部内に配置されたポリ・シリコン体部（４
４）の部分が存在し、前記第１の絶縁体層（５０）は厚
さが実質的に均一であることを特徴とする薄膜トランジ
スタ構造。 - 【請求項１４】 ソース領域（５１）、ドレーン領域
（５３）および導電ゲート領域（５２）とそれぞれ結合
されたソース領域、ドレーン領域および導電ゲート領域
（５４、５６、５８）が存在することを特徴とする請求
項１３記載の薄膜トランジスタ構造。 - 【請求項１５】 前記第２の絶縁材層（４２、４６）が
二酸化シリコンであることを特徴とする請求項１４記載
の薄膜トランジスタ構造。 - 【請求項１６】 前記第１の絶縁体層（５０）が二酸化
シリコンであることを特徴とする請求項１５記載の薄膜
トランジスタ構造。 - 【請求項１７】 前記導電ゲート領域（５２）がドープ
されたシリコンであることを特徴とする請求項１６記載
の薄膜トランジスタ構造。 - 【請求項１８】 前記導電ゲート領域（５２）がドープ
されたポリ・シリコンであることを特徴とする請求項１
７記載の薄膜トランジスタ構造。 - 【請求項１９】 前記第１の絶縁体層（５０）がゲート
絶縁体として働き、２つの重なり合った二酸化シリコン
層から形成されることを特徴とする請求項１８記載の薄
膜トランジスタ構造。 - 【請求項２０】 基板（３６）の表面上にポリ・シリコ
ン層（６０）を形成し、該ポリ・シリコン層（６０）の
部分をマスク（６４、６６）でマスクし、ポリ・シリコ
ン・アイランド（４４）を前記マスク（６４、６６）の
下方に形成し、ゲート絶縁体層（５０）を前記アイラン
ド（４４）の上面（４８）上に形成し、導電ゲート（５
２）を前記ゲート絶縁体層（５０）上に前記アイランド
（４４）の上面（４８）の部分を横切って形成するステ
ップを含む薄膜電界効果トランジスタ（３４）を製造す
る方法において、 前記アイランド（４４）が、前記マスク（６４、６６）
の周囲のポリ・シリコン層（６０）の部分を二酸化シリ
コンへ転化して、前記ポリ・シリコン・アイランド（４
４）を前記マスク（６４、６６）の下方に形成すること
により形成され、前記ゲート絶縁体層（５０）は実質的
に均等な厚さで形成されることを特徴とする方法。 - 【請求項２１】 前記マスク（６４、６６）が、アイラ
ンド（４４）を形成すべきポリ・シリコン層（６０）の
部分の上に窒化シリコン層（６４）を含むことを特徴と
する請求項２０記載の基板（３６）上に薄膜電界効果ト
ランジスタ（３４）を形成する方法。 - 【請求項２２】 前記窒化シリコン層（６４）の下方に
前記ポリ・シリコン層（６０）の表面上に二酸化シリコ
ン層（６２）を形成することを含むことを特徴とする請
求項２１記載の基板（３６）上に薄膜電界効果トランジ
スタ（３４）を形成する方法。 - 【請求項２３】 前記マスク（６４、６６）の周囲の前
記ポリ・シリコン層（６０）の部分が二酸化シリコンへ
転化された後、該マスク（６４、６６）が除去されて、
前記ポリ・シリコン層（６０）の上面（４８）上に下側
の二酸化シリコン層（６２）を残すことを特徴とする請
求項２２記載の基板（３６）上に薄膜電界効果トランジ
スタ（３４）を形成する方法。 - 【請求項２４】 前記マスク（６４、６６）が除去され
た後、前記ゲート絶縁体（５０）が、前記ポリ・シリコ
ン・アイランド（４４）の上面（４８）を更に酸化させ
ることにより形成され、前記二酸化シリコン層（６２）
がゲート絶縁体（５０）の部分を形成することを特徴と
する請求項２３記載の基板（３６）上に薄膜電界効果ト
ランジスタ（３４）を形成する方法。 - 【請求項２５】 前記ポリ・シリコン層（６０）がその
厚さ全体にわたり二酸化シリコンへ完全に転化されるま
で、前記マスク（６４、６６）の周囲のポリ・シリコン
層（６０）の部分が、該ポリ・シリコン層（６０）を酸
化雰囲気中で加熱することにより二酸化シリコンへ転化
されることを特徴とする請求項２０記載の基板（３６）
上に薄膜電界効果トランジスタ（３４）を形成する方
法。 - 【請求項２６】 前記マスク（６４、６６）が、アイラ
ンド（４４）を形成すべき前記ポリ・シリコン層（６
０）の部分に窒化シリコン層（６４）を有することを特
徴とする請求項２５記載の基板（３６）上に薄膜電界効
果トランジスタ（３４）を形成する方法。 - 【請求項２７】 前記マスク（６４、６６）の下方の前
記ポリ・シリコン層（６０）の面（４８）上に二酸化シ
リコン層（６２）を形成することを含むことを特徴とす
る請求項２６記載の基板（３６）上に薄膜電界効果トラ
ンジスタ（３４）を形成する方法。 - 【請求項２８】 前記マスク（６４、６６）の周囲の前
記ポリ・シリコン層（６０）の部分が二酸化シリコンへ
完全に転化された後、該マスク（６４、６６）が除去さ
れて、前記ポリ・シリコン・アイランド（４４）の上面
（４８）上に下側の二酸化シリコン層（６２）を残すこ
とを特徴とする請求項２７記載の基板（３６）上に薄膜
電界効果トランジスタ（３４）を形成する方法。 - 【請求項２９】 前記マスク（６４、６６）が除去され
た後、前記ゲート絶縁体（５０）が前記ポリ・シリコン
・アイランド（４４）の面（４８）を更に酸化させるこ
とにより形成され、前記二酸化シリコン層（６２）がゲ
ート絶縁体（５０）の部分を形成することを特徴とする
請求項２８記載の基板（３６）上に薄膜電界効果トラン
ジスタ（３４）を形成する方法。 - 【請求項３０】 表面を持つ絶縁基板（３６）と、該基
板（３６）上のポリ・シリコン層（６０）と、該ポリ・
シリコン層（６０）の面（４８）の部分を覆う第１の絶
縁体層（５０）と、ドレーン領域（５３）およびソース
領域（５１）を形成するようにドープされて、その間の
該ポリ・シリコン層（６０）の部分（４４）がチャンネ
ル領域として働くポリ・シリコン層（６０）の隔てられ
た第１および第２の部分と、前記第１の絶縁体層（５
０）上および前記チャンネル領域上に配置されてトラン
ジスタ（３４）のゲートとして働くドープされたポリ・
シリコン領域（５２）とを含む薄膜絶縁ゲート電界効果
トランジスタ（３４）において、 前記基板（３６）の表面の一部を覆いかつその間に腔部
を画成する側壁部を有する第２の絶縁材層（４２、４
６）が存在し、前記ポリ・シリコン層（６０）の前記部
分（４４）が前記腔部内に配置され、前記第１の絶縁体
層（５０）が実質的に均一な厚さを有することを特徴と
する薄膜絶縁ゲート電界効果トランジスタ（３４）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50815890A | 1990-04-11 | 1990-04-11 | |
| US508158 | 1990-04-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637317A true JPH0637317A (ja) | 1994-02-10 |
Family
ID=24021629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3078797A Pending JPH0637317A (ja) | 1990-04-11 | 1991-04-11 | 薄膜トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5130264A (ja) |
| JP (1) | JPH0637317A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372958A (en) * | 1990-11-16 | 1994-12-13 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| JP3587868B2 (ja) * | 1992-11-20 | 2004-11-10 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
| JP3404064B2 (ja) * | 1993-03-09 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| KR100294026B1 (ko) | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| JPH0766424A (ja) * | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5877094A (en) * | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| JPH0878693A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3306258B2 (ja) * | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| KR0172548B1 (ko) * | 1995-06-30 | 1999-02-01 | 김주용 | 반도체 소자 및 그 제조방법 |
| US6291837B1 (en) | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
| US6656779B1 (en) * | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
| US5981368A (en) * | 1998-11-05 | 1999-11-09 | Advanced Micro Devices | Enhanced shallow junction design by polysilicon line width reduction using oxidation with integrated spacer formation |
| WO2016147529A1 (ja) * | 2015-03-16 | 2016-09-22 | 富士電機株式会社 | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740954A (en) * | 1980-08-26 | 1982-03-06 | Nec Corp | Manufacture of semiconductor device on insulating substrate |
| JPS57176741A (en) * | 1981-04-22 | 1982-10-30 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58147070A (ja) * | 1982-02-25 | 1983-09-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS595672A (ja) * | 1982-07-02 | 1984-01-12 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS5940580A (ja) * | 1982-08-30 | 1984-03-06 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3853633A (en) * | 1972-12-04 | 1974-12-10 | Motorola Inc | Method of making a semi planar insulated gate field-effect transistor device with implanted field |
| JPS5376688A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Production of semiconductor device |
| US4136434A (en) * | 1977-06-10 | 1979-01-30 | Bell Telephone Laboratories, Incorporated | Fabrication of small contact openings in large-scale-integrated devices |
| US4277883A (en) * | 1977-12-27 | 1981-07-14 | Raytheon Company | Integrated circuit manufacturing method |
| US4221044A (en) * | 1978-06-06 | 1980-09-09 | Rockwell International Corporation | Self-alignment of gate contacts at local or remote sites |
| US4305200A (en) * | 1979-11-06 | 1981-12-15 | Hewlett-Packard Company | Method of forming self-registering source, drain, and gate contacts for FET transistor structures |
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JPS5766674A (en) * | 1980-10-09 | 1982-04-22 | Toshiba Corp | Semiconductor device |
| JPS59159563A (ja) * | 1983-03-02 | 1984-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| EP0160965B1 (en) * | 1984-05-07 | 1990-01-31 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device with a stacked-gate-electrode structure |
| JPS6193644A (ja) * | 1984-10-15 | 1986-05-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4735919A (en) * | 1986-04-15 | 1988-04-05 | General Electric Company | Method of making a floating gate memory cell |
| US4851363A (en) * | 1986-07-11 | 1989-07-25 | General Motors Corporation | Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses |
| FR2620847A1 (fr) * | 1987-09-18 | 1989-03-24 | Thomson Semiconducteurs | Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede |
| JPH0265274A (ja) * | 1988-08-31 | 1990-03-05 | Sony Corp | 薄膜トランジスタ |
-
1991
- 1991-04-11 JP JP3078797A patent/JPH0637317A/ja active Pending
- 1991-09-23 US US07/763,485 patent/US5130264A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740954A (en) * | 1980-08-26 | 1982-03-06 | Nec Corp | Manufacture of semiconductor device on insulating substrate |
| JPS57176741A (en) * | 1981-04-22 | 1982-10-30 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58147070A (ja) * | 1982-02-25 | 1983-09-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS595672A (ja) * | 1982-07-02 | 1984-01-12 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS5940580A (ja) * | 1982-08-30 | 1984-03-06 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5130264A (en) | 1992-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637317A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US4735917A (en) | Silicon-on-sapphire integrated circuits | |
| US4140548A (en) | MOS Semiconductor process utilizing a two-layer oxide forming technique | |
| JPS6312168A (ja) | Ｌｄｄｍｉｓ型電界効果トランジスタ | |
| JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
| US4520553A (en) | Process for manufacturing an integrated insulated-gate field-effect transistor | |
| JP2924763B2 (ja) | 半導体装置の製造方法 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPH0964362A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPH04320378A (ja) | メモリトランジスタ | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| KR100301852B1 (ko) | 박막트랜지스터제조방법 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 | |
| JPS59184566A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH0227735A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH0330336A (ja) | Ｌｄｄ構造を備えた半導体装置の製造方法 | |
| KR0155301B1 (ko) | 중첩구조를 구비한 모스 전계효과 트랜지스터의 제조방법 |