JP3293568B2 - 薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
の構造およびその製造方法に関し、特にデバイスの２次
元面積を大きくすることなくトランジスタのドレイン電
流を増大させるために活性層の形状に特徴を持たせた薄
膜トランジスタに関する。

【０００２】

【従来の技術】薄膜トランジスタはガラス基板上に形成
が可能であるため、現在、非晶質シリコン薄膜トランジ
スタは液晶ディスプレイの画素スイッチングトランジス
タに用いられ、多結晶シリコン薄膜トランジスタは液晶
ディスプレイの画素スイッチングトランジスタだけでな
くその駆動回路トランジスタとしても用いられている。
将来には、ガラス基板やプラスチック基板を用いる薄型
軽量デバイスのあらゆる集積回路を多結晶シリコン薄膜
トランジスタで作製することができると考えられてい
る。

【０００３】図１５は、従来のプレーナ型多結晶シリコ
ン薄膜トランジスタの典型的な製造プロセスをデバイス
の断面図および平面図を用いて示した概略工程図であ
る。

【０００４】図１５（ａ）、（ｂ）に示すように、ガラ
ス基板１上に非晶質シリコン膜または多結晶シリコン膜
を成膜し、これらのシリコン膜が十分吸収できる波長の
エキシマレーザ光３を照射してシリコンを溶融再結晶化
させて良質の活性層多結晶シリコン膜２を作製する。

【０００５】次に、図１５（ｃ）、（ｄ）に示すよう
に、活性層多結晶シリコン膜２をアイランド状にパター
ニングし、その上に酸化シリコン等のゲート絶縁膜４を
成膜する。

【０００６】さらに、図１５（ｅ）、（ｆ）に示すよう
に、ゲート電極材料の積層後にレジスト１３によりパタ
ーニングしてゲート電極５を形成する。ゲート電極材料
には、アルミニウム、タングステン、クロム、金属シリ
サイド、不純物添加多結晶シリコン、不純物添加微結晶
シリコン、不純物添加非晶質シリコンなどを用いる。続
いて、図１５（ｇ）、（ｈ）に示すように、レジスト１
３及びゲート電極５をマスクとして不純物イオン７の導
入を行い、ソース・ドレイン領域８を形成する。ここ
で、導入した不純物を結晶格子に配置するための活性化
熱処理を行う。この後、図１５（ｉ）、（ｊ）に示すよ
うに、レジスト１３を除去した後にデバイスを３００〜
３５０℃の温度下で水素プラズマ９の雰囲気または水素
雰囲気に１〜２時間曝して、水素、水素ラジカルまたは
水素イオンをデバイス内に拡散させて活性層多結晶シリ
コン膜２の水素パッシベーションを行う。

【０００７】最後に、図１５（ｋ）、（ｌ）に示すよう
に、層間絶縁膜１０を形成した後にコンタクトホール１
１を開口し、ゲート配線電極６およびソース・ドレイン
配線電極１２を形成して多結晶シリコン薄膜トランジス
タが完成する。

【０００８】ここで、図１５（ｇ）、（ｈ）に示す不純
物イオン導入の工程において、燐イオンを導入すれば完
成したトランジスタはｎ型トランジスタに、硼素イオン
を導入すればｐ型トランジスタとなる。このように多結
晶シリコン薄膜トランジスタはｎ型とｐ型の両方のトラ
ンジスタが容易に作製可能であるため、相補型ＭＯＳ回
路を形成でき、駆動回路の形成に有利である。

【０００９】図１６に、従来のボトムゲート型非晶質シ
リコン薄膜トランジスタを液晶ディスプレイの画素スイ
ッチングトランジスタとする液晶ディスプレイ画素の概
略平面図を示す。図１７には、従来の典型的なボトムゲ
ート型非晶質シリコン薄膜トランジスタの概略構造断面
図を示す。

【００１０】図１６のゲート線１６とデータ線１７及び
図１７のゲート電極５とソース電極１９は、クロム、ア
ルミニウム、タンタルなどで形成される。画素電極１５
には、酸化インジウム錫などの透明導電膜が用いられ
る。ゲート絶縁膜４には通常、窒化シリコン膜が用いら
れる。このゲート絶縁膜４、活性層非晶質シリコン膜１
４、不純物添加非晶質シリコン膜１８は、プラズマＣＶ
Ｄにより真空を破らずに連続形成される。

【００１１】

【発明が解決しようとする課題】これら薄膜トランジス
タの応用デバイスの性能を向上させるためには、ある駆
動電圧下で得られるドレイン電流を大きくすることが重
要である。そのためには、チャネル幅を長くする、活性
層半導体のキャリア移動度を増大させる等の方法があ
る。

【００１２】しかしながら、チャネル幅を長くするとト
ランジスタのサイズを大きくすることとなり、図１６に
示すような液晶ディスプレイの画素トランジスタにおい
ては画素の開口率を下げるという問題を引き起こし、駆
動回路においては集積度が低くなり回路規模を大きくし
てしまうという問題を引き起こしてしまう。特に駆動回
路で面積比率の大きいバッファ回路トランジスタにおい
て、この集積度の問題は深刻である。

【００１３】また、キャリア移動度を大きくするために
様々な方法が考案されているが、特に非晶質シリコン薄
膜トランジスタにおいては、その材料の性質上大きな増
大は望めない。例えば、通常の非晶質シリコン薄膜トラ
ンジスタの電界効果移動度は０．５ｃｍ²／Ｖｓ程度で
あるが、これを２ｃｍ²／Ｖｓや３ｃｍ²／Ｖｓにまで増
大させることは非常に困難である。

【００１４】多結晶シリコン薄膜トランジスタの場合に
は、多結晶シリコンの粒径を大きくすればするほど単結
晶シリコンの場合の移動度に近づいていくため、材料の
性質上は移動度の大きな増大が期待できる。従来技術で
述べたレーザアニール技術は低温プロセスで大きな粒径
を得ることができるため、現在では多結晶シリコン薄膜
形成法の主流となっている。しかしながら、レーザアニ
ールを用いた多結晶シリコン薄膜形成法において粒径を
大きくしようとした場合、レーザの照射エネルギーを増
大させなければならず、レーザーパルス照射毎の均一性
は照射エネルギーが大きいほど悪いため、大面積に均一
な多結晶シリコン膜が形成できない。このことは、Ｄｉ
ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
ＡＭ−ＬＣＤ９７ １５９頁〜１６２頁に報告されてい
る。図１８は、３００ｍｍ×４００ｍｍのガラス基板内
の多結晶シリコン薄膜トランジスタの電界効果移動度の
均一性を示したものであり、エキシマレーザ照射エネル
ギーが増大するほど均一性が低下していることが分か
る。

【００１５】電界効果移動度を増大させる別の方法とし
て、６００℃以上の温度で固相成長させる方法もある
が、このような高温で熱処理を行うためには通常のガラ
ス基板の代わりに高価な石英ガラス基板を用いなければ
ならず、デバイスコストを高くしてしまうため実用的で
ない。

【００１６】上記の問題を解決するための方法として、
ガラス基板自体の表面に、後に形成される薄膜トランジ
スタのチャネル長に平行な方向に凹溝をパターニング形
成し、その上に形成される薄膜トランジスタの活性層シ
リコン膜にこの凹溝または段差を反映した溝または段差
を持たせることで、デバイス上面から見た２次元素子面
積を大きくすることなく実効チャネル幅を長くする方法
が、特開昭６２−６５３７５号公報、特開昭６４−５９
８６５号公報および特開平２−１４０９８０号公報にそ
れぞれ開示されている。しかしながら、この手法では、
ガラス基板の加工に関わるプロセスが増加するだけでな
く、その加工時間に長時間を要し、結果としてデバイス
の製造コストが高くなるという問題点を有していた。

【００１７】他の方法として、特開昭６２−１２８１７
７号公報には、ガラス基板自体に溝を設けるのではな
く、薄膜トランジスタのチャネル領域に対応する部分に
凹凸が形成されるように、チャネル領域の下のみに凹凸
を有する薄膜が形成されている薄膜トランジスタが開示
されている。この構造では、形成過程における溝加工の
時間は比較的短くなるが、チャネル領域に対応する部分
のみに凹凸を形成するのは非常に困難であり、これは素
子サイズが小さくなるほど、また基板サイズが大きくな
るほど、より困難になる。例えば、４００ｍｍ×５００
ｍｍのような大きな基板では、場所により、ドレイン領
域のみに凹凸領域がオーバーラップしてしまったトラン
ジスタや、ドレイン側チャネル領域の一部に凹凸領域が
形成されないトランジスタが存在する。このように基板
面内で様々な構造のトランジスタが存在するということ
は、トランジスタ特性に面内バラツキが存在するという
ことであり、均一なトランジスタ特性を必要とする液晶
ディスプレイや駆動装置などの素子には適さない。

【００１８】そこで本発明の目的は、上記の問題を解決
し、薄膜トランジスタのデバイス面積を大きくすること
なく且つ特性均一性を維持しながら、ドレイン電流が大
きく応用デバイス性能が向上した薄膜トランジスタ及び
その製造方法を提供することである。

【００１９】

【課題を解決するための手段】本発明は、基板上に、チ
ャネル幅方向に段差が生じるようにチャネル長方向に帯
状に形成された１以上の薄膜、該帯状薄膜を覆い前記段
差を反映した段差を有する活性層シリコン膜、該活性層
シリコン膜上に形成されたゲート絶縁膜、該ゲート絶縁
膜上に形成されたゲート電極を有する薄膜トランジスタ
であり、チャネル領域およびソース・ドレイン領域に、
前記帯状薄膜による段差を反映した段差を有することを
特徴とする薄膜トランジスタに関する。

【００２０】また本発明は、基板上に、チャネル幅方向
に段差が生じるようにチャネル長方向に帯状に形成され
た１以上の薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上
に形成され前記段差を反映した段差を有する活性層シリ
コン膜、該活性層シリコン膜上に形成されたゲート絶縁
膜、該ゲート絶縁膜上に形成されたゲート電極を有する
薄膜トランジスタであり、チャネル領域およびソース・
ドレイン領域に、前記帯状薄膜による段差を反映した段
差を有することを特徴とする薄膜トランジスタに関す
る。

【００２１】また本発明は、基板上に、チャネル幅方向
に段差が生じるようにチャネル長方向に帯状に形成され
た１以上の薄膜、該帯状薄膜上に形成されたゲート電
極、該ゲート電極上に形成されたゲート絶縁膜、該ゲー
ト絶縁膜を介して該ゲート電極を覆い前記段差を反映し
た段差を有する活性層シリコン膜を有する薄膜トランジ
スタであり、チャネル領域およびソース・ドレイン領域
に、前記帯状薄膜による段差を反映した段差を有するこ
とを特徴とする薄膜トランジスタに関する。

【００２２】また本発明は、基板上に、チャネル幅方向
に段差が生じるようにチャネル長方向に帯状に形成され
た１以上の薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上
に形成されたゲート電極、該ゲート電極上に形成された
ゲート絶縁膜、該ゲート絶縁膜を介して該ゲート電極を
覆い前記段差を反映した段差を有する活性層シリコン膜
を有する薄膜トランジスタであり、チャネル領域および
ソース・ドレイン領域に、前記帯状薄膜による段差を反
映した段差を有することを特徴とする薄膜トランジスタ
に関する。

【００２３】また本発明は、基板上に活性層シリコン
膜、ゲート絶縁膜、ゲート電極を順次積層する薄膜トラ
ンジスタの製造方法において、前記活性層シリコン膜の
形成前に、チャネル幅方向に段差が生じるようにチャネ
ル長方向に帯状の薄膜を形成する工程を有し、チャネル
領域およびソース・ドレイン領域に、前記帯状薄膜によ
る段差を反映した段差を形成することを特徴とする薄膜
トランジスタの製造方法に関する。

【００２４】また本発明は、基板上に活性層シリコン
膜、ゲート絶縁膜、ゲート電極を順次積層する薄膜トラ
ンジスタの製造方法において、前記活性層シリコン膜の
形成前に、チャネル幅方向に段差が生じるようにチャネ
ル長方向に帯状の薄膜を形成する工程、該帯状薄膜を覆
うように絶縁膜を形成する工程を有し、チャネル領域お
よびソース・ドレイン領域に、前記帯状薄膜による段差
を反映した段差を形成することを特徴とする薄膜トラン
ジスタの製造方法に関する。

【００２５】また本発明は、基板上にゲート電極、ゲー
ト絶縁膜、活性層シリコン膜を順次積層する薄膜トラン
ジスタの製造方法において、前記ゲート電極の形成前
に、チャネル幅方向に段差が生じるようにチャネル長方
向に帯状の薄膜を形成する工程を有し、チャネル領域お
よびソース・ドレイン領域に、前記帯状薄膜による段差
を反映した段差を形成することを特徴とする薄膜トラン
ジスタの製造方法に関する。

【００２６】また本発明は、基板上にゲート電極、ゲー
ト絶縁膜、活性層シリコン膜を順次積層する薄膜トラン
ジスタの製造方法において、前記ゲート電極の形成前
に、チャネル幅方向に段差が生じるようにチャネル長方
向に帯状の薄膜を形成する工程、該帯状薄膜を覆うよう
に絶縁膜を形成する工程を有し、チャネル領域およびソ
ース・ドレイン領域に、前記帯状薄膜による段差を反映
した段差を形成することを特徴とする薄膜トランジスタ
の製造方法に関する。

【００２７】また本発明は、光透過型液晶ディスプレイ
装置における駆動回路用トランジスタと画素スイッチン
グトランジスタを同一基板上に有する薄膜トランジスタ
であって、該駆動回路用トランジスタが上記のいずれか
の薄膜トランジスタからなり、該駆動回路用トランジス
タの帯状薄膜と該画素スイッチングトランジスタの遮光
用薄膜が、同一の膜をそれぞれ異なる形状に加工して形
成されたものであることを特徴とする薄膜トランジスタ
に関する。

【００２８】また本発明は、光透過型液晶ディスプレイ
装置における駆動回路用トランジスタと画素スイッチン
グトランジスタを同一基板上に有する薄膜トランジスタ
であって、該駆動回路用トランジスタ及び画素スイッチ
ングトランジスタがいずれも上記のいずれかの薄膜トラ
ンジスタからなり、該駆動回路用トランジスタの帯状薄
膜と該画素スイッチングトランジスタの遮光用薄膜は、
同一の膜をそれぞれ加工して形成されたものであり、該
画素スイッチングトランジスタの遮光用薄膜は、前記帯
状薄膜の複数で構成されることを特徴とする薄膜トラン
ジスタに関する。また本発明は、光透過型液晶ディスプ
レイ装置における駆動回路用トランジスタと画素スイッ
チングトランジスタを同一基板上に有する薄膜トランジ
スタであって、該駆動回路用トランジスタが、基板上
に、チャネル幅方向に段差が生じるようにチャネル長方
向に帯状に形成された１以上の薄膜、該帯状薄膜を覆い
前記段差を反映した段差を有する活性層シリコン膜、該
活性層シリコン膜上に形成されたゲート絶縁膜、該ゲー
ト絶縁膜上に形成されたゲート電極を有する薄膜トラン
ジスタからなることを特徴とする薄膜トランジスタに関
する。 また本発明は、光透過型液晶ディスプレイ装置に
おける駆動回路用トランジスタと画素スイッチングトラ
ンジスタを同一基板上に有する薄膜トランジスタであっ
て、該駆動回路用トランジスタ及び画素スイッチングト
ランジスタがいずれも、基板上に、チャネル幅方向に段
差が生じるようにチャネル長方向に帯状に形成された１
以上の薄膜、該帯状薄膜を覆い前記段差を反映した段差
を有する活性層シリコン膜、該活性層シリコン膜上に形
成されたゲート絶縁膜、該ゲート絶縁膜上に形成された
ゲート電極を有する薄膜トランジスタからなることを特
徴とする薄膜トランジスタに関する。 また本発明は、光
透過型液晶ディスプレイ装置における駆動回路用トラン
ジスタと画素スイッチングトランジスタを同一基板上に
有する薄膜トランジスタであって、該駆動回路用トラン
ジスタが、基板上に、チャネル幅方向に段差が生じるよ
うにチャネル長方向に帯状に形成された１以上の薄膜、
該帯状薄膜を覆う絶縁膜、該絶縁膜上に形成され前記段
差を反映した段差を有する活性層シリコン膜、 該活性層
シリコン膜上に形成されたゲート絶縁膜、該ゲート絶縁
膜上に形成されたゲート電極を有する薄膜トランジスタ
からなることを特徴とする薄膜トランジスタに関する。
また本発明は、光透過型液晶ディスプレイ装置における
駆動回路用トランジスタと画素スイッチングトランジス
タを同一基板上に有する薄膜トランジスタであって、該
駆動回路用トランジスタ及び画素スイッチングトランジ
スタがいずれも、基板上に、チャネル幅方向に段差が生
じるようにチャネル長方向に帯状に形成された１以上の
薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上に形成され
前記段差を反映した段差を有する活性層シリコン膜、該
活性層シリコン膜上に形成されたゲート絶縁膜、該ゲー
ト絶縁膜上に形成されたゲート電極を有する薄膜トラン
ジスタからなることを特徴とする薄膜トランジスタに関
する。 また本発明は、光透過型液晶ディスプレイ装置に
おける駆動回路用トランジスタと画素スイッチングトラ
ンジスタを同一基板上に有する薄膜トランジスタであっ
て、該駆動回路用トランジスタが、基板上に、チャネル
幅方向に段差が生じるようにチャネル長方向に帯状に形
成された１以上の薄膜、該帯状薄膜上に形成されたゲー
ト電極、該ゲート電極上に形成されたゲート絶縁膜、該
ゲート絶縁膜を介して該ゲート電極を覆い前記段差を反
映した段差を有する活性層シリコン膜を有する薄膜トラ
ンジスタからなることを特徴とする薄膜トランジスタに
関する。 また本発明は、光透過型液晶ディスプレイ装置
における駆動回路用トランジスタと画素スイッチングト
ランジスタを同一基板上に有する薄膜トランジスタであ
って、該駆動回路用トランジスタ及び画素スイッチング
トランジスタがいずれも、基板上に、チャネル幅方向に
段差が生じるようにチャネル長方向に帯状に形成された
１以上の薄膜、該帯状薄膜上に形成されたゲート電極、
該ゲート電極上に形成されたゲート絶縁膜、該ゲート絶
縁膜を介して該ゲート電極を覆い前記段差を反映した段
差を有する活性層シリコン膜を有する薄膜トランジスタ
からなることを特徴とする薄膜トランジスタに関する。
また本発明は、光透過型液晶ディスプレイ装置における
駆動回路用トランジスタと画素スイッチングトランジス
タを同一基板上に有する薄膜トランジスタであって、該
駆動回路用トランジスタが、基板上に、チャネル幅方向
に段差が生じる ようにチャネル長方向に帯状に形成され
た１以上の薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上
に形成されたゲート電極、該ゲート電極上に形成された
ゲート絶縁膜、該ゲート絶縁膜を介して該ゲート電極を
覆い前記段差を反映した段差を有する活性層シリコン膜
を有する薄膜トランジスタからなることを特徴とする薄
膜トランジスタに関する。 また本発明は、光透過型液晶
ディスプレイ装置における駆動回路用トランジスタと画
素スイッチングトランジスタを同一基板上に有する薄膜
トランジスタであって、該駆動回路用トランジスタ及び
画素スイッチングトランジスタがいずれも、基板上に、
チャネル幅方向に段差が生じるようにチャネル長方向に
帯状に形成された１以上の薄膜、該帯状薄膜を覆う絶縁
膜、該絶縁膜上に形成されたゲート電極、該ゲート電極
上に形成されたゲート絶縁膜、該ゲート絶縁膜を介して
該ゲート電極を覆い前記段差を反映した段差を有する活
性層シリコン膜を有する薄膜トランジスタからなること
を特徴とする薄膜トランジスタに関する。

【００２９】

【発明の実施の形態】本発明は、絶縁性基板上に、後に
形成される薄膜トランジスタのチャネル幅方向に段差が
生じるようにチャネル長方向に帯状の薄膜を形成し、そ
の上に形成される活性層シリコン膜にその段差を反映し
た段差を持たせることを特徴とする。これにより、デバ
イス上面から見た２次元素子面積を大きくすることなく
チャネル幅を長くできる。しかも、このようなトランジ
スタを、簡便な工程を付加するのみで、基板面内で均一
に形成することができる。

【００３０】本発明の構造は、トップゲート型およびボ
トムゲート型を問わずどのような薄膜トランジスタにも
用いることができる。

【００３１】また、光透過型液晶ディスプレイ装置のト
ランジスタにおいて、トランジスタの光源側に設けられ
る遮光用薄膜の形成に用いる膜で段差形成用の帯状薄膜
を形成する場合は、新たな成膜工程を増やすことなく本
発明のトランジスタ構造を実現することができる。

【００３２】以下、本発明の実施の形態を、多結晶シリ
コン薄膜トランジスタの概略工程図および断面図を参照
しながら詳細に説明する。

【００３３】第１の実施の形態 本発明の第１の実施の形態を図１〜図３を参照しながら
説明する。

【００３４】図１は、本発明の第１の実施の形態におけ
る多結晶シリコン薄膜トランジスタの製造プロセスを、
デバイスのチャネル長方向およびチャネル幅方向の概略
断面図を用いて示した工程図である。

【００３５】まず、ガラス基板１上の全面に酸化シリコ
ン膜を形成した後、図１（ａ）、（ｂ）に示すように、
チャネル長方向に平行な方向に段差形成用酸化シリコン
膜２１をパターニング形成する。これによりチャネル幅
方向に段差ができる。ここでこの段差形成用酸化シリコ
ン膜２１は、窒化シリコン、窒酸化シリコン、多結晶シ
リコン、微結晶シリコン、非晶質シリコン、金属シリサ
イド、アルミニウム、アルミニウム合金、タングステ
ン、タングステン合金、クロム、クロム合金、モリブデ
ン、モリブデン合金、タンタルまたはタンタル合金など
で形成されてもよい。

【００３６】次に、図１（ｃ）、（ｄ）に示すように、
非晶質シリコン膜または多結晶シリコン膜を成膜し、こ
れらのシリコン膜が十分吸収できる波長のエキシマレー
ザ３を照射してシリコンを溶融再結晶化させ良質の活性
層多結晶シリコン膜２を作製する。ここで、エキシマレ
ーザ３照射前の非晶質シリコン膜または多結晶シリコン
膜は前記段差形成用酸化シリコン膜２１の段差を反映し
た段差を有している。さらに、図１（ｅ）、（ｆ）に示
すように、活性層多結晶シリコン膜２をアイランド状に
パターニングし、その上に酸化シリコン等からなるゲー
ト絶縁膜４を成膜する。そしてゲート電極５を、ゲート
電極材料を積層後レジスト１３を用いてパターニングし
形成する。ゲート電極材料には、アルミニウム、タング
ステン、クロム、金属シリサイド、不純物添加多結晶シ
リコン、不純物添加微結晶シリコン、不純物添加非晶質
シリコンなどを用いる。

【００３７】続いて、図１（ｇ）、（ｈ）に示すよう
に、レジスト１３及びゲート電極５をマスクとして不純
物イオン７の導入をイオン注入またはイオンドーピング
法により行う。不純物はｎチャネルトランジスタを形成
する箇所には燐または砒素を、ｐチャネルトランジスタ
を形成する箇所には硼素などを導入すればよい。これに
よりソース・ドレイン領域８が形成される。ここで、導
入した不純物を結晶格子に配置するための活性化熱処理
を行う。この後、活性層多結晶シリコン膜２のシリコン
未結合手を不活性化するための水素パッシベーションを
水素プラズマ処理等により行う。

【００３８】最後に、図１（ｉ）、（ｊ）に示すよう
に、レジスト１３の除去後に層間絶縁膜１０を形成して
コンタクトホール１１を開口し、ゲート配線電極６およ
びソース・ドレイン配線電極１２を形成して多結晶シリ
コン薄膜トランジスタが完成する。完成した薄膜トラン
ジスタのＭＩＳ界面のチャネル幅方向形状は、図１
（ｂ）で形成した段差形成用酸化シリコン膜２１の段差
を反映した段差２２を有している。

【００３９】ここで、完成した薄膜トランジスタのチャ
ネル幅方向の概略断面図を図２に示す。このようにＭＩ
Ｓ界面のチャネル幅方向に段差があるため、上面から見
た見かけのチャネル幅２４よりもＭＩＳ界面に沿った実
際のチャネル幅２５の方が長くなっている。見かけのチ
ャネル幅が４ミクロン、活性層多結晶シリコン膜２の段
差高さが０．５ミクロンとすると、実際のチャネル幅は
約１ミクロン長くなり５ミクロンになる。トランジスタ
のドレイン電流は、（チャネル幅／チャネル長）に比例
するため、チャネル幅が４ミクロンから５ミクロンにな
り、チャネル長が変わらないとすると、同じトランジス
タバイアス条件で得られるドレイン電流の大きさは１．
２５倍になる筈である。

【００４０】図２に示す例（第１例）では、段差形成用
酸化シリコン膜２１はトランジスタ１個につき１個であ
ったが、図３に示す例（第２例）のように、複数本にパ
ターニングされた段差形成用酸化シリコン膜２１を設け
れば、さらに実際のチャネル幅２５を見かけのチャネル
幅２４よりも大きくすることができる。

【００４１】なお、図１に示すように、段差形成用酸化
シリコン膜２１はソース・ドレイン領域８の下にも形成
されているため、パターンの目ズレが多少生じても、チ
ャネル領域ドレイン側の一部に段差が形成されなかった
り、ドレイン領域にのみに段差が形成されてソース領域
には段差が形成されない、というような素子構造の基板
面内バラツキは起こりにくくなっている。

【００４２】実際の多結晶シリコン薄膜トランジスタで
の実施例を以下に示す。チャネル長６０ミクロン、チャ
ネル幅６０ミクロンのｎチャネル多結晶シリコン薄膜ト
ランジスタにおいて、段差形成用酸化シリコン膜を形成
し、４ミクロン幅のストライプ状にパターニングしたも
のを４ミクロン間隔で８本設けたところ、段差を形成し
ていない薄膜トランジスタでのオン電流が、ドレイン電
圧５Ｖ、ゲート電圧５Ｖにおいて１×１０³Ａであった
のに対し、段差を有する薄膜トランジスタのオン電流は
同じバイアス条件下で１．２×１０³Ａであった。

【００４３】第２の実施の形態 本発明の第２の実施の形態を図４〜図６を参照しながら
説明する。

【００４４】図４は、本発明の第２の実施の形態におけ
る多結晶シリコン薄膜トランジスタの製造プロセスを、
デバイスのチャネル長方向およびチャネル幅方向の概略
断面図を用いて示した工程図である。

【００４５】まず、ガラス基板１上にシリコン膜を形成
した後、図４（ａ）、（ｂ）に示すように、チャネル長
方向に平行な方向に段差形成用シリコン膜２６をパター
ニング形成する。これによりチャネル幅方向に段差がで
きる。この後に形成する活性層シリコン膜２へのこの段
差形成用シリコン膜２６からの汚染と電気的影響をなく
すため、段差形成用シリコン膜２６の上に酸化シリコン
膜２７を形成する。ここで段差形成用シリコン膜２６
は、多結晶シリコン、微結晶シリコン、非晶質シリコ
ン、金属シリサイド、アルミニウム、アルミニウム合
金、タングステン、タングステン合金、クロム、クロム
合金、モリブデン、モリブデン合金、タンタルまたはタ
ンタル合金等のいずれで形成されてもよい。

【００４６】次に、図４（ｃ）、（ｄ）に示すように、
非晶質シリコン膜または多結晶シリコン膜を成膜し、こ
れらのシリコン膜が十分吸収できる波長のエキシマレー
ザ３を照射してシリコンを溶融再結晶化させ良質の活性
層多結晶シリコン膜２を作製する。ここで、エキシマレ
ーザ３照射前の非晶質シリコン膜または多結晶シリコン
膜は段差形成用シリコン膜２６の段差を反映した段差を
有している。

【００４７】さらに図４（ｅ）、（ｆ）に示すように、
活性層多結晶シリコン膜２をアイランド状にパターニン
グし、その上に酸化シリコン等からなるゲート絶縁膜４
を成膜する。そしてゲート電極５をレジスト１３を用い
てパターニングし形成する。ゲート電極材料には、アル
ミニウム、タングステン、クロム、金属シリサイド、不
純物添加多結晶シリコン、不純物添加微結晶シリコン、
不純物添加非晶質シリコンなどを用いる。

【００４８】続いて図４（ｇ）、（ｈ）に示すように、
レジスト１３及びゲート電極５をマスクとして不純物イ
オン７の導入をイオン注入またはイオンドーピング法に
より行う。不純物はｎチャネルトランジスタを形成する
箇所には燐または砒素を、ｐチャネルトランジスタを形
成する箇所には硼素などを導入すればよい。これにより
ソース・ドレイン領域８が形成される。ここで、導入し
た不純物を結晶格子に配置するための活性化熱処理を行
う。この後、活性層多結晶シリコン膜２のシリコン未結
合手を不活性化するための水素パッシベーションを水素
プラズマ処理等により行う。

【００４９】最後に、図４（ｉ）、（ｊ）に示すよう
に、レジスト１３の除去後に層間絶縁膜１０を形成して
コンタクトホール１１を開口し、ゲート配線電極６およ
びソース・ドレイン配線電極１２を形成して多結晶シリ
コン薄膜トランジスタが完成する。完成した薄膜トラン
ジスタのＭＩＳ界面チャネル幅方向形状は、図４（ｂ）
で形成した段差形成用シリコン膜２６の段差を反映した
段差２２を有している。ここで完成したトランジスタの
チャネル幅方向の概略断面図を図５に示す。第１の実施
の形態と同様に、ＭＩＳ界面チャネル幅方向形状に段差
があるため、上面から見た見かけのチャネル幅２４より
もＭＩＳ界面に沿った実際のチャネル幅２５の方が長く
なっている。

【００５０】図５に示す例（第１例）では、段差形成用
シリコン膜２６はトランジスタ１個につき１個であった
が、図６に示す例（第２例）のように、複数本にパター
ニングされた段差形成用シリコン膜２６を設ければ、さ
らに実際のチャネル幅２５を見かけのチャネル幅２４よ
りも大きくすることができる。

【００５１】なお、図４に示すように、段差形成用シリ
コン膜２６はソース・ドレイン領域８の下にも形成され
ているため、パターンの目ズレが多少生じても、チャネ
ル領域ドレイン側の一部に段差が形成されなかったり、
ドレイン領域にのみに段差が形成されてソース領域には
段差が形成されない、というような素子構造の基板面内
バラツキは起こりにくくなっている。

【００５２】第３の実施の形態 本発明の第３の実施の形態を図７〜図９を参照しながら
説明する。

【００５３】図７は、本発明の第３の実施の形態におけ
る多結晶シリコン薄膜トランジスタの製造プロセスを、
デバイスのチャネル長方向およびチャネル幅方向の概略
断面図を用いて示した工程図である。

【００５４】まず、ガラス基板１上の全面に酸化シリコ
ン膜を形成した後、図７（ａ）、（ｂ）に示すように、
チャネル長方向に平行な方向に段差形成用酸化シリコン
膜２１をパターニング形成する。この上にゲート電極か
つゲート配線電極２８をパターニングし形成する。これ
によりチャネル幅方向に段差ができる。ここでこの段差
形成用酸化シリコン膜２１は、窒化シリコン、窒酸化シ
リコン、多結晶シリコン、微結晶シリコン、非晶質シリ
コン、金属シリサイド、アルミニウム、アルミニウム合
金、タングステン、タングステン合金、クロム、クロム
合金、モリブデン、モリブデン合金、タンタルまたはタ
ンタル合金などで形成されてもよい。また、ゲート電極
材料には、アルミニウム、タングステン、クロム、金属
シリサイド、不純物添加多結晶シリコン、不純物添加微
結晶シリコン、不純物添加非晶質シリコンなどを用い
る。

【００５５】次に、図７（ｃ）、（ｄ）に示すように、
酸化シリコン等からなるゲート絶縁膜４を成膜し、続い
て非晶質シリコン膜または多結晶シリコン膜を成膜し、
これらのシリコン膜が十分吸収できる波長のエキシマレ
ーザ３を照射してシリコンを溶融再結晶化させ良質の活
性層多結晶シリコン膜２を作製する。ここで、エキシマ
レーザ３照射前の非晶質シリコン膜または多結晶シリコ
ン膜は前記段差形成用酸化シリコン膜２１の段差を反映
した段差を有している。

【００５６】さらに酸化シリコン膜を成膜し、ゲート電
極かつゲート配線電極２８をマスクとした背面露光によ
りレジスト１３をパターニングし形成する。そして、図
７（ｅ）、（ｆ）に示すように、前記酸化シリコン膜を
パターニングして酸化シリコン膜３３を形成し、これら
パターニングされたレジスト１３、酸化シリコン膜３３
をマスクとして不純物イオン７の導入をイオン注入また
はイオンドーピング法により行う。不純物はｎチャネル
トランジスタを形成する箇所には燐または砒素を、ｐチ
ャネルトランジスタを形成する箇所には硼素などを導入
すればよい。これにより、活性層多結晶シリコン膜２に
ソース・ドレイン領域８が形成される。ここで、導入し
た不純物を結晶格子に配置するための活性化熱処理を行
う。この後、活性層多結晶シリコン膜２のシリコン未結
合手を不活性化するための水素パッシベーションを水素
プラズマ処理等により行う。

【００５７】最後に、図７（ｇ）、（ｈ）に示すよう
に、活性層多結晶シリコン膜２をアイランド状にパター
ニングした後、層間絶縁膜１０を形成してコンタクトホ
ール１１を開口し、ソース・ドレイン配線電極１２を形
成して多結晶シリコン薄膜トランジスタが完成する。完
成した薄膜トランジスタのＭＩＳ界面チャネル幅方向形
状は、図７（ｂ）で形成した段差形成用酸化シリコン膜
２１の段差を反映した段差２２を有している。

【００５８】ここで、完成したトランジスタのチャネル
幅方向の概略断面図を図８に示す。第１の実施の形態と
同様に、ＭＩＳ界面のチャネル幅方向に段差があるた
め、上面から見た見かけのチャネル幅２４よりもＭＩＳ
界面に沿った実際のチャネル幅２５の方が長くなってい
る。

【００５９】図８に示す例（第１例）では、段差形成用
酸化シリコン膜２１はトランジスタ１個につき１個であ
ったが、図９に示す例（第２例）のように、複数本にパ
ターニングされた段差形成用酸化シリコン膜２１を設け
れば、さらに実際のチャネル幅２５を見かけのチャネル
幅２４よりも大きくすることができる。

【００６０】なお、図７に示すように、段差形成用酸化
シリコン膜２１はソース・ドレイン領域８の下にも形成
されているため、パターンの目ズレが多少生じても、チ
ャネル領域ドレイン側の一部に段差が形成されなかった
り、ドレイン領域にのみに段差が形成されてソース領域
には段差が形成されない、というような素子構造の基板
面内バラツキは起こりにくくなっている。

【００６１】実際の多結晶シリコン薄膜トランジスタで
の実施例を以下に示す。チャネル長６０ミクロン、チャ
ネル幅６０ミクロンのｎチャネル多結晶シリコン薄膜ト
ランジスタにおいて、段差形成用酸化シリコン膜を形成
し、４ミクロン幅のストライプ状にパターニングしたも
のを４ミクロン間隔で８本設けたところ、段差を形成し
ていない薄膜トランジスタでのオン電流が、ドレイン電
圧５Ｖ、ゲート電圧５Ｖにおいて５×１０⁴Ａであった
のに対し、段差を有する薄膜トランジスタのオン電流は
同じバイアス条件下で７×１０⁴Ａであった。

【００６２】第４の実施の形態 本発明の第４の実施の形態を図１０〜図１２を参照しな
がら説明する。

【００６３】図１０は、本発明の第４の実施の形態にお
ける多結晶シリコン薄膜トランジスタの製造プロセス
を、デバイスのチャネル長方向およびチャネル幅方向の
概略断面図を用いて示した工程図である。

【００６４】まず、ガラス基板１上の全面にシリコン膜
を形成した後、図１０（ａ）、（ｂ）に示すように、チ
ャネル長方向に平行な方向に段差形成用シリコン膜２６
をパターニング形成する。この上にゲート電極かつゲー
ト配線電極２８をパターニング形成する。これによりチ
ャネル幅方向に段差ができる。この後に形成する活性層
シリコン膜２へのこの段差形成用シリコン膜２６からの
汚染と電気的影響をなくすため、段差形成用シリコン膜
２６の上に酸化シリコン膜２７を形成する。ここで前記
段差形成用シリコン膜２６は、多結晶シリコン、微結晶
シリコン、非晶質シリコン、金属シリサイド、アルミニ
ウム、アルミニウム合金、タングステン、タングステン
合金、クロム、クロム合金、モリブデン、モリブデン合
金、タンタルまたはタンタル合金等のいずれで形成され
てもよい。また、ゲート電極材料には、アルミニウム、
タングステン、クロム、金属シリサイド、不純物添加多
結晶シリコン、不純物添加微結晶シリコン、不純物添加
非晶質シリコンなどを用いる。

【００６５】次に図１０（ｃ）、（ｄ）に示すように、
酸化シリコン等からなるゲート絶縁膜４を成膜し、続い
て非晶質シリコン膜または多結晶シリコン膜を成膜し、
これらのシリコン膜が十分吸収できる波長のエキシマレ
ーザ３を照射してシリコンを溶融再結晶化させ良質の活
性層多結晶シリコン膜２を作製する。ここで、エキシマ
レーザ３照射前の非晶質シリコン膜または多結晶シリコ
ン膜は段差形成用シリコン膜２６の段差を反映した段差
を有している。

【００６６】さらに、酸化シリコン膜を成膜し、ゲート
電極かつゲート配線電極２８をマスクとした背面露光に
よりレジスト１３をパターニング形成する。そして、図
１０（ｅ）、（ｆ）に示すように、酸化シリコン膜をパ
ターニングして酸化シリコン膜３３を形成し、これらパ
ターニングされたレジスト１３、酸化シリコン膜３３を
マスクとして不純物イオン７の導入をイオン注入または
イオンドーピング法により行う。不純物はｎチャネルト
ランジスタを形成する箇所には燐または砒素を、ｐチャ
ネルトランジスタを形成する箇所には硼素などを導入す
ればよい。これにより、活性層多結晶シリコン膜２にソ
ース・ドレイン領域８が形成される。ここで、導入した
不純物を結晶格子に配置するための活性化熱処理を行
う。この後、活性層多結晶シリコン膜２のシリコン未結
合手を不活性化するための水素パッシベーションを水素
プラズマ処理等により行う。

【００６７】最後に、図１０（ｇ）、（ｈ）に示すよう
に、活性層多結晶シリコン膜２をアイランド状にパター
ニングした後、層間絶縁膜１０を形成してコンタクトホ
ール１１を開口し、ソース・ドレイン配線電極１２を形
成して多結晶シリコン薄膜トランジスタが完成する。完
成した薄膜トランジスタのＭＩＳ界面チャネル幅方向形
状は、図１０（ｂ）で形成した段差形成用シリコン膜２
６の段差を反映した段差２２を有している。

【００６８】ここで完成したトランジスタのチャネル幅
方向の概略断面図を図１１に示す。第１の実施の形態と
同様に、ＭＩＳ界面チャネル幅方向に段差があるため、
上面から見た見かけのチャネル幅２４よりもＭＩＳ界面
に沿った実際のチャネル幅２５の方が長くなっている。

【００６９】図１１に示す例（第１例）では、段差形成
用シリコン膜２６はトランジスタ１個につき１個であっ
たが、図１２に示す例（第２例）のように複数本にパタ
ーニングされた段差形成用酸化シリコン膜２６を設けれ
ば、さらに実際のチャネル幅２５を見かけのチャネル幅
２４よりも大きくすることができる。

【００７０】なお、図１０に示すように、段差形成用酸
化シリコン膜２６はソース・ドレイン領域８の下にも形
成されているため、パターンの目ズレが多少生じても、
チャネル領域ドレイン側の一部に段差が形成されなかっ
たり、ドレイン領域にのみに段差が形成されてソース領
域には段差が形成されない、というような素子構造の基
板面内バラツキは起こりにくくなっている。

【００７１】第５の実施の形態 本発明の第５の実施の形態を図１３及び図１４を参照し
ながら説明する。

【００７２】図１３は、本発明の第５の実施の形態にお
ける多結晶シリコン薄膜トランジスタのチャネル幅方向
の概略断面図であり、駆動回路用薄膜トランジスタ３１
および液晶ディスプレイ画素用薄膜トランジスタ３０に
適用した場合を示したものである。液晶ディスプレイ画
素用トランジスタ３０は、図１６でわかるように、その
役割上、光の通過路の近くに存在する。この光の影響に
よりシリコン薄膜は光誘起電流を発生するため、トラン
ジスタがオフしなければならない時に光誘起リーク電流
が流れてしまい、液晶ディスプレイの画質が低下してし
まう。これを防止するために、薄膜トランジスタと光源
の間に遮光層を設けることがある。図１３の遮光用シリ
コン膜２９がそれにあたる。本実施の形態では、この遮
光用シリコン膜２９を駆動回路薄膜トランジスタ３１の
下では段差形成用シリコン膜２６とすることにより、工
程を増加させずに、本発明の特徴である段差を有する活
性層シリコン膜を得ることが可能である。よって工程増
加によるコスト増大を避けながら、デバイス面積を増加
させずに高性能の駆動回路用薄膜トランジスタを実現す
ることが可能である。

【００７３】図１４に示す他の態様においては、画素用
薄膜トランジスタ３０の下の遮光用シリコン膜にも段差
を設けたものであり、遮光用かつ段差形成用シリコン膜
３２となっている。この構造ではベタの遮光膜が存在す
る場合に比べて画素用薄膜トランジスタの光誘起リーク
電流の抑制効果は小さいが、ある程度の遮光機能を持た
せながら、画素用薄膜トランジスタにおいてもデバイス
面積を増加させずに高性能化が可能である。

【００７４】なお、遮光用シリコン膜２９は、多結晶シ
リコン、微結晶シリコン、非晶質シリコン、金属シリサ
イド、アルミニウム、アルミニウム合金、タングステ
ン、タングステン合金、クロム、クロム合金、モリブデ
ン、モリブデン合金、タンタルまたはタンタル合金など
いずれで形成してもよい。

【００７５】第１〜第５の実施の形態の例では、多結晶
シリコン薄膜トランジスタを用いた例を示したが、活性
層を非晶質シリコン膜とする非晶質シリコン薄膜トラン
ジスタや、活性層を微結晶シリコン膜とする微結晶シリ
コン薄膜トランジスタであってもよい。

【００７６】また、本発明においては、段差形成用の膜
をチャネル領域だけでなくソース・ドレイン領域の下に
も形成しているため、パターンの目ズレが多少生じて
も、チャネル領域ドレイン側の一部に段差が形成されな
かったり、ドレイン領域にのみに段差が形成されてソー
ス領域には段差が形成されない、というような素子構造
の基板面内バラツキは起こりにくくなっており、従来技
術の基板面内均一性と遜色はない。第１の実施の形態に
おける実際例で確認したところ、３００ｍｍ×４００ｍ
ｍ基板面内で、従来技術の薄膜トランジスタのドレイン
電流均一性が±８％であったのに対し、本発明による薄
膜トランジスタのドレイン電流均一性が±９％であっ
た。

【００７７】

【発明の効果】本発明によれば、薄膜トランジスタのデ
バイス面積を大きくすることなく、また特性均一性も維
持しながら、トランジスタのドレイン電流増大を実現す
ることができる。これにより、高集積度の薄膜トランジ
スタ駆動回路や、高開口率と高応答速度を両立した液晶
ディスプレイなどを提供できる。また、このような薄膜
トランジスタを簡便な工程を付加するのみで容易に作製
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における第１例の多
結晶シリコン薄膜トランジスタの製造工程を説明するた
めの、チャネル長方向およびチャネル幅方向の概略断面
工程図である。

【図２】本発明の第１の実施の形態における第１例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図３】本発明の第１の実施の形態における第２例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図４】本発明の第２の実施の形態における第１例の多
結晶シリコン薄膜トランジスタの製造工程を説明するた
めの、チャネル長方向およびチャネル幅方向の概略断面
工程図である。

【図５】本発明の第２の実施の形態における第１例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図６】本発明の第２の実施の形態における第２例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図７】本発明の第３の実施の形態における第１例の多
結晶シリコン薄膜トランジスタの製造工程を説明するた
めの、チャネル長方向およびチャネル幅方向の概略断面
工程図である。

【図８】本発明の第３の実施の形態における第１例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図９】本発明の第３の実施の形態における第２例の多
結晶シリコン薄膜トランジスタのチャネル幅方向の概略
断面図である。

【図１０】本発明の第４の実施の形態における第１例の
多結晶シリコン薄膜トランジスタの製造工程を説明する
ための、チャネル長方向およびチャネル幅方向の概略断
面工程図である。

【図１１】本発明の第４の実施の形態における第１例の
多結晶シリコン薄膜トランジスタのチャネル幅方向の概
略断面図である。

【図１２】本発明の第４の実施の形態における第２例の
多結晶シリコン薄膜トランジスタのチャネル幅方向の概
略断面図である。

【図１３】本発明の第５の実施の形態における第１例の
多結晶シリコン薄膜トランジスタのチャネル幅方向の概
略断面図である。

【図１４】本発明の第５の実施の形態における第２例の
多結晶シリコン薄膜トランジスタのチャネル幅方向の概
略断面図である。

【図１５】従来の多結晶シリコン薄膜トランジスタの製
造プロセスを説明するためのチャネル長方向の断面図と
平面図を用いて示した概略工程図である。

【図１６】従来のボトムゲート型非晶質シリコン薄膜ト
ランジスタを画素スイッチングトランジスタとする液晶
ディスプレイ画素の概略平面図である。

【図１７】従来のボトムゲート型非晶質シリコン薄膜ト
ランジスタの概略構造断面図である。

【図１８】従来の多結晶シリコン薄膜トランジスタの電
界効果移動度の均一性の、エキシマレーザ照射エネルギ
ー依存性を示す図である。

【符号の説明】

１ ガラス基板 ２ 活性層多結晶シリコン膜 ３ エキシマレーザ ４ ゲート絶縁膜 ５ ゲート電極 ６ ゲート配線電極 ７ 不純物イオン ８ ソース・ドレイン領域 ９ 水素プラズマ １０ 層間絶縁膜 １１ コンタクトホール １２ ソース・ドレイン配線電極 １３ レジスト １４ 活性層非晶質シリコン膜 １５ 画素電極 １６ ゲート線 １７ データ線 １８ 不純物添加非晶質シリコン膜 １９ ソース電極 ２０ ドレイン電極 ２１ 段差形成用酸化シリコン膜 ２２ 段差 ２３ 溝 ２４ 見かけのチャネル幅 ２５ 実際のチャネル幅 ２６ 段差形成用シリコン膜 ２７ 酸化シリコン膜 ２８ ゲート電極かつゲート配線電極 ２９ 遮光用シリコン膜 ３０ 画素用薄膜トランジスタ ３１ 駆動回路用薄膜トランジスタ ３２ 遮光用かつ段差形成用シリコン膜 ３３ 酸化シリコン膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 G02F 1/1368 H01L 21/336

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタが、基板上に、チャネル幅方向
   に段差が生じるようにチャネル長方向に帯状に形成され
   た１以上の薄膜、該帯状薄膜を覆い前記段差を反映した
   段差を有する活性層シリコン膜、該活性層シリコン膜上
   に形成されたゲート絶縁膜、該ゲート絶縁膜上に形成さ
   れたゲート電極を有する薄膜トランジスタからなり、該
   駆動回路用トランジスタの帯状薄膜と該画素スイッチン
   グトランジスタの遮光用薄膜が、同一の膜をそれぞれ異
   なる形状に加工して形成されたものであることを特徴と
   する薄膜トランジスタ。
2. 【請求項２】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタが、基板上に、チャネル幅方向
   に段差が生じるようにチャネル長方向に帯状に形成され
   た１以上の薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上
   に形成され前記段差を反映した段差を有する活性層シリ
   コン膜、該活性層シリコン膜上に形成されたゲート絶縁
   膜、該ゲート絶縁膜上に形成されたゲート電極を有する
   薄膜トランジスタからなり、該駆動回路用トランジスタ
   の帯状薄膜と該画素スイッチングトランジスタの遮光用
   薄膜が、同一の膜をそれぞれ異なる形状に加工して形成
   されたものであることを特徴とする薄膜トランジスタ。
3. 【請求項３】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタが、基板上に、チャネル幅方向
   に段差が生じるようにチャネル長方向に帯状に形成され
   た１以上の薄膜、該帯状薄膜上に形成されたゲート電
   極、該ゲート電極上に形成されたゲート絶縁膜、該ゲー
   ト絶縁膜を介して該ゲート電極を覆い前記段差を反映し
   た段差を有する活性層シリコン膜を有する薄膜トランジ
   スタからなり、該駆動回路用トランジスタの帯状薄膜と
   該画素スイッチングトランジスタの遮光用薄膜が、同一
   の膜をそれぞれ異なる形状に加工して形成されたもので
   あることを特徴とする薄膜トランジスタ。
4. 【請求項４】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタが、基板上に、チャネル幅方向
   に段差が生じるようにチャネル長方向に帯状に形成され
   た１以上の薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上
   に形成されたゲート電極、該ゲート電極上に形成された
   ゲート絶縁膜、該ゲート絶縁膜を介して該ゲート電極を
   覆い前記段差を反映した段差を有する活性層シリコン膜
   を有する薄膜トランジスタからなり、該駆動回路用トラ
   ンジスタの帯状薄膜と該画素スイッチングトランジスタ
   の遮光用薄膜が、同一の膜をそれぞれ異なる形状に加工
   して形成されたものであることを特徴とする薄膜トラン
   ジスタ。
5. 【請求項５】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタ及び画素スイッチングトランジ
   スタがいずれも、基板上に、チャネル幅方向に段差が生
   じるようにチャネル長方向に帯状に形成された１以上の
   薄膜、該帯状薄膜を覆い前記段差を反映した段差を有す
   る活性層シリコン膜、該活性層シリコン膜上に形成され
   たゲート絶縁膜、該ゲート絶縁膜上に形成されたゲート
   電極を有する薄膜トランジスタからなり、該駆動回路用
   トランジスタの帯状薄膜と該画素スイッチングトランジ
   スタの遮光用薄膜は、同一の膜をそれぞれ加工して形成
   されたものであり、該画素スイッチングトランジスタの
   遮光用薄膜は、前記帯状薄膜の複数で構成されることを
   特徴とする薄膜トランジスタ。
6. 【請求項６】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタ及び画素スイッチングトランジ
   スタがいずれも、基板上に、チャネル幅方向に段差が生
   じるようにチャネル長方向に帯状に形成された１以上の
   薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上に形成され
   前記段差を反映した段差を有する活性層シリコン膜、該
   活性層シリコン膜上に形成されたゲート絶縁膜、該ゲー
   ト絶縁膜上に形成されたゲート電極を有する薄膜トラン
   ジスタからなり、該駆動回路用トランジスタの帯状薄膜
   と該画素スイッチングトランジスタの遮光用薄膜は、同
   一の膜をそれぞれ加工して形成されたものであり、該画
   素スイッチングトランジスタの遮光用薄膜は、前記帯状
   薄膜の複数で構成されることを特徴とする薄膜トランジ
   スタ。
7. 【請求項７】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタ及び画素スイッチングトランジ
   スタがいずれも、基板上に、チャネル幅方向に段差が生
   じるようにチャネル長方向に帯状に形成された１以上の
   薄膜、該帯状薄膜上に形成されたゲート電極、該ゲート
   電極上に形成されたゲート絶縁膜、該ゲート絶縁膜を介
   して該ゲート電極を覆い前記段差を反映した段差を有す
   る活性層シリコン膜を有する薄膜トランジスタからな
   り、該駆動回路用トランジスタの帯状薄膜と該画素スイ
   ッチングトランジスタの遮光用薄膜は、同一の膜をそれ
   ぞれ加工して形成されたものであり、該画素スイッチン
   グトランジスタの遮光用薄膜は、前記帯状薄膜の複数で
   構成されることを特徴とする薄膜トランジスタ。
8. 【請求項８】 光透過型液晶ディスプレイ装置における
   駆動回路用トランジスタと画素スイッチングトランジス
   タを同一基板上に有する薄膜トランジスタであって、該
   駆動回路用トランジスタ及び画素スイッチングトランジ
   スタがいずれも、基板上に、チャネル幅方向に段差が生
   じるようにチャネル長方向に帯状に形成された１以上の
   薄膜、該帯状薄膜を覆う絶縁膜、該絶縁膜上に形成され
   たゲート電極、該ゲート電極上に形成されたゲート絶縁
   膜、該ゲート絶縁膜を介して該ゲート電極を覆い前記段
   差を反映した段差を有する活性層シリコン膜を有する薄
   膜トランジスタからなり、該駆動回路用トランジスタの
   帯状薄膜と該画素スイッチングトランジスタの遮光用薄
   膜は、同一の膜をそれぞれ加工して形成されたものであ
   り、該画素スイッチングトランジスタの遮光用薄膜は、
   前記帯状薄膜の複数で構成されることを特徴とする薄膜
   トランジスタ。
9. 【請求項９】 前記帯状薄膜が、多結晶シリコン、微結
   晶シリコン、非晶質シリコン、金属シリサイド、アルミ
   ニウム、アルミニウム合金、タングステン、タングステ
   ン合金、クロム、クロム合金、モリブデン、モリブデン
   合金、タンタル又はタンタル合金のいずれかの材料で形
   成されている請求項１〜８のいずれか１項に記載の薄膜
   トランジスタ。