JP4372993B2 - アクティブマトリックス液晶表示装置の製造方法 - Google Patents
アクティブマトリックス液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4372993B2 JP4372993B2 JP2000362354A JP2000362354A JP4372993B2 JP 4372993 B2 JP4372993 B2 JP 4372993B2 JP 2000362354 A JP2000362354 A JP 2000362354A JP 2000362354 A JP2000362354 A JP 2000362354A JP 4372993 B2 JP4372993 B2 JP 4372993B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- circuit portion
- manufacturing
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 8
- 239000011159 matrix material Substances 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスターの製造方法に関するもので、特にフォトリソグラフィー工程の節減とLDD領域の幅調節の容易化、及び積層された薄膜の平坦化を図れる薄膜トランジスターの製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスターはCMOSを内蔵できるという特徴のため、アクティブマトリックス液晶表示装置のような平板表示素子などで、画素のオン／オフスイッチング素子として広く活用されている。ここに適用される薄膜トランジスターは耐電圧性とオン／オフ電流比が高いという条件を満足しなければならない。
【０００３】
薄膜トランジスターの種類については非晶質シリコントランジスターと多結晶シリコントランジスターが知られている。多結晶シリコンは非晶質シリコンに比べて電子利用度などの性能と信頼度の面でより良い評価を受けているが、高温雰囲気で膜が形成されなければならない問題があるので、一般的には非晶質シリコン薄膜トランジスターが実用化している。
【０００４】
しかし、最近ではエクサイマレーザー装備などを活用して膜形成のための高温雰囲気をより簡単に安い費用で作れる技術的な進歩がなされたことによって多結晶シリコン薄膜トランジスターに対する関心が高まっているのが実情である。
【０００５】
前記アクティブマトリックス液晶表示装置では半導体の両側にゲート、ソース及びドレイン電極を位置させる同一平面上構造を好む傾向がある。前記同一平面上構造は素子の大きさを最小化でき、p型TFTとn型TFTを共に揃えてお互いの長所、短所を補う特徴を持つ。
【０００６】
図８は従来の一般的な薄膜トランジスターを図示している。
【０００７】
図面で基板1の上面にはバッファ層2とフォトリソグラフィー法によってパターニングされて所定位置に積層された活性層3が位置する。前記活性層3は絶縁膜4によってコーティングされ、この絶縁膜4には再びゲートメタル層が蒸着された後にフォトリソグラフィー工程を経て所定のゲート電極5が位置する。
【０００８】
前記ゲート電極5の形成に使用されたフォトレジスト層を除去し、新しいフォトレジスト層を前記ゲート電極5よりやや大きい幅でパターニングして露光、現象した後、イオン注入して前記活性層3の両端部にｎ領域を形成してnウェルを形成する。フォトレジスト層を除去した後に軽くイオンドーピングさせると、前記活性層の左右にLDD領域6が残される。
【０００９】
ついで、ゲート電極5の上面に層間絶縁膜7を積層し、コンタクトホールを形成した後、金属膜を蒸着してソース電極8とドレイン電極9を形成する。
【００１０】
最後にソース電極8とドレイン電極9の上面に保護層10を形成して必要な個所にビアホールを定義した後、ITOなどの画素電極11を形成する。
【００１１】
このような従来の薄膜トランジスターの製造工程においてフォトリソグラフィー工程は、活性領域形成、ゲート形成、n-領域形成、nウェル形成、pウェル形成、コンタクトホール形成、ソース／ドレイン形成、ビアホール形成、画素電極形成などの工程を通じて少なくとも9回以上実施される。
【００１２】
しかし、フォトリソグラフィー工程はフォトレジスト塗布、マスク露光、現象／エッチングのいろんな段階で進むため、その工程の増加は深刻な生産性の低下、及び品質の不良率の増加を招く。
【００１３】
またゲート電極とソース／ドレイン電極を別途に形成する工程ではLDD領域の幅を調節しにくい問題があった。また積層される膜の数が多くなり、薄膜表面の起伏が激しくて反射形液晶表示素子の場合、反射率を下げてしまう。
【００１４】
したがって、本発明の目的はフォトリソグラフィー工程の節減、LDD領域の幅調節の容易化と積層された薄膜の平坦化を図れる薄膜トランジスターの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
基板の上面に活性層を積層し、パターニングしてチャンネル領域を形成する工程と、前記チャンネル領域を含む基板の上面に絶縁層を積層し、パターニングして前記チャンネル領域の所定個所を制限的に露出させる工程と、前記絶縁層の上方にシリコン層と金属膜を順次積層し、エッチングしてソース電極領域とドレイン電極領域、およびゲート電極領域を定義する工程と、MOS回路部に対応する領域に陽イオン不純物をドーピングする工程と、前記基板の上方に層間絶縁層を積層し、パターニングして所定個所にコンタクトホールを形成する工程と、及び前記層間絶縁層の上方に電極物質を蒸着し、パターニングして画素電極及び配線領域を定義する工程からなる。
【００１６】
本発明でNMOS回路部のゲート電極の下部に形成されるシリコン層はn+シリコン層であり、PMOS回路部のゲート電極の下部に形成されるシリコン層はp+シリコン層である。
【００１７】
本発明で前記陽イオン不純物をドーピングする工程は、NMOS回路部の対応領域にn+イオンをドーピングする工程及びPMOS回路部の対応領域にp+イオンをドーピングする工程を同時に進めたり、またはそれぞれを別途に進めることができる。
【００１８】
また、本発明はソース電極とドレイン電極領域及びゲート電極領域を形成した後、n-イオンまたはp-イオンの陰イオン不純物をドーピングしてチャンネル領域の露出部位をLDD領域になるようにする工程をさらに含める。
【００１９】
本発明はソース／ドレイン電極とゲート電極を同時に形成するので、製造工程の全体にかけてフォトリソグラフィーが6回実施され、従来の方法に比べて製造工程を減らせるし、ソース／ドレイン電極とゲート電極の間隔をマスク上で調節できるので、LDD領域の幅を調節しやすい。
【００２０】
またゲート電極の下部にシリコン薄膜が形成されることによってゲート電極とチャンネル領域の間の仕事関数（work function）差が減少され、しきい値（threshold）電圧が低くなる。しかも、フォトリソグラフィー工程の節減は積層される薄膜表面の平坦化を図り、反射形液晶表示素子の場合、入射光の反射率を向上させる効果がある。
【００２１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の製造方法に関する望ましい実施の形態を詳細に説明する。
【００２２】
図１ないし図７は本発明による薄膜トランジスターの製造方法の各工程を図示する工程断面図である。本発明の薄膜トランジスターは、図７に示したように画素部、配線領域、PMOSとNMOSを含むCMOS回路部からなる。
【００２３】
図１を参照すると、基板20の上面にバッファ層22を積層し、その上面に非晶質シリコンで作られた活性層を蒸着し、エクサイマレーザーなどを照射して結晶化した後、フォトリソグラフィー法でパターニングして所定個所にチャンネル領域24を定義する。ここで、前記バッファ層22は選択的に実施されるものなので、これを省略することもできる。
【００２４】
前記チャンネル領域24を形成した後、その上面に絶縁膜を積層してパターニングして図２に示したようにチャンネル領域24の両側の一部だけが上方に開かれ、残り部分は絶縁層26でコーティングされるようにする。
【００２５】
ついで、図３に示したように、前記絶縁層26を含んだ基板20の全ての領域にn+シリコンまたはp+シリコンのようなシリコン層28と金属膜33を順に蒸着した後、エッチングしてドレイン電極領域30とソース電極領域32、そしてゲート電極領域34を定義する。前記シリコン層28はチャンネル領域24と各電極領域30、32、34間の抵抗性接合のために介挿配置されるものである。
【００２６】
この時、NMOS回路部のゲート電極の下部に形成されるシリコン層はn+シリコン層であり、PMOS回路部のゲート電極の下部に形成されるシリコン層はp+シリコン層である。
【００２７】
ついで、前記ゲート電極領域34をマスクとしたセルフアライン方式でn-イオンまたはp-イオンのような陰イオン不純物をドーピングして前記チャンネル領域24の露出部がLDD領域になるようにする。
【００２８】
続いて、マスク35を利用したフォトリソグラフィー法で図４に示したようにNMOS回路部に対応する部分にn+ドーピングを実施する。同じ方法で図５に示したようにPMOS回路部に対応する部分にp+ドーピングを実施する。また前記n+ドーピングまたはp+ドーピング工程は回路部の構成によって選択的に実施することができる。
【００２９】
次に層間絶縁層36を積層した後、パターニングして図６に示したように所定個所ごとにコンタクトホール38が形成されるようにする。
【００３０】
ついで、前記層間絶縁層36の上方に電極物質を蒸着した後、マスクを利用してこれをパターニングして図７に示したように画素電極40と付随的な配線領域42を定義することによって全ての工程が完了する。
【００３１】
【発明の効果】
上述したように本発明の製造方法はソース／ドレイン電極とゲート電極を同時に形成するので、製造工程の全体にかけてフォトリソグラフィーが6回実施されて従来の方法に比べて製造工程を減らせるし、生産性の向上と製品の不良率が低くなる効果を奏す。
【００３２】
またソース／ドレイン電極とゲート電極の間隔をマスク上で調節できるので、LDD領域の幅を調節しやすいし、厚さを大幅に減少させられるので、薄膜化に有利である。さらにゲート電極の下部にシリコン薄膜が形成されることによってゲート電極とチャンネル領域の間の仕事関数差が減少され、しきい値電圧が低くなる。フォトリソグラフィー工程の節減は積層される薄膜表面の平坦化を図り、反射形液晶表示素子の場合、入射光の反射率を向上させる効果がある。
【図面の簡単な説明】
【図１】図１は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図２】図２は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図３】図３は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図４】図４は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図５】図５は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図６】図６は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図７】図７は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図８】図８は従来のCMOSポリシリコン薄膜トランジスターの構造を図示する断層図である。
【符号の説明】
20 基板
22 バッファ層
24 チャンネル領域
26 絶縁層
28 シリコン層
30 ドレイン電極
32 ソース電極
34 ゲート電極
36 層間絶縁層
38 コンタクトホール
40 画素電極
42 配線領域
【発明の属する技術分野】
本発明は薄膜トランジスターの製造方法に関するもので、特にフォトリソグラフィー工程の節減とLDD領域の幅調節の容易化、及び積層された薄膜の平坦化を図れる薄膜トランジスターの製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスターはCMOSを内蔵できるという特徴のため、アクティブマトリックス液晶表示装置のような平板表示素子などで、画素のオン／オフスイッチング素子として広く活用されている。ここに適用される薄膜トランジスターは耐電圧性とオン／オフ電流比が高いという条件を満足しなければならない。
【０００３】
薄膜トランジスターの種類については非晶質シリコントランジスターと多結晶シリコントランジスターが知られている。多結晶シリコンは非晶質シリコンに比べて電子利用度などの性能と信頼度の面でより良い評価を受けているが、高温雰囲気で膜が形成されなければならない問題があるので、一般的には非晶質シリコン薄膜トランジスターが実用化している。
【０００４】
しかし、最近ではエクサイマレーザー装備などを活用して膜形成のための高温雰囲気をより簡単に安い費用で作れる技術的な進歩がなされたことによって多結晶シリコン薄膜トランジスターに対する関心が高まっているのが実情である。
【０００５】
前記アクティブマトリックス液晶表示装置では半導体の両側にゲート、ソース及びドレイン電極を位置させる同一平面上構造を好む傾向がある。前記同一平面上構造は素子の大きさを最小化でき、p型TFTとn型TFTを共に揃えてお互いの長所、短所を補う特徴を持つ。
【０００６】
図８は従来の一般的な薄膜トランジスターを図示している。
【０００７】
図面で基板1の上面にはバッファ層2とフォトリソグラフィー法によってパターニングされて所定位置に積層された活性層3が位置する。前記活性層3は絶縁膜4によってコーティングされ、この絶縁膜4には再びゲートメタル層が蒸着された後にフォトリソグラフィー工程を経て所定のゲート電極5が位置する。
【０００８】
前記ゲート電極5の形成に使用されたフォトレジスト層を除去し、新しいフォトレジスト層を前記ゲート電極5よりやや大きい幅でパターニングして露光、現象した後、イオン注入して前記活性層3の両端部にｎ領域を形成してnウェルを形成する。フォトレジスト層を除去した後に軽くイオンドーピングさせると、前記活性層の左右にLDD領域6が残される。
【０００９】
ついで、ゲート電極5の上面に層間絶縁膜7を積層し、コンタクトホールを形成した後、金属膜を蒸着してソース電極8とドレイン電極9を形成する。
【００１０】
最後にソース電極8とドレイン電極9の上面に保護層10を形成して必要な個所にビアホールを定義した後、ITOなどの画素電極11を形成する。
【００１１】
このような従来の薄膜トランジスターの製造工程においてフォトリソグラフィー工程は、活性領域形成、ゲート形成、n-領域形成、nウェル形成、pウェル形成、コンタクトホール形成、ソース／ドレイン形成、ビアホール形成、画素電極形成などの工程を通じて少なくとも9回以上実施される。
【００１２】
しかし、フォトリソグラフィー工程はフォトレジスト塗布、マスク露光、現象／エッチングのいろんな段階で進むため、その工程の増加は深刻な生産性の低下、及び品質の不良率の増加を招く。
【００１３】
またゲート電極とソース／ドレイン電極を別途に形成する工程ではLDD領域の幅を調節しにくい問題があった。また積層される膜の数が多くなり、薄膜表面の起伏が激しくて反射形液晶表示素子の場合、反射率を下げてしまう。
【００１４】
したがって、本発明の目的はフォトリソグラフィー工程の節減、LDD領域の幅調節の容易化と積層された薄膜の平坦化を図れる薄膜トランジスターの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
基板の上面に活性層を積層し、パターニングしてチャンネル領域を形成する工程と、前記チャンネル領域を含む基板の上面に絶縁層を積層し、パターニングして前記チャンネル領域の所定個所を制限的に露出させる工程と、前記絶縁層の上方にシリコン層と金属膜を順次積層し、エッチングしてソース電極領域とドレイン電極領域、およびゲート電極領域を定義する工程と、MOS回路部に対応する領域に陽イオン不純物をドーピングする工程と、前記基板の上方に層間絶縁層を積層し、パターニングして所定個所にコンタクトホールを形成する工程と、及び前記層間絶縁層の上方に電極物質を蒸着し、パターニングして画素電極及び配線領域を定義する工程からなる。
【００１６】
本発明でNMOS回路部のゲート電極の下部に形成されるシリコン層はn+シリコン層であり、PMOS回路部のゲート電極の下部に形成されるシリコン層はp+シリコン層である。
【００１７】
本発明で前記陽イオン不純物をドーピングする工程は、NMOS回路部の対応領域にn+イオンをドーピングする工程及びPMOS回路部の対応領域にp+イオンをドーピングする工程を同時に進めたり、またはそれぞれを別途に進めることができる。
【００１８】
また、本発明はソース電極とドレイン電極領域及びゲート電極領域を形成した後、n-イオンまたはp-イオンの陰イオン不純物をドーピングしてチャンネル領域の露出部位をLDD領域になるようにする工程をさらに含める。
【００１９】
本発明はソース／ドレイン電極とゲート電極を同時に形成するので、製造工程の全体にかけてフォトリソグラフィーが6回実施され、従来の方法に比べて製造工程を減らせるし、ソース／ドレイン電極とゲート電極の間隔をマスク上で調節できるので、LDD領域の幅を調節しやすい。
【００２０】
またゲート電極の下部にシリコン薄膜が形成されることによってゲート電極とチャンネル領域の間の仕事関数（work function）差が減少され、しきい値（threshold）電圧が低くなる。しかも、フォトリソグラフィー工程の節減は積層される薄膜表面の平坦化を図り、反射形液晶表示素子の場合、入射光の反射率を向上させる効果がある。
【００２１】
【発明の実施の形態】
以下、添付された図面を参照して本発明の製造方法に関する望ましい実施の形態を詳細に説明する。
【００２２】
図１ないし図７は本発明による薄膜トランジスターの製造方法の各工程を図示する工程断面図である。本発明の薄膜トランジスターは、図７に示したように画素部、配線領域、PMOSとNMOSを含むCMOS回路部からなる。
【００２３】
図１を参照すると、基板20の上面にバッファ層22を積層し、その上面に非晶質シリコンで作られた活性層を蒸着し、エクサイマレーザーなどを照射して結晶化した後、フォトリソグラフィー法でパターニングして所定個所にチャンネル領域24を定義する。ここで、前記バッファ層22は選択的に実施されるものなので、これを省略することもできる。
【００２４】
前記チャンネル領域24を形成した後、その上面に絶縁膜を積層してパターニングして図２に示したようにチャンネル領域24の両側の一部だけが上方に開かれ、残り部分は絶縁層26でコーティングされるようにする。
【００２５】
ついで、図３に示したように、前記絶縁層26を含んだ基板20の全ての領域にn+シリコンまたはp+シリコンのようなシリコン層28と金属膜33を順に蒸着した後、エッチングしてドレイン電極領域30とソース電極領域32、そしてゲート電極領域34を定義する。前記シリコン層28はチャンネル領域24と各電極領域30、32、34間の抵抗性接合のために介挿配置されるものである。
【００２６】
この時、NMOS回路部のゲート電極の下部に形成されるシリコン層はn+シリコン層であり、PMOS回路部のゲート電極の下部に形成されるシリコン層はp+シリコン層である。
【００２７】
ついで、前記ゲート電極領域34をマスクとしたセルフアライン方式でn-イオンまたはp-イオンのような陰イオン不純物をドーピングして前記チャンネル領域24の露出部がLDD領域になるようにする。
【００２８】
続いて、マスク35を利用したフォトリソグラフィー法で図４に示したようにNMOS回路部に対応する部分にn+ドーピングを実施する。同じ方法で図５に示したようにPMOS回路部に対応する部分にp+ドーピングを実施する。また前記n+ドーピングまたはp+ドーピング工程は回路部の構成によって選択的に実施することができる。
【００２９】
次に層間絶縁層36を積層した後、パターニングして図６に示したように所定個所ごとにコンタクトホール38が形成されるようにする。
【００３０】
ついで、前記層間絶縁層36の上方に電極物質を蒸着した後、マスクを利用してこれをパターニングして図７に示したように画素電極40と付随的な配線領域42を定義することによって全ての工程が完了する。
【００３１】
【発明の効果】
上述したように本発明の製造方法はソース／ドレイン電極とゲート電極を同時に形成するので、製造工程の全体にかけてフォトリソグラフィーが6回実施されて従来の方法に比べて製造工程を減らせるし、生産性の向上と製品の不良率が低くなる効果を奏す。
【００３２】
またソース／ドレイン電極とゲート電極の間隔をマスク上で調節できるので、LDD領域の幅を調節しやすいし、厚さを大幅に減少させられるので、薄膜化に有利である。さらにゲート電極の下部にシリコン薄膜が形成されることによってゲート電極とチャンネル領域の間の仕事関数差が減少され、しきい値電圧が低くなる。フォトリソグラフィー工程の節減は積層される薄膜表面の平坦化を図り、反射形液晶表示素子の場合、入射光の反射率を向上させる効果がある。
【図面の簡単な説明】
【図１】図１は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図２】図２は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図３】図３は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図４】図４は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図５】図５は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図６】図６は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図７】図７は本発明による薄膜トランジスターの製造方法の工程の一部を図示する工程図である。
【図８】図８は従来のCMOSポリシリコン薄膜トランジスターの構造を図示する断層図である。
【符号の説明】
20 基板
22 バッファ層
24 チャンネル領域
26 絶縁層
28 シリコン層
30 ドレイン電極
32 ソース電極
34 ゲート電極
36 層間絶縁層
38 コンタクトホール
40 画素電極
42 配線領域
Claims (1)
- 画素部およびＰＭＯＳとＮＭＯＳを含むＣＭＯＳ回路部のそれぞれに薄膜トランジスターを形成したアクティブマトリックス液晶表示装置の製造方法において、
基板の上面に活性層を積層し、パターニングして、画素部およびＰＭＯＳとＮＭＯＳを含むＣＭＯＳ回路部の薄膜トランジスターのチャンネル領域を形成する工程と、
前記チャンネル領域及び前記基板の上面に絶縁層を積層し、パターニングして、画素部およびＰＭＯＳとＮＭＯＳを含むＣＭＯＳ回路部それぞれの前記チャンネル領域の所定個所を制限的に露出させる工程と、
前記基板全ての領域にシリコン層と金属膜を順次積層し、エッチングして、画素部およびＰＭＯＳとＮＭＯＳを含むＣＭＯＳ回路部の薄膜トランジスターのソース電極領域とドレイン電極領域、およびゲート電極領域を形成する工程と、
画素部に対応する領域に、前記ゲート電極領域、前記ソース電極領域及び前記ドレイン電極領域をマスクとして低濃度イオン不純物をドーピングして、ＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成する工程の後に、ＮＭＯＳ回路部に対応する領域が開口されたマスクを用いてｎ＋イオン不純物をドーピングする工程及びＰＭＯＳ回路部に対応する領域が開口されたマスクを用いてｐ＋イオン不純物をドーピングする工程と、
前記ｎ＋イオン不純物及びｐ＋イオン不純物をドーピングする工程の後に、前記基板の上方に層間絶縁層を積層し、パターニングして所定個所にコンタクトホールを形成する工程と、
前記層間絶縁層の上方に電極物質を蒸着し、パターニングして画素電極及び配線領域を形成する工程からなる、アクティブマトリックス液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990055686A KR100307456B1 (ko) | 1999-12-08 | 1999-12-08 | 박막 트랜지스터의 제조 방법 |
| KR1999-55686 | 1999-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203365A JP2001203365A (ja) | 2001-07-27 |
| JP4372993B2 true JP4372993B2 (ja) | 2009-11-25 |
Family
ID=19624164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362354A Expired - Fee Related JP4372993B2 (ja) | 1999-12-08 | 2000-11-29 | アクティブマトリックス液晶表示装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6451630B2 (ja) |
| JP (1) | JP4372993B2 (ja) |
| KR (1) | KR100307456B1 (ja) |
| CN (1) | CN1142585C (ja) |
| TW (1) | TW535292B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525437B1 (ko) * | 2002-04-19 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| CN1322372C (zh) * | 2003-04-08 | 2007-06-20 | 鸿富锦精密工业（深圳）有限公司 | 光罩工艺及薄膜晶体管的制造方法 |
| KR100595456B1 (ko) * | 2003-12-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR101043991B1 (ko) * | 2004-07-28 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101056013B1 (ko) * | 2004-08-03 | 2011-08-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101043992B1 (ko) | 2004-08-12 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101037322B1 (ko) | 2004-08-13 | 2011-05-27 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048903B1 (ko) | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101048998B1 (ko) | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101050899B1 (ko) * | 2004-09-09 | 2011-07-20 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101073403B1 (ko) | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101146418B1 (ko) * | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| KR101066489B1 (ko) | 2004-11-12 | 2011-09-21 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101078360B1 (ko) | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
| KR101192746B1 (ko) | 2004-11-12 | 2012-10-18 | 엘지디스플레이 주식회사 | 폴리형 박막 트랜지스터 기판의 제조방법 |
| KR101146522B1 (ko) * | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101153297B1 (ko) | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101086487B1 (ko) | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125252B1 (ko) | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| KR101107251B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107252B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
| KR101107712B1 (ko) * | 2005-02-28 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101763414B1 (ko) | 2010-10-01 | 2017-08-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 |
| TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9048160B2 (en) * | 2012-07-12 | 2015-06-02 | Carestream Health, Inc. | Radiographic imaging array fabrication process for metal oxide thin-film transistors with reduced mask count |
| US9838389B2 (en) | 2013-09-27 | 2017-12-05 | Phison Electronics Corp. | Integrated circuit, code generating method, and data exchange method |
| US9966467B2 (en) * | 2013-09-27 | 2018-05-08 | Phison Electronics Corp. | Integrated circuit and code generating method |
| KR101500867B1 (ko) * | 2013-10-24 | 2015-03-12 | 청운대학교 인천캠퍼스 산학협력단 | 저온 공정 다결정 실리콘 박막 트랜지스터 제조방법 |
| CN105514034B (zh) * | 2016-01-13 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN107039351B (zh) * | 2017-04-05 | 2019-10-11 | 武汉华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| JP7330376B2 (ja) | 2019-10-07 | 2023-08-21 | ボストン ポーラリメトリックス，インコーポレイティド | 偏光によるセンサシステム及び撮像システムの増強のための方法 |
| CN112880554B (zh) * | 2021-01-18 | 2022-01-11 | 长江存储科技有限责任公司 | 红外干涉仪的标准片的制备方法、标准片、以及全局校准方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9613065D0 (en) * | 1996-06-21 | 1996-08-28 | Philips Electronics Nv | Electronic device manufacture |
-
1999
- 1999-12-08 KR KR1019990055686A patent/KR100307456B1/ko active IP Right Grant
-
2000
- 2000-11-13 TW TW089123915A patent/TW535292B/zh not_active IP Right Cessation
- 2000-11-29 JP JP2000362354A patent/JP4372993B2/ja not_active Expired - Fee Related
- 2000-12-06 CN CNB001340026A patent/CN1142585C/zh not_active Expired - Fee Related
- 2000-12-08 US US09/731,693 patent/US6451630B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100307456B1 (ko) | 2001-10-17 |
| CN1305222A (zh) | 2001-07-25 |
| JP2001203365A (ja) | 2001-07-27 |
| US6451630B2 (en) | 2002-09-17 |
| CN1142585C (zh) | 2004-03-17 |
| TW535292B (en) | 2003-06-01 |
| US20010003657A1 (en) | 2001-06-14 |
| KR20010054739A (ko) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
| KR100280171B1 (ko) | 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법 | |
| US20070018167A1 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| CN113871483B (zh) | 薄膜晶体管、显示基板及显示装置 | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| KR100349913B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| KR100325068B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JP3293568B2 (ja) | 薄膜トランジスタ | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11163353A (ja) | ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070202 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4372993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |