KR100525437B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100525437B1
KR100525437B1 KR10-2002-0021580A KR20020021580A KR100525437B1 KR 100525437 B1 KR100525437 B1 KR 100525437B1 KR 20020021580 A KR20020021580 A KR 20020021580A KR 100525437 B1 KR100525437 B1 KR 100525437B1
Authority
KR
South Korea
Prior art keywords
electrode
drain
region
contact hole
contact
Prior art date
Application number
KR10-2002-0021580A
Other languages
English (en)
Other versions
KR20030083152A (ko
Inventor
황한욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0021580A priority Critical patent/KR100525437B1/ko
Publication of KR20030083152A publication Critical patent/KR20030083152A/ko
Application granted granted Critical
Publication of KR100525437B1 publication Critical patent/KR100525437B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42Arrangements for providing conduction through an insulating substrate

Abstract

마스크 수를 줄여 공정을 단순화시켜서 시장경쟁력을 확보하기에 유리한 액정표시소자 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시소자의 제조방법은 절연기판에 소오스영역과 드레인영역 및 게이트전극을 구비한 트랜지스터를 제조하는 공정, 상기 트랜지스터를 덮도록 층간절연막을 증착하는 공정, 상기 드레인영역 상측부에서 제1홀을 갖고 일정 패턴 모양을 갖도록 드레인 전극을 형성하는 공정, 상기 드레인 전극을 형성함과 동시에 상기 소오스영역 상측부에서 제2홀을 갖으며 상기 게이트전극과 직교하는 방향으로 데이터 라인을 형성하는 공정, 상기 절연기판 전면에 페시베이션막을 증착하는 공정, 하나의 마스크를 이용해서 상기 페시베이션막과 상기 층간절연막을 식각하여 상기 제1, 제2홀과 일치되는 상기 드레인영역과 상기 소오스영역에 각각 제1, 제2콘택홀을 형성하는 공정, 상기 제1콘택홀을 통해 상기 드레인영역과 상기 드레인 전극에 콘택되도록 화소전극을 형성하는 공정, 상기 화소전극을 형성함과 동시에 상기 제2콘택홀을 통해 상기 소오스영역과 상기 데이터라인에 콘택되도록 소오스전극을 형성하는 공정을 포함한다.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시소자에 대한 것으로, 특히 마스크 수를 줄여 공정을 단순화 하기에 알맞은 액정표시소자 및 그 제조방법에 관한 것이다.
근래에 고품위 TV(high definition TV:이하 HDTV라 한다)등의 새로운 첨단 영상기기가 개발됨에 따라 평판 표시기에 대한 요구가 대두되고 있다.
LCD는 평판 표시기의 대표적인 기술로써 ELD(Electro Luminescence Display), VFD(Vacuum Fluorescence Display), PDP(Plasma Display Panel)등이 해결하지 못한 저전력화, 고속화등의 문제를 가지고 있지 않다.
이 LCD는 크게 수동형과 능동형의 두가지 형태로 나누어지는데, 능동형 LCD는 각 화소 하나 하나를 박막트랜지스터와 같은 능동소자가 제어하도록 되어 있어 속도, 시야각, 그리고 대조비(Contrast)에 있어서, 수동형 LCD보다 훨씬 뛰어나 100만 화소 이상의 해상도를 필요로 하는 HDTV에 가장 적합한 표시기로 사용되고 있다.
이에 따라, TFT의 중요성이 부각되면서 이에 대한 연구개발이 심화되고 있다.
현재 LCD등에서 화소전극의 선택적 구동을 위해 전기적 스위칭 소자로 사용되는 TFT에 대한 연구개발은 수율향상 및 생산성 개선에 의한 제조 코스트의 절감에 초점을 맞추어, TFT의 구조개선, 비정질 또는 다결정 실리콘의 특성 향상, 전극의 오옴성 접촉저항 및 단선/단락 방지등에 집중되고 있다.
이중 TFT의 구조는 대면적, 저가격, 양산성을 이유로 더 많은 연구가 이루어지고 있는데, TFT는 게이트의 구조에 따라 크게 두 종류로 나누어진다.
하나는 역 스태거형이라고 불리우는 바텀 게이트형이고, 다른 하나는 정 스테거형이라고 불리우는 탑 게이트형이다.
기판상에 게이트전극을 먼저 형성하는 것을 바텀 게이트형이라 부르고, 소오스/드레인전극을 먼저 형성한 후에 게이트전극을 형성하는 것을 탑 게이트형이라고 부른다.
이하에서는 소오스/드레인전극을 먼저 형성한 후 게이트전극을 형성하는 탑 게이트형 액정표시소자에 관하여 살펴보고자 한다.
이하, 첨부 도면을 참조하여 종래 액정표시소자 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 1은 종래 방법에 따른 액정표시소자의 평면도이고, 도 2는 종래 방법에 따라 제조된 액정표시소자의 구조단면도이다.
특히, 도 2는 박막트랜지스터의 소오스콘택과 게이트전극과 드레인콘택 및 픽셀콘택 부분을 자른 단면을 보인 것이다.
먼저 종래 액정표시소자는 도 1과 도 2에 도시된 바와 같이 절연기판(20)상에 버퍼층(21)이 형성되어 있고, 상기 버퍼층(21)상에 패터닝된 활성층(22)이 있고, 활성층(22)을 포함한 버퍼층(21)상에 게이트절연막(23)이 형성되어 있고, 게이트절연막(23)의 일영역에 일라인 방향으로 게이트전극(24)이 배열되어 있고, 게이트전극(24) 양측의 활성층내에 P형의 불순물이온이 주입된 드레인영역(22a)과 소오스영역(22b)이 형성되어 있고, 드레인영역(22a)과 소오스영역(22b)에 각각 제1, 제2콘택홀을 갖도록 상기 게이트전극(24)을 포함한 게이트절연막(23)상에 층간절연막(25)이 형성되어 있고, 상기 드레인영역(22a)에 형성된 제1콘택홀 및 이에 인접한 층간절연막(25)상에 일정 모양으로 패턴된 드레인 전극(26a)이 있고, 상기 소오스영역(22b)에 형성된 제2콘택홀 및 이에 인접한 층간절연막(25)상에 게이트전극(24)과 직교하는 방향으로 데이터라인(26b)이 배열되어 있고, 상기 드레인 전극(26a)의 일영역에 제3콘택홀을 갖도록 상기 데이터 라인(26b)과 드레인 전극(26a)을 포함한 층간절연막(25)상에 페시베이션막(27)이 형성되어 있으며, 상기 드레인 전극(26a)상의 제3콘택홀에 콘택되며 가장자리가 데이터라인 및 게이트라인의 가장자리 상측에서 일부 오버랩되도록 화소전극(28)이 형성되어 있다.
상기에서 활성층(22)은 이웃하는 두 개의 픽셀영역에 걸쳐서 형성되고, 게이트전극(24)은 활성층(22)의 2부분을 가로지르도록 형성되어 듀얼 게이트를 이룬다.
또한 게이트전극(24)과 동일층상에 게이트전극(24)과 격리되어 일라인 방향을 이루도록 스토리지라인(24a)이 더 형성되어 있다. 이때 스토리지 라인(24a)은 드레인전극(26a) 하부에 일부 오버랩되어 형성된다.
상기의 구성을 갖는 액정표시소자를 제조하기 위해서는 6개의 마스크가 필요한데, 이하에서는 마스크 공정을 중심으로 종래 액정표시소자의 제조방법에 대하여 설명하기로 한다.
먼저, 제1마스크는 절연기판(20)상의 버퍼층(21)상에 활성층(22)을 패터닝할 때 사용되고, 제2마스크는 게이트절연막(23)상에 일라인 방향을 갖는 게이트전극(24)을 패터닝할 때 사용된다.
그리고 제3마스크는 드레인영역(22a)과 소오스영역(22b)에 제1, 제2콘택홀을 형성하기 위해 층간절연막(25)과 게이트절연막(23)을 식각할 때 사용되고, 제4마스크는 드레인영역(22a)과 소오스영역(22b)의 제1, 제2콘택홀에 각각 콘택되도록 드레인 전극(26a)과 데이터라인(26b)을 패터닝할 때 사용된다.
그리고 제5마스크는 드레인 전극(26a)과 화소전극(28)의 콘택을 위한 제3콘택홀을 형성하기 위해 페시베이션막(27)을 패터닝할 때 사용되고, 제6마스크는 제3콘택홀에 콘택되며 드레인 전극(26a)과 데이터라인(26b)의 가장자리에서 일부 오버랩되도록 화소전극(28)을 패터닝할 때 사용된다.
상기와 같은 종래 액정표시소자 및 그 제조방법은 다음과 같은 문제가 있다.
6개의 마스크를 이용하여 액정표시소자를 제조하여야 하고 특히, 드레인콘택과 픽셀콘택을 위한 콘택홀 공정을 별도의 마스크를 이용하여 형성하므로, 공정을 단순화하여 시장경쟁력을 확보하는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 마스크 수를 줄여 공정을 단순화시켜서 시장경쟁력을 확보하기에 유리한 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 액정표시소자는 절연기판상에 소오스영역과 드레인영역 및 게이트전극이 구비된 트랜지스터, 상기 드레인영역과 상기 소오스영역에 각각 제1, 제2콘택홀을 갖는 층간절연막, 상기 제1콘택홀과 일치하는 영역에 제3콘택홀을 갖고 일정 모양으로 패턴된 드레인 전극, 상기 제2콘택홀과 일치하는 영역에 제4콘택홀을 갖고 상기 게이트전극과 직교하는 방향으로 배열된 데이터 라인, 상기 제1, 제2콘택홀과 일치하는 영역에 각각 제5, 제6콘택홀을 갖고 상기 층간절연막상에 증착된 페시베이션막, 상기 드레인영역과 상기 드레인 전극에 콘택되며 상기 데이터라인과 상기 게이트전극의 가장자리 상측에 오버랩되어 형성된 화소전극, 상기 소오스영역과 상기 데이터 라인에 콘택되며 제6콘택홀에 인접한 상기 층간절연막 상에 형성된 소오스전극을 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 액정표시소자의 제조방법은 절연기판에 소오스영역과 드레인영역 및 게이트전극을 구비한 트랜지스터를 제조하는 공정, 상기 트랜지스터를 덮도록 층간절연막을 증착하는 공정, 상기 드레인영역 상측부에서 제1홀을 갖고 일정 패턴 모양을 갖도록 드레인 전극을 형성하는 공정, 상기 드레인 전극을 형성함과 동시에 상기 소오스영역 상측부에서 제2홀을 갖으며 상기 게이트전극과 직교하는 방향으로 데이터 라인을 형성하는 공정, 상기 절연기판 전면에 페시베이션막을 증착하는 공정, 하나의 마스크를 이용해서 상기 페시베이션막과 상기 층간절연막을 식각하여 상기 제1, 제2홀과 일치되는 상기 드레인영역과 상기 소오스영역에 각각 제1, 제2콘택홀을 형성하는 공정, 상기 제1콘택홀을 통해 상기 드레인영역과 상기 드레인 전극에 콘택되도록 화소전극을 형성하는 공정, 상기 화소전극을 형성함과 동시에 상기 제2콘택홀을 통해 상기 소오스영역과 상기 데이터라인에 콘택되도록 소오스전극을 형성하는 공정을 포함함을 특징으로 한다.
상기의 특징을 갖는 본 발명은 소오스/드레인 콘택과 픽셀 콘택을 위한 콘택홀 형성 마스크를 별도로 사용하지 않고, 하나의 마스크를 이용하여 형성하므로써 종래에 6개가 필요하던 마스크를 5개로 줄인 것에 그 특징이 있는 것이다.
이하, 첨부 도면을 참조하여 본 발명의 바람직할 실시예에 따른 액정표시소자 및 그 제조방법에 대하여 설명한다.
본 발명은 PMOS p-Si 박막트랜지스터를 구비한 액정표시소자로써, 도 3 내지 도 5f는 박막트랜지스터의 드레인 콘택과 게이트전극과 소오스 콘택 및 픽셀 콘택 부분을 자른 단면을 보인 것이다.
먼저, 본 발명의 액정표시소자의 구조에 대하여 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시소자의 평면도이고, 도 4는 본 발명의 실시예에 따라 제조된 액정표시소자의 구조단면도이다.
본 발명의 액정표시소자는 도 3과 도 4에 도시한 바와 같이 활성영역이 정의된 절연기판(40)상에 버퍼층(41)이 형성되어 있고, 버퍼층(41)상에 활성층(42)이 형성되어 있다.
이때 활성층(42)은 이웃하는 두개의 픽셀영역에 걸쳐서 형성된다.
그리고 상기 활성층(42)상에 게이트절연막(43)이 형성되어 있다.
그리고 상기 게이트절연막(43)상에 활성층(42)의 소정부분을 가로지르도록 일측에 돌출부를 갖고 일라인 방향으로 배열된 게이트라인(44)이 있다.
이때 상기 게이트라인(44)은 일측의 돌출부와 일라인을 갖는 일부분에서 활성층(42)을 가로지르고 있어서 듀얼 게이트를 이룬다.
또한 상기 게이트라인(44)과 동일층상에 게이트라인(44)과 격리된 스토리지 라인(44a)이 위치한다.
이때 스토리지 라인(44a)은 게이트라인(44)과 평행한 일방향으로 배열된다.
그리고 돌출된 게이트라인(44)을 마스크로 활성층(42) 양측에 P형의 불순물이온이 주입된 드레인영역(42a)과 소오스영역(42b)이 형성되어 있다.
이때 게이트라인(44) 하부의 활성층(42)에는 불순물이온이 주입되어 있지 않다.
그리고 드레인영역(42a)과 소오스영역(42b)에 각각 제1, 제2콘택홀이 형성된 층간절연막(45)이 있다.
그리고 상기 드레인영역(42a) 상측에 제1콘택홀과 일치되는 영역에 제3콘택홀을 갖고 일정모양으로 패턴(예:사각 패턴)된 드레인전극(46a)이 있다.
이때 드레인전극(46a)은 이웃하는 픽셀영역에 형성되고, 드레인전극(46a) 하부에는 스토리지라인(44a)이 일부 오버랩된다.
그리고 상기 소오스영역(42b) 상측에 제2콘택홀과 일치되는 영역에 제4콘택홀을 갖으며, 게이트라인(44)과 직교하는 방향으로 배열된 데이터 라인(46b)이 있다.
상기에서 드레인 전극(46a)과 데이터 라인(46b)내의 제3, 제4콘택홀 측면은 경사를 이룬다.
그리고 상기 드레인 전극(46a)과 데이터 라인(46b)의 제3, 제4콘택홀과 일치하는 영역에 각각 제5, 제6콘택홀을 갖도록 절연기판(40) 전면에 페시베이션막(47)이 형성되어 있다.
그리고 제1, 제3, 제5콘택홀을 통해 드레인영역(42a)과 드레인 전극(46a)의 식각된 측면에 콘택되고, 데이터라인(46b)과 게이트라인(44) 가장자리 상측에 오버랩되도록 픽셀영역의 상기 페시베이션막(47)상에 화소전극(48a)이 형성되어 있다.
그리고 제2, 제4, 제6콘택홀을 통해 소오스영역(42b)과 데이터 라인(46b)내의 식각된 측면에 콘택되고, 제6콘택홀에 인접한 페시베이션막(47)상에 소오스전극(48b)이 형성되어 있다.
이때 페시베이션막(47)에 형성된 제5콘택홀은 제1, 제3콘택홀과 그 형성 위치가 일치하고, 제6콘택홀은 제2, 제4콘택홀과 그 형성 위치가 일치하는 것으로, 차후에 제조방법에서 설명하겠지만 특히, 제5콘택홀과 제1콘택홀 및 제6콘택홀과 제2콘택홀은 하나의 마스크를 이용한 일련의 공정에 의해 형성된다.
상기에서 드레인전극(46a)과 소오스전극(48b)은 이웃하는 서로 다른 픽셀영역에 형성된다.
상기에 언급된 콘택홀들은 소오스/드레인 콘택홀 및 픽셀 콘택홀이고, 제5콘택홀은 제1콘택홀 보다 그 폭이 넓고, 제6콘택홀은 제2콘택홀보다 그 폭이 넓다.
이에 따라서 상부에서 볼 때 도 3에서와 같이 드레인전극(46a)과 데이터 라인(46b)의 경사식각된 부분(빗금친 부분)이 드러난다.
상기에 설명한 바와 같이 본 발명의 액정표시소자는 픽셀 콘택을 위한 콘택홀이 드레인 콘택을 위한 콘택홀과 별개의 영역에 형성되는 것이 아니고, 드레인 콘택을 위한 콘택홀과 일치되는 영역에 형성되는 것이다.
다음에 상기와 같은 구성을 갖는 본 발명 액정표시소자의 제조방법에 대하여 설명한다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도이다.
본 발명 액정표시소자의 제조방법은 도 5a에 도시한 바와 같이 활성영역이 정의된 유리등의 절연기판(40)상에 버퍼층(41)을 형성한다.
그리고 버퍼층(41)상에 다결정실리콘층을 화학기상증착방법으로 증착하고, 이후에 활성영역 형성 마스크를 이용하여 상기 다결정실리콘층을 패턴식각하여 활성층(42)을 형성한다.
이때 활성층(42)은 비정질실리콘을 증착한 후에 레이저빔 등을 조사시킴으로써 결정화하여 형성할 수도 있다.
상기 활성층(42)은 이웃하는 두 개의 픽셀에 걸치도록 패터닝한다.
상기에서 버퍼층(41)은 절연기판(40)의 불순물이 활성영역으로 확산되는 것을 막아주는 역할을 하는 것으로, 궁극적으로는 레이저 결정화시에 열을 차단하는 역할을 한다.
그리고 활성층(42)을 포함한 버퍼층(41)상에 게이트절연막(43)을 증착하고, 상기 게이트절연막(43) 상에 알루미늄 또는 몰리브덴과 같은 게이트 형성 물질을 스퍼터링하여 형성한다.
이후에 게이트 형성 마스크를 이용해서 상기 게이트 형성 물질을 식각하여 일 방향을 갖는 게이트라인(44)을 형성한다.
이때 게이트라인(44)은 일측 부분에서 돌출되고 활성층(42)의 소정 부분을 가로지르도록 형성된다.
상기에서 활성층(42)을 가로지르는 부분은 상기 게이트라인(44)의 돌출된 부분과 일방향을 갖는 일부분으로써, 이와 같이 두 부분에서 활성층(42)을 가로지르고 있으므로 듀얼 게이트가 형성된다.
다음에 상기 게이트전극(44)을 이온블로킹 마스크로 하여 P형의 불순물이온을 주입하여 게이트라인(44) 양측의 활성층(42)내에 드레인영역(42a)과 소오스영역(42b)을 형성한다.
이후에 게이트라인(44)을 포함한 게이트절연막(43)상에 층간절연막(45)을 증착한다.
그리고 도 5b에 도시한 바와 같이 층간절연막(45)상에 금속층(46)을 증착한다.
이때 금속층(46)은 차후에 드레인전극과 데이터 라인을 형성하기 위한 것이다.
다음에 드레인영역(42a)과 소오스영역(42b) 상측의 층간절연막(45)의 일영역이 오픈되도록 금속층(46)을 패터닝한다.
상기와 같이 금속층(46)을 패터닝함에 의해서, 도 5c에 도시한 바와 같이 드레인영역(42a)의 일상부에 드레인 전극(46a)이 형성되고, 소오스영역(42b)의 일상부를 지나는 데이터라인(46b)이 형성된다.
이때 드레인 전극(46a)은 드레인 영역(42a)의 일상측에서 오픈되며 일정한 모양(예:사각모양)으로 패턴된다.
그리고 데이터라인(46b)은 소오스영역(42b)의 일상측에서 오픈되고 게이트라인(44)과 직교하도록 배열된다.
상기에서 금속층(46)을 패터닝할 때 경사 식각해서 드레인 전극(46a)과 데이터 라인(46b)내의 콘택홀 측면이 경사를 이루도록 한다.
이후에 도 5d에 도시한 바와 같이 드레인 전극(46a)과 데이터라인(46b)을 포함한 층간절연막(45)상에 SiNx로 구성된 페시베이션막(47)을 증착한다.
그리고 도면에는 도시되어 있지 않지만 상기 페시베이션막(47)상에 감광막을 도포하고, 노광 및 현상공정으로 선택적으로 감광막을 패터닝한다.
이때 감광막은 차후에 소오스/드레인 콘택이 형성될 부분이 오픈되도록 패터닝한다.
이후에 하나의 마스크를 이용해서 소오스/드레인 콘택 및 픽셀 콘택을 위한 콘택홀을 형성한다.
즉, 패터닝된 감광막을 마스크로 도 5e에 도시한 바와 같이 드레인영역(42a)과 소오스영역(42b) 뿐만아니라, 상기 드레인 전극(46a)과 데이터 라인(46b)내의 경사식각된 측면이 노출되도록 페시베이션막(47)과 층간절연막(45)과 게이트절연막(43)을 차례로 식각해서 소오스/드레인 콘택홀을 형성한다.
상기에서 소오스/드레인 콘택홀은 드레인 전극(46a)과 데이터 라인(46b)을 중심으로 상부의 폭이 하부의 폭보다 넓게 형성된다.
상기 소오스/드레인 콘택홀은 후술하는 바와 같이 3가지 방법에 의해서 형성할 수 있다.
첫 번째 방법은 상기 패터닝된 감광막을 마스크로 상기 층간절연막(45)이 노출될 때까지 페시베이션막(47)을 건식식각하고, 이후에 드레인영역(42a)과 소오스영역(42b)이 드러날 때까지 층간절연막(45)과 게이트절연막(43)을 습식식각하는 공정에 의해서 이루어진다.
두 번째 방법은 상기 패터닝된 감광막을 마스크로 페시베이션막(47)을 건식식각하고, 이어서 층간절연막(45)을 일정두께 건식식각하고, 나머지 층간절연막(45)과 게이트절연막(43)을 드레인영역(42a)과 소오스영역(42b)이 드러날 때까지 습식식각하는 공정에 의해서 이루어진다.
세 번째 방법은 상기 패터닝된 감광막을 마스크로 드레인영역(42a)과 소오스영역(42b)이 드러날 때까지 페시베이션막(47)과 층간절연막(45)과 게이트절연막(43)을 차례로 건식식각하는 공정에 의해서 이루어진다.
상기에서 금속층(46)을 경사식각하여 드레인 전극(46a)과 데이터 라인(46b) 내에 콘택홀을 형성하므로, 상부에서 바라본 소오스/드레인 콘택홀의 가장자리는 이중의 띠 모양(도 3의 빗금친 부분)을 나타낸다.
다음에 도 5f에 도시한 바와 같이 상기 소오스/드레인 콘택홀을 포함한 상기 페시베이션막(47) 상에 화소전극용 ITO(Indium Thin Oxide)막이나 AlNd막와 같은 도전막을 증착한다.
이때 ITO는 투명한 도전막으로써 투과형 모델을 제조하려고 할 때 증착하고, AlNd막은 반사형 모델을 제조하려고 할 때 증착한다.
이후에 도면에는 도시되지 않았지만 상기 도전막 상에 감광막을 도포하고, 이후에 노광 및 현상공정으로 화소전극 형성영역 및 소오스전극 형성영역에만 남도록 감광막을 선택적으로 패터닝하고, 이 패터닝된 감광막을 마스크로 도전막을 식각해서 화소전극(48a)과 소오스전극(48b)을 형성한다.
이때 화소전극(48a)은 드레인영역(42a) 뿐만아니라 드레인 전극(46a)내 측면에서도 콘택되며 데이터 라인(46b)과 게이트라인(44)의 가장자리 상측에 일부 오버랩되어 형성된다.
그리고 상기 화소전극(48a)을 형성함과 동시에 소오스영역(42b) 및 데이터라인(46b)내 측면에 콘택되도록 소오스전극(48b)이 형성된다.
상기와 같은 본 발명 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
소오스/드레인 콘택을 위한 콘택홀과 픽셀 콘택을 위한 콘택홀을 하나의 마스크를 이용해서 동시에 형성하므로 공정을 단순화 시킬 수 있다.
이에 따라서 생산원가를 줄여 시장 경쟁력을 향상시킬 수 있다.
도 1은 종래 방법에 따른 액정표시소자의 평면도
도 2는 종래 방법에 따라 제조된 액정표시소자의 구조단면도
도 3은 본 발명의 실시예에 따른 액정표시소자의 평면도
도 4는 본 발명의 실시예에 따라 제조된 액정표시소자의 구조단면도
도 5a 내지 도 5f는 본 발명의 실시예에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
* 도면의 주요 부분에 대한 부호의 설명 *
40 : 절연기판 41 : 버퍼층
42 : 활성층 42a : 드레인영역
42b : 소오스영역 43 : 게이트절연막
44 : 게이트전극 44a : 스토리지 라인
45 : 층간절연막 46a : 드레인 전극
46b : 데이터 라인 47 : 페시베이션막
48a : 화소전극 48b : 소오스전극

Claims (20)

  1. 절연기판상에 이웃하는 두 개의 픽셀영역에 걸쳐서 형성된 활성층,
    상기 활성층의 2부분을 가로질러 듀얼 게이트를 이루도록 형성된 게이트전극과,
    상기 게이트전극 하부를 제외한 상기 활성층에 형성된 소오스영역 및 드레인영역과,
    상기 드레인영역과 상기 소오스영역에 각각 제1, 제2콘택홀을 갖는 층간절연막,
    상기 제1콘택홀과 일치하는 영역에 제3콘택홀을 갖고 일정 모양으로 패턴된 드레인 전극,
    상기 제2콘택홀과 일치하는 영역에 제4콘택홀을 갖고 상기 게이트전극과 직교하는 방향으로 배열된 데이터 라인,
    상기 제1, 제2콘택홀과 일치하는 영역에 각각 제5, 제6콘택홀을 갖고 상기 층간절연막상에 증착된 페시베이션막,
    상기 드레인영역과 상기 드레인 전극에 콘택되며 상기 데이터라인과 상기 게이트전극의 가장자리 상측에 오버랩되어 형성된 화소전극,
    상기 소오스영역과 상기 데이터 라인에 콘택되며 제6콘택홀에 인접한 상기 층간절연막 상에 형성된 소오스전극을 포함하여 구성됨을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서, 상기 드레인 전극과 상기 데이터 라인 내의 상기 제3, 제4콘택홀 가장자리는 경사를 이루는 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서, 상기 제5콘택홀은 상기 제1콘택홀 보다 그 폭이 더 넓은 것을 특징으로 하는 액정표시소자.
  4. 제1항에 있어서, 상기 제6콘택홀은 상기 제2콘택홀 보다 그 폭이 더 넓은 것을 특징으로 하는 액정표시소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 상기 액정표시소자는 상기 게이트전극과 동일층상에 상기 게이트전극과 격리되어 형성되며, 이웃하는 픽셀영역에 형성된 상기 활성층 상부를 가로지르도록 일방향으로 형성된 스토리지 라인을 더 포함함을 특징으로 하는 액정표시소자.
  9. 제8항에 있어서, 상기 스토리지 라인은 드레인전극 하부에 일부 오버랩되어 형성됨을 특징으로 하는 액정표시소자.
  10. 절연기판상에 이웃하는 픽셀영역에 걸치도록 활성층을 형성하는 공정,
    상기 활성층의 두 부분을 가로지르고 있으며 일측에 돌출된 게이트전극이 구비되어 있는 일방향으로 배열된 게이트라인을 형성하는 공정,
    상기 게이트전극 양측의 상기 활성층에 이온을 주입하여 상기 소오스영역과 상기 드레인영역을 형성하는 공정,
    상기 게이트전극 및 상기 게이트라인을 덮도록 상기 절연기판상에 층간절연막을 증착하는 공정,
    상기 드레인영역 상측부에서 제1홀을 갖고 일정 패턴 모양을 갖도록 드레인 전극을 형성하는 공정,
    상기 드레인 전극을 형성함과 동시에 상기 소오스영역 상측부에서 제2홀을 갖으며 상기 게이트전극과 직교하는 방향으로 데이터 라인을 형성하는 공정,
    상기 절연기판 전면에 페시베이션막을 증착하는 공정,
    하나의 마스크를 이용해서 상기 페시베이션막과 상기 층간절연막을 식각하여 상기 제1, 제2홀과 일치되는 상기 드레인영역과 상기 소오스영역에 각각 제1, 제2콘택홀을 형성하는 공정,
    상기 제1콘택홀을 통해 상기 드레인영역과 상기 드레인 전극에 콘택되도록 화소전극을 형성하는 공정,
    상기 화소전극을 형성함과 동시에 상기 제2콘택홀을 통해 상기 소오스영역과 상기 데이터라인에 콘택되도록 소오스전극을 형성하는 공정을 포함함을 특징으로 하는 액정표시소자의 제조방법.
  11. 제10항에 있어서, 상기 제1, 제2콘택홀은 상기 드레인 전극과 상기 데이터 라인이 드러날때까지 상기 페시베이션막을 건식식각하는 공정,
    상기 소오스영역과 상기 드레인영역이 드러나도록 상기 층간절연막을 습식식각하는 공정을 포함하여 형성함을 특징으로 하는 액정표시소자의 제조방법.
  12. 제10항에 있어서, 상기 제1, 제2콘택홀은 상기 드레인 전극이나 상기 데이터 라인이 드러날때까지 상기 페시베이션막을 건식식각하는 공정,
    상기 층간절연막을 일정두께 건식식각하는 공정,
    상기 소오스영역과 상기 드레인영역이 드러나도록 상기 남은 층간절연막을 습식식각하는 공정을 더 포함하여 형성함을 특징으로 하는 액정표시소자의 제조방법.
  13. 제10항에 있어서, 상기 제1, 제2콘택홀은 상기 드레인 전극이나 상기 데이터 라인이 드러날때까지 상기 페시베이션막을 건식식각하는 공정,
    상기 소오스영역과 상기 드레인영역이 드러나도록 상기 층간절연막을 건식식각하는 공정을 더 포함하여 형성함을 특징으로 하는 액정표시소자의 제조방법.
  14. 제10항에 있어서, 상기 드레인 전극과 상기 데이터 라인은 경사식각하여 제1, 제2홀 가장자리가 경사를 이루도록 함을 특징으로 하는 액정표시소자의 제조방법.
  15. 제10항에 있어서, 상기 화소전극과 상기 드레인전극은 ITO(Indium Thin Oxide)나 AlNd를 사용하여 형성함을 특징으로 하는 액정표시소자의 제조방법.
  16. 제10항에 있어서, 상기 화소전극은 상기 데이터라인과 상기 게이트전극의 가장자리에 오버랩되도록 형성하는 것을 포함함을 특징으로 하는 액정표시소자의 제조방법.
  17. 삭제
  18. 제10항에 있어서, 상기 게이트전극은 일측의 돌출된 부분과 일방향을 갖는 일부에서 상기 활성층을 가로지르는 것을 특징으로 하는 액정표시소자의 제조방법.
  19. 제10항에 있어서, 상기 게이트전극을 형성함과 동시에 상기 게이트전극과 동일층상에 상기 게이트전극과 격리되며,
    이웃하는 픽셀영역에 형성된 상기 활성층 상부를 가로지르도록 일방향을 갖는 스토리지 라인을 형성하는 공정을 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
  20. 제10항에 있어서, 상기 절연기판과 상기 활성층상에 버퍼층을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR10-2002-0021580A 2002-04-19 2002-04-19 액정표시소자 및 그 제조방법 KR100525437B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0021580A KR100525437B1 (ko) 2002-04-19 2002-04-19 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0021580A KR100525437B1 (ko) 2002-04-19 2002-04-19 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030083152A KR20030083152A (ko) 2003-10-30
KR100525437B1 true KR100525437B1 (ko) 2005-11-02

Family

ID=32379715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0021580A KR100525437B1 (ko) 2002-04-19 2002-04-19 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100525437B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328041A (ja) * 1995-05-30 1996-12-13 Xerox Corp 活性マトリックス液晶装置を製造する方法
KR20010038387A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR20010046328A (ko) * 1999-11-11 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010054739A (ko) * 1999-12-08 2001-07-02 김순택 박막 트랜지스터의 제조 방법
KR20010079729A (ko) * 1998-09-04 2001-08-22 모리시타 요이찌 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328041A (ja) * 1995-05-30 1996-12-13 Xerox Corp 活性マトリックス液晶装置を製造する方法
KR20010079729A (ko) * 1998-09-04 2001-08-22 모리시타 요이찌 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법
KR20010038387A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR20010046328A (ko) * 1999-11-11 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010054739A (ko) * 1999-12-08 2001-07-02 김순택 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR20030083152A (ko) 2003-10-30

Similar Documents

Publication Publication Date Title
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20130003399A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2006184853A (ja) 表示装置及びその製造方法
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
US20090147165A1 (en) Display panel and method of manufacturing the same
KR20000075031A (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US7482208B2 (en) Thin film transistor array panel and method of manufacturing the same
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US6534246B2 (en) Method of fabricating liquid crystal display device having shorting bars
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR100493382B1 (ko) 액정표시장치의 제조방법
US20050062043A1 (en) Polysilicon thin film transistor device and method of fabricating the same
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR20060109638A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100525437B1 (ko) 액정표시소자 및 그 제조방법
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
KR100272588B1 (ko) 액정표시장치 및 그 제조방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20040045113A (ko) 액정표시장치 및 그 제조 방법
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
JPS62169125A (ja) 液晶表示パネルの製造方法
KR19980072230A (ko) 박막트랜지스터 제조방법
KR20030058614A (ko) 액정표시장치의 제조방법
JP3059522U (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 14