KR20030058614A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20030058614A
KR20030058614A KR1020010089128A KR20010089128A KR20030058614A KR 20030058614 A KR20030058614 A KR 20030058614A KR 1020010089128 A KR1020010089128 A KR 1020010089128A KR 20010089128 A KR20010089128 A KR 20010089128A KR 20030058614 A KR20030058614 A KR 20030058614A
Authority
KR
South Korea
Prior art keywords
layer
photoresist pattern
mask
film pattern
photosensitive film
Prior art date
Application number
KR1020010089128A
Other languages
English (en)
Other versions
KR100837884B1 (ko
Inventor
김인교
조향미
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010089128A priority Critical patent/KR100837884B1/ko
Publication of KR20030058614A publication Critical patent/KR20030058614A/ko
Application granted granted Critical
Publication of KR100837884B1 publication Critical patent/KR100837884B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 포토마스크 수를 절감할 수 있는 액정표시장치의 제조방법에 관해 개시한다.
개시된 본 발명의 액정표시장치의 제조방법은 글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 감광막 패턴을 차례로 형성하는 단계와, 제 1감광막 패턴을 마스크로 하고 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와, 제 1감광막 패턴을 제거하는 단계와, 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와, 제 2감광막 패턴을 마스크로 하고 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와, 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,제 3감광막 패턴을 마스크로 하고 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와, 제 3감광막 패턴을 제거하는 단계와, 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와, 제 4감광막 패턴을 마스크로 하고 활성화층 및 보호막을 제거하는 단계와, 제 4감광막 패턴을 제거하는 단계를 포함한다.

Description

액정표시장치의 제조방법{method for fabricating Liquid Crystal Display device}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 포토마스크 수를 절감할 수 있는 액정표시장치의 제조방법에 관한 것이다.
일반적으로 알려진 바와 같이, 액정표시장치(Liquid Crystal Display: 이하,LCD라 칭한다)는 경량, 박형, 및 저소비전력등의 특성을 갖기 때문에 음극선관(CRT: Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오기기등에 사용되고 있다. 특히, 박막 트랜지스터(Thin Film Transister: 이하, TFT라 칭한다)가 구비된 TFT-LCD는 응답특성이 우수하고 고화소수에 적합하기 때문에 고화질 및 대형표시장치를 실현할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 액정표시장치의 평면도이다.
종래 기술에 따른 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 구조는, 도 1에 도시된 바와 같이, 글라스기판(glass substrate)(100) 상에 게이트라인(gate line)(110)과 데이타라인(data line)(120)이 서로 수직한 방향으로 교차되도록 배열되며, 상기 게이트라인(110)과 데이타라인(120)이 교차되는 부분에 박막 트랜지스터가 형성된다.
상기 박막트랜지스터는 상기 게이트라인(110)의 일측에 돌출된 형상을 가진 게이트전극(102)과, 상기 게이트전극(102) 양측에 소오스/드레인전극(107)(108)을 포함한다.
상기 게이트라인(110)과 데이타라인(120) 사이의 화소영역(미도시)에 적층형 커패시터(미도시)를 갖도록 화소전극(114)이 배열된다. 여기에서, 상기 게이트라인(110)과 게이트전극(102)상에는 데이타 라인(120)과의 절연을 위한 게이트절연막(미도시)이 배열된다.
도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도이다.
상기 구조를 가진 종래 기술에 따른 액정표시장치의 제조방법은, 도 2a에 도시된 바와 같이, 글라스기판(100) 상에 제 1금속막을 증착한 후, 상기 제 1금속막 상에 감광막을 도포하고 노광 및 현상하여 게이트 전극 형성영역이 정의된 제 1감광막 패턴(120)을 형성한다. 이어, 상기 제 1감광막 패턴(120)을 마스크로 하고 상기 금속막을 제거하여 게이트전극(102)을 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 제 1감광막 패턴을 제거하고 나서, 상기 게이트 전극(102)을 포함한 기판 상에 불순물이 도핑되지 않은 비정질실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착하고, 상기 불순물이 도핑된 비정질 실리콘층 상에 반도체층 형성영역이 정의된 제 2감광막 패턴(122)을 형성한다.
이어, 상기 제 2감광막 패턴(122)을 마스크로 하고 상기 불순물이 도핑되지 않은 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 식각하여 반도체층(106)을 형성한다. 이때, 상기 잔류된 불순물이 도핑된 비정질 실리콘층은 오믹콘택층이 된다. 또한, 상기 게이트전극(102)과 반도체층(106) 사이에는 게이트 절연막(104)이 개재된다.
그 다음, 도 2c에 도시된 바와 같이, 상기 제 2감광막 패턴을 제거한다. 이 후, 상기 반도체층(106)을 포함한 기판 상에 제 2금속막을 증착한 후, 상기 제 2금속막 상에 소오스/드레인 형성영역이 정의된 제 3감광막 패턴(124)을 형성한다. 이어, 상기 제 3감광막 패턴(124)을 마스크로 하고 상기 제 2금속막을 제거하여 소오스/드레인 전극(107)(108)을 형성한다.
그 다음, 도 2d에 도시된 바와 같이, 상기 제 3감광막 패턴을 제거한다.
이 후, 상기 소오스/드레인 전극(107)(108)을 포함한 기판 상에 실리콘 산화막 등을 이용하여 보호막(110)을 증착한 후, 상기 보호막(110) 상에 드레인 전극(108)과대응된 일부분을 노출시키는 제 4감광막 패턴(126)을 형성한다.
이어, 상기 제 4감광막 패턴(126)을 마스크로 하고 상기 보호막(110)을 식각하여 콘택홀(112)을 형성한다.
그 다음, 도 2e에 되시된 바와 같이, 상기 제 4감광막 패턴을 제거한다. 이 후, 상기 보호막(110) 상에 콘택홀(112)을 덮도록 ITO(Indium Tin Oxide) 등의 투명도전막을 형성한 후, 상기 투명도전막 상에 화소영역이 정의된 제 5감광막 패턴(128)을 형성한다. 이어, 상기 제 5감광막 패턴을 마스크로 하고 상기 투명도전막을 식각하여 화소전극(114)을 형성한다. 그 다음, 제 5감광막 패턴을 제거한다.
그러나, 종래 기술에 따른 액정표시장치의 제조방법에서는 마스크 형성을 위한 포토 공정이 5회 실시됨으로써, 제조 공정이 복잡해지고 공정 시간 및 공정 비용이 상승하는 등 생산성이 저하된 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 포토 공정 수를 절감하여 생산성을 향상시킬 수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 액정표시장치의 평면도.
도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도.
도 3은 본 발명에 따른 액정표시장치의 평면도.
도 4a 내지 도 4d는 도 3의 Ⅲ-Ⅳ선을 따라 절단한 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 글라스기판 202. 게이트
204. 게이트 절연막 205. 활성층
211. 화소전극 222, 224, 226. 감광막 패턴
207, 208. 소오스/드레인
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 감광막 패턴을 차례로 형성하는 단계와, 제 1감광막 패턴을 마스크로 하고 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와, 제 1감광막 패턴을 제거하는 단계와, 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와, 제 2감광막 패턴을 마스크로 하고 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와, 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,제 3감광막 패턴을 마스크로 하고 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와, 제 3감광막 패턴을 제거하는 단계와, 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와, 제 4감광막 패턴을 마스크로 하고 활성화층 및 보호막을 제거하는 단계와, 제 4감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 액정표시장치의 평면도이다.
본 발명에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 글라스기판(200) 상에 게이트라인(210)과 데이타라인(220)이 서로 수직한 방향으로 교차되도록 배열되며, 상기 게이트라인(210)과 데이타라인(220)이 교차되는 부분에 박막 트랜지스터가 형성된다.
상기 박막트랜지스터는 상기 게이트라인(210)의 일측에 돌출된 형상을 가진 게이트전극(202)과, 상기 게이트전극(202) 양측에 소오스/드레인전극(207)(208)을 포함한다.
상기 게이트라인(210)과 데이타라인(220) 사이의 화소영역(미도시)에 형성되며, 상기 소오스/드레인 전극(207)(208)을 덮되, 상기 게이트 전극(202)과 일부 중첩되는 화소 전극(205)이 배열된다. 또한, 상기 게이트라인(110)과 게이트전극(102)상에는 데이타 라인(120)과의 절연을 위한 게이트절연막(미도시)이 배열된다.
도 4a 내지 도 4d는 도 3의 Ⅲ-Ⅳ선을 따라 절단한 공정단면도이다.
본 발명에 따른 액정표시장치의 제조방법은, 도 4a에 도시된 바와 같이, 글라스기판(200) 상에 제 1금속막을 증착한 후, 상기 제 1금속막 상에 게이트 전극 형성영역이 정의된 제 1감광막 패턴(222)을 형성한다. 이어서, 상기 제 1감광막 패턴(222)을 마스크로 하고 상기 제 1금속막을 식각하여 게이트 전극(202)을 형성한다.
그 다음, 도 4b에 도시된 바와 같이, 제 1감광막 패턴을 제거한다. 이 후, 상기 게이트 전극(202)을 포함한 기판 상에 산화실리콘을 화학기상증착하여 게이트 절연막(204)을 형성한다.
이어서, 상기 게이트 절연막(204) 상에 불순물이 도핑되지 않은 비정질 실리콘층(a-Si) 및 불순물이 도핑된 비정질 실리콘층(n+ a-Si), 투명도전막 및 제 2금속막을 차례로 형성한 후, 상기 제 2금속막 상에 활성층 및 화소전극 형성영역이정의된 제 2감광막 패턴(224)을 형성한다.
이 후, 상기 제 2감광막 패턴(224)을 마스크로 하고 상기 제 2금속막, 투명도전막, 불순물이 도핑된 비정질 실리콘층(n+ a-Si) 및 불순물이 도핑되지 않은 비정질 실리콘층(a-Si)을 차례로 식각한다.이때, 잔류된 제 2금속막은 화소 전극(211)이 되고, 또한 잔류된 불순물이 도핑된 실리콘층(n+ a-Si) 및 비정질 실리콘층(a-Si)은 각각 오믹콘택층(미도시)과 반도체층(205)이 된다. 또한, 도면부호 212는 잔류된 제 2금속막을 도시한 것이다.
이어서, 상기 제 2감광막 패턴 에싱(ashing)을 진행하여 픽셀쪽을 제거하여, 도 4c에 도시된 바와 같이, 제 3감광막 패턴(223)을 형성한다. 이어서, 상기 제 3감광막 패턴(225)을 마스크로 하고 다시 상기 잔류된 제 2금속층을 식각하여 각각의 소오스/드레인(207)(208)을 형성한다. 그 다음, 도 4d에 도시된 바와 같이, 상기 제 3감광막 패턴을 제거한다.
그런 다음, 상기 소오스/드레인(207)(208)을 포함한 기판 상에 활성화층(210) 및 보호막(미도시)을 증착한 다음, 상기 보호막 상에 화소영역이 정의된 제 4감광막 패턴(226)을 형성한다. 이 후, 상기 제 4감광막 패턴(226)을 마스크로 하고 상기 보호막 및 활성화층을 제거하여 화소영역을 개구시킨다.
이상에서와 같이, 본 발명의 방법에서는 포토 공정이 3회 실시됨에 따라, 제조 공정이 단순화되고 또한, 공정 시간 및 공정 시간 및 공정 비용이 절감된다. 따라서, 제품의 생산성이 향상된 잇점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 감광막 패턴을 차례로 형성하는 단계와,
    상기 제 1감광막 패턴을 마스크로 하고 상기 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와,
    상기 제 1감광막 패턴을 제거하는 단계와,
    상기 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와,
    상기 제 2감광막 패턴을 마스크로 하고, 상기 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와,
    상기 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,
    상기 제 3감광막 패턴을 마스크로 하고, 상기 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와,
    상기 제 3감광막 패턴을 제거하는 단계와,
    상기 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와,
    상기 제 4감광막 패턴을 마스크로 하고 상기 활성화층 및 상기 보호막을 제거하는 단계와,
    상기 제 4감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제 1항에 있어서, 상기 반도체층, 화소 전극 및 상기 소오스/드레인 전극 형성은 동일 화학기상증착 챔버 내에서 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020010089128A 2001-12-31 2001-12-31 액정표시장치의 제조방법 KR100837884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089128A KR100837884B1 (ko) 2001-12-31 2001-12-31 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089128A KR100837884B1 (ko) 2001-12-31 2001-12-31 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20030058614A true KR20030058614A (ko) 2003-07-07
KR100837884B1 KR100837884B1 (ko) 2008-06-12

Family

ID=32216513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089128A KR100837884B1 (ko) 2001-12-31 2001-12-31 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100837884B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006015510A1 (fr) * 2004-08-09 2006-02-16 Quanta Display Inc. Structure des pixels d’un afficheur a cristaux liquides et procede de fabrication de celui-ci
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100865451B1 (ko) * 2006-08-04 2008-10-28 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192234B1 (ko) * 1996-01-15 1999-06-15 구자홍 액정표시장치의 구조 및 제조방법
KR100303348B1 (ko) * 1998-06-26 2002-06-20 박종섭 액정표시소자의 데이터 라인 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
USRE43819E1 (en) 2003-10-11 2012-11-20 Lg Display Co., Ltd. Thin film transistor array substrate and method of fabricating the same
WO2006015510A1 (fr) * 2004-08-09 2006-02-16 Quanta Display Inc. Structure des pixels d’un afficheur a cristaux liquides et procede de fabrication de celui-ci
KR100865451B1 (ko) * 2006-08-04 2008-10-28 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US7916230B2 (en) 2006-08-04 2011-03-29 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island

Also Published As

Publication number Publication date
KR100837884B1 (ko) 2008-06-12

Similar Documents

Publication Publication Date Title
KR20000034859A (ko) 액정표시장치 및 그 제조방법
KR20000004404A (ko) Tft-lcd 제조방법
US11018165B2 (en) Manufacturing method of array substrate and array substrate
KR100640211B1 (ko) 액정표시장치의 제조방법
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
KR100648221B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR20020091695A (ko) 박막트랜지스터 제조방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100707016B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100218578B1 (ko) 액정표시장치의 구조와 그 제조방법
KR20020057032A (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR100852831B1 (ko) 액정표시장치의 어레이 기판 제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 12