JP4644179B2 - 液晶表示装置用アレイ基板及びその製造方法 - Google Patents
液晶表示装置用アレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4644179B2 JP4644179B2 JP2006328649A JP2006328649A JP4644179B2 JP 4644179 B2 JP4644179 B2 JP 4644179B2 JP 2006328649 A JP2006328649 A JP 2006328649A JP 2006328649 A JP2006328649 A JP 2006328649A JP 4644179 B2 JP4644179 B2 JP 4644179B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- gate
- electrode
- transparent metal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 242
- 239000002184 metal Substances 0.000 claims abstract description 242
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 21
- 238000005192 partition Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 254
- 239000010408 film Substances 0.000 description 50
- 230000008569 process Effects 0.000 description 34
- 230000001681 protective effect Effects 0.000 description 13
- 239000007769 metal material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 5
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H3/00—Appliances for aiding patients or disabled persons to walk about
- A61H3/06—Walking aids for blind persons
- A61H3/061—Walking aids for blind persons with electronic detecting or guiding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
- A61H3/00—Appliances for aiding patients or disabled persons to walk about
- A61H3/06—Walking aids for blind persons
- A61H3/066—Installations on the floor, e.g. special surfaces, to guide blind persons
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Pain & Pain Management (AREA)
- Manufacturing & Machinery (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Rehabilitation Therapy (AREA)
- Physical Education & Sports Medicine (AREA)
- Epidemiology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Liquid Crystal (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）に関し、特に、マスク工数を低減して生産性を向上させることができる液晶表示装置用アレイ基板及びその製造方法に関する。
最近、情報化社会が急発展するにつれて、薄型、軽量、低消費電力などの優れた特性を有するフラットパネルディスプレイ（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の必要性が高まっており、その中でも色再現性などに優れた液晶表示装置が盛んに開発されつつある。
一般に、液晶表示装置において、２枚の基板のそれぞれの片面には、電極が形成され、電極が形成されたそれぞれの基板の表面は、対向するように配置されている。液晶表示装置は、２枚の基板の間に液晶物質が注入された後、電極に電圧を印加することで発生される電界による液晶分子の配列方向に応じて変化する光の透過率を制御することにより画像を表示する。
液晶表示装置は、多様な形態で作成することができるが、現在、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、薄膜トランジスタに接続された画素電極とがマトリクス形状に配列されたアクティブマトリクス方式の液晶表示装置（ＡＭ−ＬＣＤ：Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＬＣＤ）が、解像度及び動画の表示能力に優れているとして、最も注目されつつある。
アクティブマトリクス方式の液晶表示装置において、下部のアレイ基板には、画素電極が形成されており、上部のカラーフィルタ基板には、共通電極が形成されている。そして、アレイ基板及びカラーフィルタ基板に電圧を印加することによって、２枚の基板の間に垂直な方向の電界が発生し、液晶分子が駆動される。アクティブマトリクス方式の液晶表示装置は、透過率及び開口率などの特性に優れており、また、上部のカラーフィルタ基板の共通電極が接地として機能するので、静電気による液晶セルの破壊を防止することができる。
ここで、液晶表示装置の上部基板であるカラーフィルタ基板は、画素電極以外の部分から光が漏れる現象を防止するために、ブラックマトリクス（Ｂｌａｃｋ ｍａｔｒｉｘ）をさらに含む。
一方、液晶表示装置の下部基板であるアレイ基板は、薄膜を蒸着する工程と、マスクを利用したフォトリソグラフィーにより、蒸着された薄膜をパターニングする工程とを数回繰り返すことにより形成される。通常、蒸着された薄膜をパターニングする工程においては、５〜６枚のマスクが用いられており、使用されるマスクの枚数が、アレイ基板を製造する工数に対応している。
以下、添付した図面を参照して、従来の液晶表示装置用アレイ基板及びその製造方法について説明する。
図５は、従来の液晶表示装置用アレイ基板を示す平面図であり、図６は、図５に示した液晶表示装置用アレイ基板のＩ−Ｉ´線に沿った矢視断面図である。
図５及び図６に示すように、液晶表示装置用アレイ基板は、透明な絶縁基板１１０と、透明な絶縁基板１１０上に水平方向に形成されたゲート配線１２１と、ゲート配線１２１から延びたゲート電極１２２とを含んでいる。
ゲート配線１２１及びゲート電極１２２上には、ゲート絶縁膜１３０が形成されており、ゲート絶縁膜１３０上には、アクティブ層１４１とオーミックコンタクト層１５１、１５２とが順次形成されている。
そして、複数のゲート配線１２１と直交するデータ配線１６１、それぞれのデータ配線１６１から延びたソース電極１６２、ゲート電極１２２を中心にソース電極１６２と対向しているドレイン電極１６３、及びゲート配線１２１と重なるキャパシタ電極１６５は、オーミックコンタクト層１５１、１５２上に形成されている。
ここで、データ配線１６１、ソース電極１６２、ドレイン電極１６３、及びキャパシタ電極１６５は、保護層１７０で覆われており、保護層１７０は、ドレイン電極１６３及びキャパシタ電極１６５をそれぞれ露出させる第１及び第２コンタクトホール１７１、１７２を有する。
ゲート配線１２１と、ゲート配線１２１に交差するデータ配線１６１とによって画定される保護層１７０上の画素領域には、画素電極１８１が形成されている。画素電極１８１は、第１及び第２コンタクトホール１７１、１７２を介して、それぞれドレイン電極１６２及びキャパシタ電極１６５と電気的に接続されている。
上記の構成を有している液晶表示装置用アレイ基板は、５枚のマスクを利用したフォトリソグラフィー工程により製造することができる。しかしながら、フォトリソグラフィー工程は、基板の洗浄、感光膜の塗布、露光された感光膜の現像、並びに感光膜のない箇所で露出した層のエッチングなど、複数の工程を伴っており、マスクの枚数が多くなると、製造時間が長くなるという問題点があった。
したがって、フォトリソグラフィー工程を一回省略するだけでも、全体の製造時間がかなり短縮されて、総製造費を減少させることができる。また、不良発生率が少なくなる。そのため、使用するマスクの枚数を減らしてアレイ基板を製造することが好ましい。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、液晶表示装置において、３枚のマスクで液晶表示装置用アレイ基板を製造することにより、全体的な製造工程を簡略化するとともに、マスクの使用枚数を低減することができる液晶表示装置用アレイ基板及びその製造方法を提供することにある。
また、本発明の他の目的は、液晶表示装置において、ドレイン電極と画素電極とを接続するために透明電極物質をパターニングする際に、ウェットエッチングの方向に沿って透明電極物質が持ち上がる現象の発生を防止することができる液晶表示装置用アレイ基板及びその製造方法を提供することにある。
そして、本発明の更に他の目的は、共通電極と画素電極とがアレイ基板上に共に形成され、製造工程が簡単なＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置用アレイ基板及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明に係る液晶表示装置用アレイ基板は、基板上に形成されたゲート配線、及びゲート配線から延びたゲート電極と、ゲート配線と交差し、ゲート絶縁膜、半導体層及びデータ金属層からなるデータ配線と、ゲート配線とデータ配線との交差箇所に画定された画素に、第１透明金属層で形成された画素電極と、データ配線から延びたソース電極、及びソース電極から所定間隔を隔てて設けられたドレイン電極と、データ配線、ソース電極、ドレイン電極及びゲート配線上に形成され、ドレイン電極と画素電極とを接続するとともに、ゲート配線上において所定の切断部を有する第２透明金属層のパターンと、画素電極とドレイン電極とを連結する第２透明金属層に隣接して形成された隔壁とを備え、ゲート配線及びゲート電極は、第１透明金属層、第１ゲート金属層及び第２ゲート金属層が基板上に順次蒸着されて形成され、第１透明金属層、第１ゲート金属層及び第２ゲート金属層は、１つのマスクを用いて形成されるものである。
また、上記の目的を達成すべく、本発明に係る液晶表示装置用アレイ基板の製造方法は、第１マスクを用いて、基板上の一方向に第１透明金属層、第１ゲート金属層及び第２ゲート金属層が積層されたゲート配線と、ゲート配線から延びたゲート電極と、第１透明金属層からなる画素電極とを形成するステップと、基板上にゲート絶縁膜、半導体層及びデータ金属層を蒸着するステップと、第２マスクを用いて、ゲート絶縁膜、半導体層及びデータ金属層をパターニングして、ゲート配線と交差するデータ配線と、データ配線から延び、ゲート電極の上部で互いに接続されたソース電極及びドレイン電極とを形成し、隔壁を形成するステップと、基板上に第２透明金属層を形成するステップと、第３マスクを用いて、第２透明金属層をパターニングして、データ配線、ソース電極、ドレイン電極及び一部の画素電極上に第２透明金属層のパターンを形成するステップと、第２透明金属層のパターンをマスクとして、データ金属層をエッチングすることにより、ソース電極とドレイン電極との間の半導体層を露出するステップとを含み、隔壁は、画素電極とドレイン電極とを連結する第２透明金属層のパターンに隣接して形成され、ゲート絶縁膜及び半導体層が積層されて形成されるものである。
また、上記の目的を達成すべく、本発明に係る液晶表示装置用アレイ基板は、基板上に形成されたゲート配線、及びゲート配線から延びたゲート電極と、ゲート配線と平行に形成された共通配線、及び共通配線から分岐した複数の共通電極と、ゲート配線と交差し、ゲート絶縁膜及び半導体層の積層パターン上にデータ金属層で形成されたデータ配線と、ゲート配線とデータ配線との交差箇所に画定された画素に、共通電極と交互に、かつ第１透明金属層で形成された複数の画素電極と、データ配線から延びたソース電極、及びチャネルを露出するようにソース電極から所定間隔を隔てて設けられたドレイン電極と、データ配線、ソース電極及びドレイン電極上に形成され、ドレイン電極と複数の画素電極とを接続する第２透明金属層と、画素電極とドレイン電極とを連結する第２透明金属層に隣接して形成された隔壁と、を備え、ゲート配線及び共通配線は、第１透明金属層、第１ゲート金属層及び第２ゲート金属層が基板上に順次蒸着されて形成され、第１透明金属層、第１ゲート金属層及び第２ゲート金属層は、１つのマスクを用いて形成されるのである。
本発明の液晶表示装置用アレイ基板及びその製造方法によれば、液晶表示装置において、３枚のマスクで液晶表示装置用アレイ基板を製造することができるので、製造工程を簡略化し、マスクの枚数を低減することによって、製造収率を向上させるだけでなく、製造費用を最大限に低減することができる。
また、本発明の液晶表示装置用アレイ基板及びその製造方法によれば、液晶表示装置において、ドレイン電極と画素電極とを接続するために透明電極物質をパターニングする際に、ウェットエッチングの方向に沿って透明電極物質が持ち上がる現象が発生することを防止することができるので、画素不良を防止して製品に対する信頼性を向上させることができる。
そして、本発明の液晶表示装置用アレイ基板及びその製造方法によれば、共通電極と画素電極とがアレイ基板上に共に形成されるＩＰＳ方式の液晶表示装置用アレイ基板に適用されることにより、製造工程を簡略化するとともに、製造費用を低減することができる。
以下、添付した図面を参照して、本発明に係る液晶表示装置用アレイ基板について詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る液晶表示装置用アレイ基板を示す平面図であり、図２は、図１に示した液晶表示装置用アレイ基板のＩＩ−ＩＩ´線及びＩＩＩ−ＩＩＩ´線に沿った矢視断面図である。
図１は、本発明の実施の形態１に係る液晶表示装置用アレイ基板を示す平面図であり、図２は、図１に示した液晶表示装置用アレイ基板のＩＩ−ＩＩ´線及びＩＩＩ−ＩＩＩ´線に沿った矢視断面図である。
図１及び図２に示すように、液晶表示装置用アレイ基板は、透明な絶縁基板２１０と、透明な絶縁基板２１０上に水平方向に形成されたゲート配線２２１と、ゲート配線２２１から延びたゲート電極２２２とを含んでいる。
そして、ゲート配線２２１が形成された層に画素電極２８１が形成されている。
そして、ゲート配線２２１が形成された層に画素電極２８１が形成されている。
ここで、ゲート配線２２１及びゲート電極２２２は、第１透明金属層２８１ａ上に第１ゲート金属層２２２ａ及び第２ゲート金属層２２２ｂがそれぞれ積層されて形成される。
ゲート配線２２１及びゲート電極２２２は、配線抵抗を低減するための低抵抗の金属物質と、低抵抗の金属物質を保護するためのバリア金属物質とを含む２重または３重の配線構造により構成されてもよい。
ゲート配線２２１及びゲート電極２２２は、配線抵抗を低減するための低抵抗の金属物質と、低抵抗の金属物質を保護するためのバリア金属物質とを含む２重または３重の配線構造により構成されてもよい。
ここで、ゲート配線２２１及びゲート電極２２２は、第１ゲート金属層２２２ａと第２ゲート金属層２２２ｂとが積層された構造を有しており、第１、２ゲート金属層２２２ａ、２２２ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、ネオジムアルミニウム（ＡｌＮｄ：Ａｌｕｍｉｎｕｍ Ｎｅｏｄｙｍｉｕｍ）などのアルミニウム合金、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びモリブデンタングステン（ＭｏＷ）などからなるグループから選択された金属物質で形成される。例えば、第１ゲート金属層２２２ａは、低抵抗の金属物質としてアルミニウム合金であるネオジムアルミニウム（ＡｌＮｄ）などを使用し、第２ゲート金属層２２２ｂは、バリア金属物質としてモリブデン（Ｍｏ）などを使用してもよい。
そして、画素電極２８１は、第１透明金属層２８１ａと同じ透明な導電性物質で形成される。
第１透明金属層２８１ａは、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、または酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のように、光の透過率が比較的優れた透明な導電性物質を使用して形成されてもよい。
第１透明金属層２８１ａは、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、または酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のように、光の透過率が比較的優れた透明な導電性物質を使用して形成されてもよい。
また、ゲート配線２２１から延びてゲートパッド２７７が形成される。
ゲートパッド２７７は、第１透明金属層２８１ａ上に積層構造を有するゲート金属層２２２が形成されてなる。ゲートパッド２７７は、島形状に形成され、第１半導体層２４１及び第２半導体層２４３とデータ金属層２６０とが、ゲート絶縁膜２３０を挟んでゲートパッド２７７上に積層されている。そして、第１、２半導体層２４１、２４３及びデータ金属層２６０には、第１ゲート金属層２２２ａを露出させるゲートパッドコンタクトホール２５３が形成されている。
ゲートパッド２７７は、第１透明金属層２８１ａ上に積層構造を有するゲート金属層２２２が形成されてなる。ゲートパッド２７７は、島形状に形成され、第１半導体層２４１及び第２半導体層２４３とデータ金属層２６０とが、ゲート絶縁膜２３０を挟んでゲートパッド２７７上に積層されている。そして、第１、２半導体層２４１、２４３及びデータ金属層２６０には、第１ゲート金属層２２２ａを露出させるゲートパッドコンタクトホール２５３が形成されている。
第１、２半導体層２４１、２４３及びデータ金属層２６０は、ゲートパッドコンタクトホール２５３を介してゲートパッド２７７と接触するゲートパッドの上部電極２９７と接触している。
ここで、非晶質シリコン（ａ−ｓｉ）層からなる第１半導体層２４１と、不純物イオンが注入された第２半導体層２４３とが順次積層されて半導体層２４０が形成されている。
ここで、非晶質シリコン（ａ−ｓｉ）層からなる第１半導体層２４１と、不純物イオンが注入された第２半導体層２４３とが順次積層されて半導体層２４０が形成されている。
絶縁基板２１０上には、ゲート配線２２１と交差して画素領域Ｐを画定するデータ配線２６１が形成されている。データ配線２６１から延びたソース電極２６２と、ドレイン電極２６３とは、ゲート電極２２２を挟んで対向している。
ソース電極２６２とドレイン電極２６３との間の第２半導体層２４３は除去され、第１半導体層２４１が露出されてチャネルを形成している。また、チャネル上には、第１半導体層２４１がプラズマ処理されて、チャネル保護膜２４４が形成されている。
第１半導体層２４１は、非晶質シリコン（ａ−ｓｉ）層からなっており、第２半導体層２４３は、不純物イオンが注入されたシリコン層からなる。
ソース電極２６２とドレイン電極２６３との間の第２半導体層２４３は除去され、第１半導体層２４１が露出されてチャネルを形成している。また、チャネル上には、第１半導体層２４１がプラズマ処理されて、チャネル保護膜２４４が形成されている。
第１半導体層２４１は、非晶質シリコン（ａ−ｓｉ）層からなっており、第２半導体層２４３は、不純物イオンが注入されたシリコン層からなる。
そして、キャパシタの上部電極２６５は、ゲート絶縁膜２３０を挟んで、ゲート配線２２１に設けられたキャパシタの下部電極２５５と重なって形成される。
このように、キャパシタの上部電極２６５と、ゲート配線２２１の延びた領域からなるキャパシタの下部電極２５５と、キャパシタの上部電極２６５および下部電極２５５の間のゲート絶縁膜２３０とによりストレージキャパシタＣｓｔが形成される。すなわち、互いに異なる電圧が印加されるキャパシタの上部電極２６５とキャパシタの下部電極２５５との間に、誘電体であるゲート絶縁膜２３０を挿入することにより、ストレージキャパシタＣｓｔが形成される。
このように、キャパシタの上部電極２６５と、ゲート配線２２１の延びた領域からなるキャパシタの下部電極２５５と、キャパシタの上部電極２６５および下部電極２５５の間のゲート絶縁膜２３０とによりストレージキャパシタＣｓｔが形成される。すなわち、互いに異なる電圧が印加されるキャパシタの上部電極２６５とキャパシタの下部電極２５５との間に、誘電体であるゲート絶縁膜２３０を挿入することにより、ストレージキャパシタＣｓｔが形成される。
データ配線２６１は、所定の方向に延びて、絶縁基板２１０の端部にデータパッド２７８を形成し、データパッド２７８上には、データパッドの上部電極２９８が形成されている。
ここで、データ配線２６１、データパッド２７８及びキャパシタの上部電極２６５は、絶縁基板２１０上にゲート絶縁膜２３０、第１半導体層２４１、第２半導体層２４３、及びデータ金属層２６０が順次積層されて形成される。
ここで、データ配線２６１、データパッド２７８及びキャパシタの上部電極２６５は、絶縁基板２１０上にゲート絶縁膜２３０、第１半導体層２４１、第２半導体層２４３、及びデータ金属層２６０が順次積層されて形成される。
データ金属層２６０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ネオジムアルミニウム（ＡｌＮｄ：Ａｌｕｍｉｎｕｍ Ｎｅｏｄｙｍｉｕｍ）などのアルミニウム合金、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びモリブデンタングステン（ＭｏＷ）などからなるグループから選択された金属物質で形成されてもよい。
このとき、第１ゲート金属層２２２ａとデータ金属層２６０とは、互いにエッチング特性が異なる金属を選択することが好ましい。
このとき、第１ゲート金属層２２２ａとデータ金属層２６０とは、互いにエッチング特性が異なる金属を選択することが好ましい。
一方、データ配線２６１上には、第２透明金属層２９１が形成されており、第２透明金属層２９１は、ソース電極２６２上に延びて形成されている。第２透明金属層２９１は、ソース電極２６２と対向するドレイン電極２６３上にも形成され、ドレイン電極２６３上の第２透明金属層２９１は、ソース電極２６２上の第２透明金属層２９１から所定の間隔を隔てて設けられている。
第２透明金属層２９１は、酸化インジウムスズ（ＩＴＯ）、または酸化インジウム亜鉛（ＩＺＯ）のように、光の透過率が比較的優れた透明な導電性物質を使用して形成されてもよい。
第２透明金属層２９１は、酸化インジウムスズ（ＩＴＯ）、または酸化インジウム亜鉛（ＩＺＯ）のように、光の透過率が比較的優れた透明な導電性物質を使用して形成されてもよい。
ドレイン電極２６３上に形成されている第２透明金属層２９１は、ドレイン電極２６３から画素電極２８１までさらに延びて形成され、これにより、ドレイン電極２６３と画素電極２８１とは、互いに接続される。
また、第２透明金属層２９１は、データ配線２６１、ソース電極２６２、及びドレイン電極２６３と直接接触するように形成される。
ここで、第２透明金属層２９１は、ゲート配線２２１上に形成され、ゲート配線２２１と直接接触するように形成されてもよい。
また、第２透明金属層２９１は、データ配線２６１、ソース電極２６２、及びドレイン電極２６３と直接接触するように形成される。
ここで、第２透明金属層２９１は、ゲート配線２２１上に形成され、ゲート配線２２１と直接接触するように形成されてもよい。
ゲート配線２２１上に形成された第２透明金属層２９１がデータ配線２６１上に形成された第２透明金属層２９１と接触するのを防止するために、ゲート配線２２１とデータ配線２６１との交差箇所において、ゲート配線２２１上の第２透明金属層２９１の一部が切り取られて切断部が形成されている。
そのため、切断部を介してゲート配線２２１の第１ゲート金属層２２２ａが部分的に露出される。
そのため、切断部を介してゲート配線２２１の第１ゲート金属層２２２ａが部分的に露出される。
一方、ゲート配線２２１及びデータ配線２６１上の第２透明金属層２９１をパターニングするためのマスクのミスアライメント（ｍｉｓａｌｉｇｎ）が発生すると、ショートが発生する恐れがある。したがって、ショートを防止するために、データ配線２６１からゲート配線２２１の両側に所定領域を突出させることにより、第１半導体層２４１を部分的に露出させてもよい。
また、データ配線２６１からゲート配線２２１の両側に所定領域を突出させる方法だけでなく、データ配線２６１上の第２透明金属層２９１は、データ配線２６１とゲート配線２２１との交差箇所において、交差箇所以外のデータ配線２６１上の第２透明金属層２９１の幅よりも狭い幅を有するように形成されてもよい。これにより、第１半導体層２４１を部分的に露出させて、ゲート配線２２１とデータ配線２６１とのショートを防止することができる。
第２透明金属層２９１は、ゲート配線２２１から延びたゲートパッド２７７上にも形成され、上述のように、ゲートパッドの上部電極２９７を形成する。
そして、第２透明金属層２９１は、データ配線２６１から延びたデータパッド２７８上にも形成され、上述のように、データパッドの上部電極２９８を形成する。
また、第２透明金属層２９１は、キャパシタの上部電極２６５上にも形成される。キャパシタの上部電極２６５上の第２透明金属層２９１は、画素電極２８１と接触して、画素電極２８１からの信号を受信できるように画素電極２８１に向けて延びている。
そして、第２透明金属層２９１は、データ配線２６１から延びたデータパッド２７８上にも形成され、上述のように、データパッドの上部電極２９８を形成する。
また、第２透明金属層２９１は、キャパシタの上部電極２６５上にも形成される。キャパシタの上部電極２６５上の第２透明金属層２９１は、画素電極２８１と接触して、画素電極２８１からの信号を受信できるように画素電極２８１に向けて延びている。
そして、ドレイン電極２６３と画素電極２８１とが電気的に接続されるように、ドレイン電極２６３から画素電極２８１に延びて形成された第２透明金属層２９１の周辺には、隔壁２９３が形成されている。
隔壁２９３は、ゲート絶縁膜２３０と第１半導体層２４１とが積層されて形成されてもよい。
隔壁２９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成できる。
また、隔壁２９３は、尖った角または丸い角を有していてもよい。
隔壁２９３は、ゲート絶縁膜２３０と第１半導体層２４１とが積層されて形成されてもよい。
隔壁２９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成できる。
また、隔壁２９３は、尖った角または丸い角を有していてもよい。
隔壁２９３は、第２透明金属層２９１のパターニング時に、ウェットエッチング工程において、第２透明金属層２９１が持ち上がることによって発生する不良を防止するためのものである。
したがって、隔壁２９３は、画素電極２８１上の第２透明金属層２９１の隅がエッチング溶液により持ち上がることを防止できるように、第２透明金属層２９１に隣接して形成される。
したがって、隔壁２９３は、画素電極２８１上の第２透明金属層２９１の隅がエッチング溶液により持ち上がることを防止できるように、第２透明金属層２９１に隣接して形成される。
以下、添付した図面を参照して、本発明の実施の形態１に係る液晶表示装置用アレイ基板の製造方法について詳細に説明する。
図３Ａ〜図３Ｅは、本発明の実施の形態１に係る液晶表示装置用アレイ基板の製造過程を示す説明図であって、図１のＩＩ−ＩＩ´線及びＩＩＩ−ＩＩＩ´線に沿った矢視断面に該当する部分をそれぞれ示している。
図３Ａ〜図３Ｅは、本発明の実施の形態１に係る液晶表示装置用アレイ基板の製造過程を示す説明図であって、図１のＩＩ−ＩＩ´線及びＩＩＩ−ＩＩＩ´線に沿った矢視断面に該当する部分をそれぞれ示している。
図３Ａに示すように、第１マスク工程を利用して絶縁基板２１０上に、透明な導電性物質で構成された第１透明金属層２８１ａと、第１ゲート金属層２２２ａと、第２ゲート金属層２２２ｂとが順次積層される。
その後、第１透明金属層２８１ａ及び第１、２ゲート金属層２２２ａ、２２２ｂをパターニングして、第１透明金属層２８１ａと、第１、２ゲート金属層２２２ａ、２２２ｂとが順次積層されたゲート配線２２１及びゲート電極２２２を形成する。
また、絶縁基板２１０上の所定の部分に形成された第１、２ゲート金属層２２２ａ、２２２ｂは除去されて、透明な導電性物質からなる画素電極２８１が形成される。
その後、第１透明金属層２８１ａ及び第１、２ゲート金属層２２２ａ、２２２ｂをパターニングして、第１透明金属層２８１ａと、第１、２ゲート金属層２２２ａ、２２２ｂとが順次積層されたゲート配線２２１及びゲート電極２２２を形成する。
また、絶縁基板２１０上の所定の部分に形成された第１、２ゲート金属層２２２ａ、２２２ｂは除去されて、透明な導電性物質からなる画素電極２８１が形成される。
透明な導電性物質からなる画素電極２８１は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、及び酸化インジウムスズ亜鉛（ＩＴＺＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）などからなるグループから選択された何れか１つの物質で形成されてもよい。
また、第１、２ゲート金属層２２２ａ、２２２ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、ネオジムアルミニウム（ＡｌＮｄ）などのアルミニウム合金、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びモリブデンタングステン（ＭｏＷ）などからなるグループから選択された金属物質を連続的に蒸着して形成される。
また、第１、２ゲート金属層２２２ａ、２２２ｂは、銅（Ｃｕ）、アルミニウム（Ａｌ）、ネオジムアルミニウム（ＡｌＮｄ）などのアルミニウム合金、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、及びモリブデンタングステン（ＭｏＷ）などからなるグループから選択された金属物質を連続的に蒸着して形成される。
第１ゲート金属層２２２ａは、上述の例に挙げた金属物質から、例えばアルミニウム合金などの低抵抗の金属物質を選択して形成されてもよい。
また、第２ゲート金属層２２２ｂは、例えばモリブデン（Ｍｏ）などのように、第１ゲート金属層２２２ａを保護することができるバリア金属物質を選択して形成されてもよい。
また、第２ゲート金属層２２２ｂは、例えばモリブデン（Ｍｏ）などのように、第１ゲート金属層２２２ａを保護することができるバリア金属物質を選択して形成されてもよい。
第１マスク工程は、図示していないが、詳細に説明すれば次の通りである。
まず、第１マスク工程は、回折マスクまたはハーフトーンマスクを使用して実行される。第１透明金属層２８１ａと、第１、２ゲート金属層２２２ａ、２２２ｂとが順次積層された絶縁基板２１０上に第１フォトレジスト膜を形成した後、回折マスクまたはハーフトーンマスクが絶縁基板２１０の上部に配置される。
まず、第１マスク工程は、回折マスクまたはハーフトーンマスクを使用して実行される。第１透明金属層２８１ａと、第１、２ゲート金属層２２２ａ、２２２ｂとが順次積層された絶縁基板２１０上に第１フォトレジスト膜を形成した後、回折マスクまたはハーフトーンマスクが絶縁基板２１０の上部に配置される。
ハーフトーンマスクは、光を完全に透過させる透過領域、光を完全に遮断する遮断領域、及び光を部分的に透過させる半透過領域を含んでいる。また、回折マスクは、半透過領域の代わりに、回折格子を通過時に発生する光の回折の原理を利用して、光を部分的に透過させる回折領域を含んでいる。
したがって、回折マスクまたはハーフトーンマスクを利用して、第１フォトレジスト膜を露光及び現像することにより、段差を有する第１フォトレジストパターンが形成される。
したがって、回折マスクまたはハーフトーンマスクを利用して、第１フォトレジスト膜を露光及び現像することにより、段差を有する第１フォトレジストパターンが形成される。
第１フォトレジストパターンをマスクとして利用したエッチング工程によって、第１透明金属層２８１ａと第１、２ゲート金属層２２２ａ、２２２ｂとをパターニングすることにより、図３Ａに示すように、第１透明金属層２８１ａと第１、２ゲート金属層２２２ａ、２２２ｂとが積層されたゲート配線２２１と、ゲート電極２２２と、ゲートパッド２７７と、第１、２ゲート金属層２２２ａ、２２２ｂが除去されて第１透明金属層２８１ａから構成される画素電極２８１とが形成される。
このとき、ゲート配線２２１の一部は、キャパシタの下部電極２５５を形成する。
このとき、ゲート配線２２１の一部は、キャパシタの下部電極２５５を形成する。
次に、図３Ｂに示すように、ゲート配線２２１及び画素電極２８１が形成された絶縁基板２１０上に、ゲート絶縁膜２３０、第１半導体層２４１、第２半導体層２４３、及びデータ金属層２６０が順次形成される。
ここで、第１半導体層２４１は、非晶質シリコン層からなる半導体層であり、第２半導体層２４３は、不純物イオンが注入されたシリコン層からなる半導体層である。
ここで、第１半導体層２４１は、非晶質シリコン層からなる半導体層であり、第２半導体層２４３は、不純物イオンが注入されたシリコン層からなる半導体層である。
続いて、図３Ｃに示すように、第２マスク工程を利用して、第１、２半導体層２４１、２４３と、データ金属層２６０とがパターニングされる。
このとき、ゲート絶縁膜２３０、半導体層２４０、データ金属層２６０が形成された絶縁基板２１０上に第２フォトレジストパターンが形成される。
このとき、ゲート絶縁膜２３０、半導体層２４０、データ金属層２６０が形成された絶縁基板２１０上に第２フォトレジストパターンが形成される。
第２フォトレジストパターンを利用してゲート絶縁膜２３０、第１、２半導体層２４１、２４３、及びデータ金属層２６０をパターニングすることにより、ゲート配線２２１に交差するデータ配線２６１と、データ配線２６１から延びたソース電極２６２及びドレイン電極（互いに離隔されていない）２６３と、一部のゲート配線２２１及び画素電極２８１の上部に形成されたキャパシタの上部電極２６５と、データ配線２６１の端部に形成されるデータパッド２７８と、ゲートパッドコンタクトホール２５３とが形成される。
ここで、第２フォトレジストパターンを利用してゲート絶縁膜２３０、第１、２半導体層２４１、２４３、及びデータ金属層２６０をパターニングすることにより、島形状に形成され、ゲートパッド２７７の一部を露出させるゲートパッドコンタクトホール２５３が形成される。
ここで、第２フォトレジストパターンを利用してゲート絶縁膜２３０、第１、２半導体層２４１、２４３、及びデータ金属層２６０をパターニングすることにより、島形状に形成され、ゲートパッド２７７の一部を露出させるゲートパッドコンタクトホール２５３が形成される。
データ配線２６１は、ゲート配線２２１との交差箇所からゲート配線２２１の両側に突出される所定領域を有してもよい。
これにより、後に形成される第２透明金属層をパターニングする際に、マスクのミスアライメントによるショートを防止することができる。
これにより、後に形成される第２透明金属層をパターニングする際に、マスクのミスアライメントによるショートを防止することができる。
そして、画素電極２８１上の薄膜トランジスタ領域の近くには、所定形状の隔壁２９３が形成され、隔壁２９３は、ゲート絶縁膜２３０、第１、２半導体層２４１、２４３、及びデータ金属層２６０が積層されて形成されている。
隔壁２９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成でき、これにより、ドレイン電極２６３と画素電極２８１との間の電気的接触性が向上される。
隔壁２９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成でき、これにより、ドレイン電極２６３と画素電極２８１との間の電気的接触性が向上される。
一方、ゲート絶縁膜２３０、第１、２半導体層２４１、２４３、及びデータ金属層２６０を全面的にエッチングしてパターニングすることにより、画素電極２８１、ゲート配線２２１、及び絶縁基板２１０の一部が露出される。
次に、図３Ｄに示すように、絶縁基板２１０の全面に透明な導電性物質からなる第２透明金属層２９１が形成される。その後、第２透明金属層２９１上に第３フォトレジスト膜が形成され、第３マスク工程を利用して、第３フォトレジスト膜が所定の形状にパターニングされる。続いて、第２透明金属層２９１は、パターニングされた第３フォトレジスト膜を利用して、所望の形状にパターニングされる。
第２透明金属層２９１は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、及び酸化インジウムスズ亜鉛（ＩＴＺＯ）などからなるグループから選択された何れか１つの物質で形成される。
そして、第２透明金属層２９１は、データ配線２６１に接触するとともに、データ配線２６１の端部に形成されたデータパッド２７８まで延びて、データパッドの上部電極２９８を形成する。
そして、第２透明金属層２９１は、データ配線２６１に接触するとともに、データ配線２６１の端部に形成されたデータパッド２７８まで延びて、データパッドの上部電極２９８を形成する。
また、第２透明金属層２９１は、ゲート配線２２１にも接触している。
さらに、第２透明金属層２９１は、ゲート配線２２１とデータ配線２６１とが交差する箇所において、ゲート配線２２１の一部を露出する切断部を有している。これにより、ゲート配線２２１とデータ配線２６１とのショートを防止することができる。
さらに、第２透明金属層２９１は、ゲート配線２２１とデータ配線２６１とが交差する箇所において、ゲート配線２２１の一部を露出する切断部を有している。これにより、ゲート配線２２１とデータ配線２６１とのショートを防止することができる。
また、第２透明金属層２９１は、ゲート配線２２１の端部に形成されたゲートパッド２７７まで延びて形成されるとともに、ゲートパッドの上部電極２９７として、ゲートパッドコンタクトホール２５３を介してゲートパッド２７７と接触している。
さらに、第２透明金属層２９１は、データ配線２６１から延びて、互いに離隔されていないソース電極２６２及びドレイン電極２６３上にも形成される。ここで、ソース電極２６２上の第２透明金属層２９１は、ドレイン電極２６３上の第２透明金属層２９１から離隔されてチャネル層が形成される。
さらに、第２透明金属層２９１は、データ配線２６１から延びて、互いに離隔されていないソース電極２６２及びドレイン電極２６３上にも形成される。ここで、ソース電極２６２上の第２透明金属層２９１は、ドレイン電極２６３上の第２透明金属層２９１から離隔されてチャネル層が形成される。
そして、ドレイン電極２６３上に形成された第２透明金属層２９１は、画素電極２８１に延びて形成され、第２透明金属層２９１の近傍には、隔壁２９３が形成されている。
したがって、第２透明金属層２９１は、ドレイン電極２６３と直接接触するだけでなく、画素電極２８１とも直接接触し、これにより、コンタクトホールを追加することなく信号を伝達することができる。
したがって、第２透明金属層２９１は、ドレイン電極２６３と直接接触するだけでなく、画素電極２８１とも直接接触し、これにより、コンタクトホールを追加することなく信号を伝達することができる。
また、第２透明金属層２９１は、キャパシタの上部電極２６５と直接接触するように形成されるとともに、画素電極２８１に延びて形成されることにより、画素電極２８１の信号を第２透明金属層２９１及びキャパシタの上部電極２６５に伝達することができる。
ここで、第２透明金属層２９１は、画素電極２８１上に形成されず、第２透明金属層２９１のエッチング工程時に、画素電極２８１を構成する第１透明金属層２８１ａは、エッチングされない。
その理由は、第１透明金属層２８１ａと第２透明金属層２９１とが同じ物質で形成されたとしても、第１透明金属層２８１ａのエッチング特性が第２透明金属層２９１のエッチング特性とは異なるからである。詳細には、第１透明金属層２８１ａは、パターニング工程に後続する高温工程を経ることにより多結晶（ｐｏｌｙｃｒｙｓｔａｌ）化され、第２透明金属層２９１とは全く異なるエッチング特性を有することとなる。そのため、第２透明金属層２９１をエッチングする溶液に対して、第１透明金属層２８１ａはエッチングされない。
その理由は、第１透明金属層２８１ａと第２透明金属層２９１とが同じ物質で形成されたとしても、第１透明金属層２８１ａのエッチング特性が第２透明金属層２９１のエッチング特性とは異なるからである。詳細には、第１透明金属層２８１ａは、パターニング工程に後続する高温工程を経ることにより多結晶（ｐｏｌｙｃｒｙｓｔａｌ）化され、第２透明金属層２９１とは全く異なるエッチング特性を有することとなる。そのため、第２透明金属層２９１をエッチングする溶液に対して、第１透明金属層２８１ａはエッチングされない。
一方、第２透明金属層２９１は、ウェットエッチング工程によりパターニングされる。ウェットエッチング工程の１つの方法として、エッチング工程時に基板を一方向に移動させてエッチング溶液をノズルで噴射する方法がある。
このとき、エッチング溶液が基板の移動に応じて方向性をもって噴射されるので、噴射方向に沿って第２透明金属層２９１の隅が持ち上がるという問題が発生する恐れがある。これは、ドレイン電極２６３と画素電極２８１とを互いに電気的に接続するために小さなパターンで形成された第２透明金属層２９１を持ち上げて、画素に致命的な不良を引き起こす。
しかしながら、本発明に係る隔壁２９３により、画素電極２８１上に形成された第２透明金属層２９１がエッチング溶液によって持ち上がることを防止することができる。
このとき、エッチング溶液が基板の移動に応じて方向性をもって噴射されるので、噴射方向に沿って第２透明金属層２９１の隅が持ち上がるという問題が発生する恐れがある。これは、ドレイン電極２６３と画素電極２８１とを互いに電気的に接続するために小さなパターンで形成された第２透明金属層２９１を持ち上げて、画素に致命的な不良を引き起こす。
しかしながら、本発明に係る隔壁２９３により、画素電極２８１上に形成された第２透明金属層２９１がエッチング溶液によって持ち上がることを防止することができる。
また、第２透明金属層２９１をパターニングした後、第２透明金属層２９１のパターンをマスクとしてチャネル層が形成される。
さらに具体的に説明すれば、薄膜トランジスタ領域において、ゲート絶縁膜２３０、第１、２半導体層２４１、２４３、ソース及びドレイン電極２６２、２６３が接続されたデータ金属層２６０は、連続的に蒸着されて形成されている。ソース及びドレイン電極２６２、２６３上には、互いに所定間隔を隔てて設けられた第２透明金属層２９１がそれぞれ形成されている。よって、第２透明金属層２９１をマスクとしてデータ金属層２６０及び第２半導体層２４３をエッチングすることにより、チャネル層が形成される。
さらに具体的に説明すれば、薄膜トランジスタ領域において、ゲート絶縁膜２３０、第１、２半導体層２４１、２４３、ソース及びドレイン電極２６２、２６３が接続されたデータ金属層２６０は、連続的に蒸着されて形成されている。ソース及びドレイン電極２６２、２６３上には、互いに所定間隔を隔てて設けられた第２透明金属層２９１がそれぞれ形成されている。よって、第２透明金属層２９１をマスクとしてデータ金属層２６０及び第２半導体層２４３をエッチングすることにより、チャネル層が形成される。
また、これにより、ゲート配線２２１上に形成された第２透明金属層２９１の切断部によって露出した第１ゲート金属層２２２ａがエッチングされ、第２ゲート金属層２２２ｂが露出されてもよい。
ここで、データ金属層２６０と第２ゲート金属層２２２ｂとは、互いにエッチング特性が異なるので、データ金属層２６０のエッチング時にも第２ゲート金属層２２２ｂはエッチングされない。
ここで、データ金属層２６０と第２ゲート金属層２２２ｂとは、互いにエッチング特性が異なるので、データ金属層２６０のエッチング時にも第２ゲート金属層２２２ｂはエッチングされない。
一方、第２透明金属層２９１は、データ配線２６１からゲート配線２２１の両側に所定領域を突出させた部分には形成されない。したがって、突出した領域をマスクとしてデータ金属層２６０、第２半導体層２４３がエッチングされ、第１半導体層２４１が露出される。
また、データ配線２６１からゲート配線２２１の両側に所定領域を突出させる方法だけでなく、データ配線２６１上の第２透明金属層２９１は、データ配線２６１とゲート配線２２１との交差箇所において、交差箇所以外のデータ配線２６１上の第２透明金属層２９１の幅よりも狭い幅を有するように形成されてもよい。これにより、第１半導体層２４１を部分的に露出させて、ゲート配線２２１とデータ配線２６１とのショートを防止することができる。
最後に、図３Ｅに示すように、絶縁基板２１０に対してプラズマ処理が実行される。ここで、チャネル層が露出した第１半導体層２４１の表面をＯｘプラズマ（例えば、Ｏ２プラズマ）またはＮｘプラズマ（例えば、Ｎ２プラズマ）に露出させることにより、イオン状態のＯｘまたはＮｘが半導体層２４０に含まれたシリコン（Ｓｉ）と反応する。これにより、第１半導体層２４１上のチャネル部にシリコン酸化物（ＳｉＯｘ）及びシリコン窒化物（ＳｉＮｘ）のうちの何れか一方からなるチャネル保護膜２４４が形成される。
このチャネル保護膜２４４は、チャネル層の損傷を防止する。
また、チャネル保護膜２４４は、製品の不良（例えば、チャネル不良）を防止し、画質を向上させるという効果がある。
このチャネル保護膜２４４は、チャネル層の損傷を防止する。
また、チャネル保護膜２４４は、製品の不良（例えば、チャネル不良）を防止し、画質を向上させるという効果がある。
本発明は、アレイ基板の保護膜を別途形成することなく、チャネル保護膜２４４の形成時に酸化膜または窒化膜を形成して保護膜を形成するので、追加の設備と材料とを必要とせず、制作費用が低減され、薄型の液晶表示装置を実現することができる。
上記のように、本発明の実施の形態１に係る液晶表示装置用アレイ基板及びその製造方法によれば、液晶表示装置用アレイ基板は、３枚のマスクを使用したマスク工程により形成される。マスク工程は、感光膜の塗布、露光及び現像、エッチングなど、複数の工程を伴うので、本発明は、マスク工程の工数を低減することによって製造収率を向上させるだけでなく、製造費用を最大限に低減し、工程中に発生する不良率を減らすこともできる。
実施の形態２．
図４は、本発明の実施の形態２に係るＩＰＳ方式の液晶表示装置用アレイ基板を示す平面図である。
ここで、説明していない符号は、図１及び図２において示した符号と同様である。
図４は、本発明の実施の形態２に係るＩＰＳ方式の液晶表示装置用アレイ基板を示す平面図である。
ここで、説明していない符号は、図１及び図２において示した符号と同様である。
図４に示すように、本発明の実施の形態２に係るＩＰＳ方式の液晶表示装置用アレイ基板は、複数のゲート配線３２１と、共通配線３８２と、データ配線３６１とを含んでいる。
所定の方向に延びる複数のゲート配線３２１は、互いに所定間隔を隔てて平行に配置されている。共通配線３８２は、ゲート配線３２１に近接して所定の方向に配置されている。データ配線３６１は、ゲート配線３２１及び共通配線３８２と交差し、データ配線３６１とゲート配線３２１とが互いに交差して画素領域Ｐを画定する。
所定の方向に延びる複数のゲート配線３２１は、互いに所定間隔を隔てて平行に配置されている。共通配線３８２は、ゲート配線３２１に近接して所定の方向に配置されている。データ配線３６１は、ゲート配線３２１及び共通配線３８２と交差し、データ配線３６１とゲート配線３２１とが互いに交差して画素領域Ｐを画定する。
そして、画素領域Ｐには、ゲート配線３２１に平行に形成された共通配線３８２と、共通配線３８２に接続された共通電極３８３とが形成されている。
共通電極３８３は、共通配線３８２から垂直に延びた複数の垂直部と、各垂直部を１つに接続する水平部とで構成される。
そして、画素電極３８１は、共通電極３８３の垂直部の間で、垂直部と交互に垂直なパターンで形成されている。
共通電極３８３は、共通配線３８２から垂直に延びた複数の垂直部と、各垂直部を１つに接続する水平部とで構成される。
そして、画素電極３８１は、共通電極３８３の垂直部の間で、垂直部と交互に垂直なパターンで形成されている。
ゲート配線３２１、共通配線３８２及び共通電極３８３は、絶縁基板３１０上に第１透明金属層、第１ゲート金属層３２２ａ、及び第２ゲート金属層がそれぞれ連続的に蒸着されて形成されてもよい。画素電極３８１は、第１透明金属層から形成されてもよく、画素電極３８１は、第１マスクを利用した回折工程によって形成される。
そして、ゲート配線３２１、共通配線３８２、共通電極３８３、及び画素電極３８１が形成された絶縁基板３１０上に、ゲート絶縁膜、半導体層３４０、及びデータ金属層３６０が順次積層される。
その後、第２マスク工程を利用して、ゲート絶縁膜、半導体層３４０、及びデータ金属層３６０を全面的にパターニングすることにより、ゲート配線３２１と交差するデータ配線３６１と、データ配線３６１から延びたソース電極３６２及びドレイン電極３６３と、ドレイン電極３６３から延びたキャパシタの上部電極３６５が形成される。キャパシタの上部電極３６５は、ゲート絶縁膜を挟んで、キャパシタの下部電極３５５上に形成される。
その後、第２マスク工程を利用して、ゲート絶縁膜、半導体層３４０、及びデータ金属層３６０を全面的にパターニングすることにより、ゲート配線３２１と交差するデータ配線３６１と、データ配線３６１から延びたソース電極３６２及びドレイン電極３６３と、ドレイン電極３６３から延びたキャパシタの上部電極３６５が形成される。キャパシタの上部電極３６５は、ゲート絶縁膜を挟んで、キャパシタの下部電極３５５上に形成される。
ここで、データ配線３６１、画素電極３８１、及び共通電極３８３は、１箇所以上で折れ曲がるジグザグ（ｚｉｇｚａｇ）形状に形成されてもよい。
そして、データ配線３６１は、所定の方向に延びてデータパッド３７８を形成している。ゲート絶縁膜、第１、２半導体層、及びデータ金属層３６０は、ゲートパッド３７７上に島形状に形成され、ゲートパッド３７７の一部を露出させるゲートパッドコンタクトホール３５３が形成されている。
そして、データ配線３６１は、所定の方向に延びてデータパッド３７８を形成している。ゲート絶縁膜、第１、２半導体層、及びデータ金属層３６０は、ゲートパッド３７７上に島形状に形成され、ゲートパッド３７７の一部を露出させるゲートパッドコンタクトホール３５３が形成されている。
次に、第３マスク工程を利用して、絶縁基板３１０上に第２透明金属層３９１のパターンが形成される。
第２透明金属層３９１は、データ配線３６１及びデータパッド３７８と直接接触するように形成されるとともに、ゲート配線３２１及びゲートパッド３７７と直接接触するように形成される。
第２透明金属層３９１は、データ配線３６１及びデータパッド３７８と直接接触するように形成されるとともに、ゲート配線３２１及びゲートパッド３７７と直接接触するように形成される。
ここで、データ配線３６１上に形成された第２透明金属層３９１がゲート配線３２１上に形成された第２透明金属層３９１と電気的に接触するのを防止するために、ゲート配線３２１とデータ配線３６１との交差箇所において、ゲート配線３２１上の第２透明金属層３９１の一部が切り取られて切断部が形成されている。
そのため、切断部によって露出されるゲート配線３２１の第２ゲート金属層がエッチングされ、第１ゲート金属層３２２ａが露出される。
そのため、切断部によって露出されるゲート配線３２１の第２ゲート金属層がエッチングされ、第１ゲート金属層３２２ａが露出される。
また、第２透明金属層３９１は、共通配線３８２と直接接触するように形成されるとともに、データ配線３６１上に形成された第２透明金属層３９１とのショートを防止するために、所定の切断部を備えている。
そして、共通電極３８２は、切断部によって露出される第２ゲート金属層がエッチングされて、第１ゲート金属層３２２ａが露出されるように形成される。
そして、共通電極３８２は、切断部によって露出される第２ゲート金属層がエッチングされて、第１ゲート金属層３２２ａが露出されるように形成される。
また、第２透明金属層３９１は、共通電極３８３上に形成されてもよい。あるいは、共通電極３８３上に第２透明金属層３９１が形成されず、第２ゲート金属層がエッチングされて、第１ゲート金属層３２２ａが形成されてもよい。
ここで、ソース電極３６２上の第２透明金属層３９１は、ドレイン電極３６３上の第２透明金属層３９１から離隔されて形成され、ソース電極３６２及びドレイン電極３６３の間にチャネル層が形成される。チャネル層上には、シリコン窒化物またはシリコン酸化物からなるチャネル保護膜が形成される。
ここで、ソース電極３６２上の第２透明金属層３９１は、ドレイン電極３６３上の第２透明金属層３９１から離隔されて形成され、ソース電極３６２及びドレイン電極３６３の間にチャネル層が形成される。チャネル層上には、シリコン窒化物またはシリコン酸化物からなるチャネル保護膜が形成される。
第２透明金属層３９１は、ドレイン電極３６３から複数の画素電極３８１の垂直なパターン上にそれぞれ延びて、画素電極３８１とドレイン電極３６３とが互いに電気的に接続される。
このとき、画素電極３８１とドレイン電極３６３とを接続する第２透明金属層３９１の近傍には、ゲート絶縁膜と半導体層３４０からなる隔壁３９３が形成されている。
隔壁３９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成できる。
隔壁３９３は、第２透明金属層３９１のパターニング時に、ウェットエッチングの方向に沿って第２透明金属層３９１のパターンが持ち上がり、接触不良が発生することを防止する。
隔壁３９３は、バー（−）形状、Ｌ形状、カギ（¬）形状及び逆コの字形状など多様な形状に形成できる。
隔壁３９３は、第２透明金属層３９１のパターニング時に、ウェットエッチングの方向に沿って第２透明金属層３９１のパターンが持ち上がり、接触不良が発生することを防止する。
そして、第２透明金属層３９１は、キャパシタの上部電極３６５上にも形成される。
また、第２透明金属層３９１は、ゲートパッド３７７上においてゲートパッドの上部電極３９７として形成され、ゲートパッドコンタクトホール３５３と接触される。
上記のように形成されるＩＰＳ方式の液晶表示装置は、３枚のマスクを使用したマスク工程により製造される。
また、第２透明金属層３９１は、ゲートパッド３７７上においてゲートパッドの上部電極３９７として形成され、ゲートパッドコンタクトホール３５３と接触される。
上記のように形成されるＩＰＳ方式の液晶表示装置は、３枚のマスクを使用したマスク工程により製造される。
本発明の実施の形態２に係る液晶表示装置用アレイ基板及びその製造方法によれば、液晶表示装置において、３枚のマスクで液晶表示装置用アレイ基板を製造することができるので、製造工程を簡略化し、マスクの枚数を低減することによって、製造収率を向上させるだけでなく、製造費用を最大限に低減することができる。
また、本発明は、液晶表示装置において、ドレイン電極と画素電極とを接続するために透明電極物質をパターニングする際に、ウェットエッチング液が傾いて噴射されることにより透明電極物質が持ち上がる現象が発生することを防止することができるので、製品に対する信頼性を向上させることができる。
そして、本発明は、共通電極と画素電極とがアレイ基板上に共に形成されるＩＰＳ方式の液晶表示装置用アレイ基板に適用されることにより、製造工程を簡略化するとともに、製造費用を低減することができる。
また、本発明に係る液晶表示装置用アレイ基板は、薄膜トランジスタのチャネル保護膜を形成することによって、チャネル不良を防止し、画質を向上させることができる。
また、本発明は、アレイ基板の保護膜を別途形成することなく、チャネル保護膜の形成時に酸化膜を形成して保護膜を形成するので、追加の設備と材料とを必要とせず、制作費用が低減され、薄型の液晶表示装置を実現することができる。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
２１０、３１０ 絶縁基板、２２１、３２１ ゲート配線、２２２、３２２ ゲート電極、２２２ａ、３２２ａ 第１ゲート金属層、２２２ｂ 第２ゲート金属層、２３０ ゲート絶縁膜、２４０、３４０ 半導体層、２４１ 第１半導体層、２４３ 第２半導体層、２４４ チャネル保護膜、２５３、３５３ ゲートパッドコンタクトホール、２５５、３５５ キャパシタの下部電極、２６０、３６０ データ金属層、２６１、３６１ データ配線、２６２、３６２ ソース電極、２６３、３６３ ドレイン電極、２６５、３６５ キャパシタの上部電極、２７７、３７７ ゲートパッド、２７８、３７８ データパッド、２８１、３８１ 画素電極、２８１ａ 第１透明金属層、２９１、３９１ 第２透明金属層、２９３、３９３ 隔壁、２９７、３９７ ゲートパッドの上部電極、２９８、３９８ データパッドの上部電極、３８２ 共通電極、３８３ 共通電極、Ｃｓｔ ストレージキャパシタ、Ｐ 画素領域。
Claims (19)
- 基板上に形成されたゲート配線、及び前記ゲート配線から延びたゲート電極と、
前記ゲート配線と交差し、ゲート絶縁膜、半導体層及びデータ金属層からなるデータ配線と、
前記ゲート配線と前記データ配線との交差箇所に画定された画素に、第１透明金属層で形成された画素電極と、
前記データ配線から延びたソース電極、及び前記ソース電極から所定間隔を隔てて設けられたドレイン電極と、
前記データ配線、前記ソース電極、前記ドレイン電極及び前記ゲート配線上に形成され、前記ドレイン電極と前記画素電極とを接続するとともに、前記ゲート配線上において所定の切断部を有する第２透明金属層のパターンと、
前記画素電極と前記ドレイン電極とを連結する前記第２透明金属層に隣接して形成された隔壁と
を備え、
前記ゲート配線及び前記ゲート電極は、前記第１透明金属層、第１ゲート金属層及び第２ゲート金属層が前記基板上に順次蒸着されて形成され、
前記第１透明金属層、前記第１ゲート金属層及び前記第２ゲート金属層は、１つのマスクを用いて形成されることを特徴とする液晶表示装置用アレイ基板。 - 前記ゲート配線の一部には、キャパシタ電極が設けられ、
前記キャパシタ電極は、
前記ゲート配線からなるキャパシタの下部電極と、
前記キャパシタの下部電極上に誘電体で形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記半導体層、前記データ金属層と前記画素電極とを連結する前記第２透明金属層からなるキャパシタの上部電極と
を有することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。 - 前記データ配線は、前記データ配線と前記ゲート配線との交差箇所において、前記半導体層を露出するように前記ゲート配線方向に突出していることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
- 前記隔壁は、前記ゲート絶縁膜及び前記半導体層が積層されて形成されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
- 前記隔壁は、バー形状、カギ形状及び逆コの字形状のうち、少なくとも１つの形状からなることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
- 第１マスクを用いて、基板上の一方向に第１透明金属層、第１ゲート金属層及び第２ゲート金属層が積層されたゲート配線と、前記ゲート配線から延びたゲート電極と、前記第１透明金属層からなる画素電極とを形成するステップと、
前記基板上にゲート絶縁膜、半導体層及びデータ金属層を蒸着するステップと、
第２マスクを用いて、前記ゲート絶縁膜、前記半導体層及び前記データ金属層をパターニングして、前記ゲート配線と交差するデータ配線と、前記データ配線から延び、前記ゲート電極の上部で互いに接続されたソース電極及びドレイン電極とを形成し、隔壁を形成するステップと、
前記基板上に第２透明金属層を形成するステップと、
第３マスクを用いて、前記第２透明金属層をパターニングして、前記データ配線、前記ソース電極、前記ドレイン電極及び一部の前記画素電極上に第２透明金属層のパターンを形成するステップと、
前記第２透明金属層のパターンをマスクとして、前記データ金属層をエッチングすることにより、前記ソース電極と前記ドレイン電極との間の前記半導体層を露出するステップと
を含み、
前記隔壁は、前記画素電極と前記ドレイン電極とを連結する前記第２透明金属層のパターンに隣接して形成され、前記ゲート絶縁膜及び前記半導体層が積層されて形成されることを特徴とする液晶表示装置用アレイ基板の製造方法。 - 前記第２透明金属層は、前記ゲート配線の上部に切断部を有するように形成されることを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。
- 前記画素電極上に形成された前記第２透明金属層は、前記ドレイン電極と前記画素電極とを電気的に接続することを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。
- 前記切断部は、前記第１ゲート金属層を露出することを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。
- 前記切断部は、前記ゲート配線と前記データ配線との交差箇所に形成されることを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。
- 前記第２透明金属層のパターンをマスクとして、前記データ金属層をエッチングすることにより、前記ソース電極と前記ドレイン電極との間の前記半導体層を露出するステップの後に、
前記半導体層をプラズマガスに露出して、酸化膜又は窒化膜を形成するステップをさらに含むことを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。 - 前記第１透明金属層からなる前記画素電極を形成するステップの後に、
前記第１透明金属層が結晶化されることを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。 - 前記第２透明金属層と前記第１透明金属層とは、互いに異なるエッチング特性を有することを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。
- 前記第２透明金属層のパターンをマスクとして、前記データ金属層をエッチングすることにより、前記ソース電極と前記ドレイン電極との間の前記半導体層を露出するステップにおいて、
前記第２ゲート金属層がエッチングされることを特徴とする請求項６に記載の液晶表示装置用アレイ基板の製造方法。 - 基板上に形成されたゲート配線、及び前記ゲート配線から延びたゲート電極と、
前記ゲート配線と平行に形成された共通配線、及び前記共通配線から分岐した複数の共通電極と、
前記ゲート配線と交差し、ゲート絶縁膜及び半導体層の積層パターン上にデータ金属層で形成されたデータ配線と、
前記ゲート配線と前記データ配線との交差箇所に画定された画素に、前記共通電極と交互に、かつ第１透明金属層で形成された複数の画素電極と、
前記データ配線から延びたソース電極、及びチャネルを露出するように前記ソース電極から所定間隔を隔てて設けられたドレイン電極と、
前記データ配線、前記ソース電極及び前記ドレイン電極上に形成され、前記ドレイン電極と前記複数の画素電極とを接続する第２透明金属層と、
前記画素電極と前記ドレイン電極とを連結する前記第２透明金属層に隣接して形成された隔壁と、
を備え、
前記ゲート配線及び前記共通配線は、前記第１透明金属層、第１ゲート金属層及び第２ゲート金属層が前記基板上に順次蒸着されて形成され、
前記第１透明金属層、前記第１ゲート金属層及び前記第２ゲート金属層は、１つのマスクを用いて形成されることを特徴とする液晶表示装置用アレイ基板。 - 前記第２透明金属層は、前記ゲート配線及び前記共通配線上に形成されることを特徴とする請求項１５に記載の液晶表示装置用アレイ基板。
- 前記第２透明金属層は、前記ゲート配線及び前記共通配線上において所定の切断部を有することを特徴とする請求項１５に記載の液晶表示装置用アレイ基板。
- 前記ドレイン電極と前記複数の画素電極とは、前記第２透明金属層を介して互いに電気的に接続されることを特徴とする請求項１５に記載の液晶表示装置用アレイ基板。
- 前記画素電極上で前記第２透明金属層の近傍に形成された隔壁をさらに備えたことを特徴とする請求項１５に記載の液晶表示装置用アレイ基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060014596A KR101221261B1 (ko) | 2006-02-15 | 2006-02-15 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007219493A JP2007219493A (ja) | 2007-08-30 |
| JP4644179B2 true JP4644179B2 (ja) | 2011-03-02 |
Family
ID=38367463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006328649A Expired - Fee Related JP4644179B2 (ja) | 2006-02-15 | 2006-12-05 | 液晶表示装置用アレイ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7811870B2 (ja) |
| JP (1) | JP4644179B2 (ja) |
| KR (1) | KR101221261B1 (ja) |
| CN (1) | CN100514165C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071012A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 이의 제조 방법 |
| KR20080108223A (ko) * | 2006-01-31 | 2008-12-12 | 이데미쓰 고산 가부시키가이샤 | Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법 |
| KR101235106B1 (ko) * | 2006-06-30 | 2013-02-20 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101419233B1 (ko) * | 2007-12-14 | 2014-07-16 | 엘지디스플레이 주식회사 | 액정 전계 렌즈 및 이를 이용한 입체 표시 장치 |
| TWI397130B (zh) | 2008-06-10 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法以及畫素結構 |
| CN101621039B (zh) * | 2008-07-01 | 2011-02-09 | 中华映管股份有限公司 | 像素结构的制作方法以及像素结构 |
| KR20100035318A (ko) * | 2008-09-26 | 2010-04-05 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101050461B1 (ko) * | 2009-04-23 | 2011-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법 |
| KR101600887B1 (ko) * | 2009-07-06 | 2016-03-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| KR102526493B1 (ko) | 2009-07-31 | 2023-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| CN102033379B (zh) * | 2009-09-30 | 2012-08-15 | 群康科技(深圳)有限公司 | 液晶显示器与其制造方法 |
| KR101717933B1 (ko) * | 2010-04-14 | 2017-03-21 | 삼성디스플레이 주식회사 | 표시기판 및 그 제조방법 |
| KR101325170B1 (ko) * | 2010-07-09 | 2013-11-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그 제조방법 |
| KR101853033B1 (ko) * | 2011-07-11 | 2018-04-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102068275B1 (ko) * | 2012-12-20 | 2020-01-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102052170B1 (ko) | 2013-04-02 | 2019-12-05 | 삼성디스플레이 주식회사 | 표시 기판 |
| CN106575062B (zh) * | 2014-08-07 | 2019-11-08 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
| CN105633171A (zh) * | 2016-03-22 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013513A (ja) * | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3552086B2 (ja) * | 1998-10-15 | 2004-08-11 | シャープ株式会社 | 液晶表示装置 |
| JP2003017706A (ja) * | 2001-07-02 | 2003-01-17 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法 |
| CN1185534C (zh) * | 2002-05-28 | 2005-01-19 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
| KR100857133B1 (ko) * | 2002-06-28 | 2008-09-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
| CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| CN1313876C (zh) * | 2005-01-19 | 2007-05-02 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
| CN100449384C (zh) * | 2005-08-03 | 2009-01-07 | 友达光电股份有限公司 | 液晶显示装置基板的制造方法 |
| TWI303487B (en) * | 2006-06-13 | 2008-11-21 | Au Optronics Corp | Method for manufactruring an array substate of a transflective liquid crystal display |
-
2006
- 2006-02-15 KR KR1020060014596A patent/KR101221261B1/ko not_active IP Right Cessation
- 2006-11-29 CN CNB2006101606601A patent/CN100514165C/zh not_active Expired - Fee Related
- 2006-12-05 JP JP2006328649A patent/JP4644179B2/ja not_active Expired - Fee Related
- 2006-12-07 US US11/635,244 patent/US7811870B2/en not_active Expired - Fee Related
-
2010
- 2010-09-16 US US12/883,911 patent/US8178881B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013513A (ja) * | 2004-06-25 | 2006-01-12 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110012120A1 (en) | 2011-01-20 |
| CN101021656A (zh) | 2007-08-22 |
| KR20070082157A (ko) | 2007-08-21 |
| US7811870B2 (en) | 2010-10-12 |
| CN100514165C (zh) | 2009-07-15 |
| US8178881B2 (en) | 2012-05-15 |
| US20070187689A1 (en) | 2007-08-16 |
| KR101221261B1 (ko) | 2013-01-11 |
| JP2007219493A (ja) | 2007-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4644179B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20110054156A (ko) | 어레이 기판 및 그의 제조방법 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| KR20080074356A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20020023540A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060028519A (ko) | 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR101144706B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20090009697A (ko) | 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20090043213A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20120037668A (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| KR20090073854A (ko) | 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법 | |
| KR20070069388A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101898212B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101982727B1 (ko) | 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |