CN100514165C - 用于液晶显示器件的阵列基板及其制造方法 - Google Patents

用于液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN100514165C
CN100514165C CNB2006101606601A CN200610160660A CN100514165C CN 100514165 C CN100514165 C CN 100514165C CN B2006101606601 A CNB2006101606601 A CN B2006101606601A CN 200610160660 A CN200610160660 A CN 200610160660A CN 100514165 C CN100514165 C CN 100514165C
Authority
CN
China
Prior art keywords
metal layer
transparent metal
grid
line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101606601A
Other languages
English (en)
Other versions
CN101021656A (zh
Inventor
吴载映
金秀浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101021656A publication Critical patent/CN101021656A/zh
Application granted granted Critical
Publication of CN100514165C publication Critical patent/CN100514165C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/06—Walking aids for blind persons
    • A61H3/061—Walking aids for blind persons with electronic detecting or guiding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/06—Walking aids for blind persons
    • A61H3/066—Installations on the floor, e.g. special surfaces, to guide blind persons
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Manufacturing & Machinery (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Pain & Pain Management (AREA)
  • Epidemiology (AREA)
  • Veterinary Medicine (AREA)
  • Liquid Crystal (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种利用减少掩模工序的数量，能使生产率最大的液晶显示(LCD)器件及其制造方法。因为掩模工序的数量减少，LCD器件可以通过简单的制造工艺制造。另外，可以防止在构图以用于形成漏极和像素电极的透明电极材料时，根据湿蚀刻方向发生的透明电极材料翘起现象。而且，本发明可被用于具有简单制造工艺的共平面开关(IPS)模式LCD器件，其中公共电极和像素电极一起形成在阵列基板上。

Description

用于液晶显示器件的阵列基板及其制造方法
技术领域
本发明涉及一种液晶显示(LCD)器件，尤其涉及一种通过减少掩模工序数量使生产率最大的用于LCD器件的的阵列基板及其制造方法。
背景技术
近年来，随着现代化时代向信息社会的迅速推进，对具有诸如外形薄、重量轻、耗能低等增强性能的平板显示器的需求变得十分显著。
通常，在LCD中，两块基板中的每一块的一个表面上具有电极，各基板的形成电极的表面被设置为彼此相对。在将液晶材料注入到两基板之间后，LCD通过控制光透射率显示图像，由于通过施加电压到电极产生的电场，光透射率随液晶分子的旋转度改变。
LCD可以制造成多种类型。有源矩阵LCD(AM-LCD)，其中薄膜晶体管(TFT)和连接到TFT的像素电极配置成矩阵结构，由于其优越的清晰度和活动图像的再现能力倍受关注。
在AM-LCD中，下阵列基板具有形成在其上的像素电极，上滤色片基板上具有公共电极。因此，当电压施加到阵列基板和滤色片基板的电极时，在两基板之间形成垂直电场使液晶分子旋转。AM-LCD具有优点诸如优越的透射率和孔径比，并且因为上公共电极用作地，还可以防止液晶单元由于静电而损坏。
上滤色片基板还包括黑矩阵，用于防止在除像素电极以外的部分的漏光现象。
同时，通过重复多次执行沉积薄膜并且利用掩模通过光刻法对沉积的薄膜进行构图的工序形成下阵列基板。在对沉积薄膜的构图中，通常使用五或六种掩模。通常所使用掩模的数量相应于用于制造阵列基板的步骤数。
现在将参照附图描述相关技术中用于LCD的阵列基板及其制造方法。
图1是根据相关技术的LCD阵列基板的平面图，图2是沿图1的线I-I’提取的截面图。
参照图1和图2，用于LCD的阵列基板包括：透明绝缘基板110、在透明绝缘基板110上沿平行方向形成的栅线121以及从栅线121延伸的栅极122。
在栅线121和栅极122上形成栅绝缘层130，在栅绝缘层130上顺序地形成有源层141和欧姆接触层151、152。
在欧姆接触层151、152上形成与多条栅线121垂直交叉的数据线161、从每条数据线161延伸的源极162、以栅极122为中心并与源极162相对的漏极163，以及与栅线121交迭的电容电极165。
数据线161、源极162和漏极163以及电容电极165被钝化层170覆盖。钝化层170具有第一和第二接触孔171和172，分别暴露漏极163和电容电极165。
在钝化层170上的像素区形成像素电极181，像素区由栅线121和与栅线121交叉的数据线161限定。像素电极181通过第一接触孔171和第二接触孔172与漏极162和电容电极165电连接。
具有上述结构的阵列基板可以通过使用五个掩模的光刻工艺制造，接着为漂洗基板工艺，涂覆光刻胶膜，显影暴露的光刻胶膜和蚀刻没有光刻胶膜的暴露层。
因此，如果省略一次光刻工艺，则可以可观地减少总制造时间并且可以降低总制造成本。而且，基板故障率降低。因此，在制造阵列基板期间，优选的是减少使用的掩模数量。
发明内容
因此，本发明旨在提供一种用于液晶显示(LCD)器件的阵列基板及其制造方法，其基本消除了由于现有技术的局限和缺陷导致的一个或多个问题。
本发明的一个目的是提供一种可使用三个掩模工序以简化总制造工艺并且减少所使用掩模的用于LCD器件的阵列基板，以及用于制造LCD器件的阵列基板的方法。
本发明的另一目的是提供一种可以用于LCD器件的阵列基板以及用于制造LCD器件的阵列基板的方法，其可以防止根据在构图透明电极材料以形成漏极和像素电极接触时的湿蚀刻方法发生的透明电极材料的翘起现象。
本发明的再一目的是提供一种具有简单的制造工艺的共平面开关(IPS)模式LCD的阵列基板以及用于制造IPS模式LCD器件的阵列基板的方法，在共平面开关模式LCD中公共电极和像素电极一起形成在阵列基板上。
本发明其他优点、目的及特征将在下述说明书部分得到阐明，并且其对于本领域的普通技术人员来说由以下阐述或本发明的应用中了解都是显而易见的。本发明的目的及其他优点可由在书面的说明书以及附图中特别指出的结构实现和获得。
为了达到这些目的及其他优点以及根据本发明的目的，如此处具体和广义描述地，本发明提供一种用于液晶显示器件的阵列基板，包括：在基板上的形成栅线，以及从栅线延伸的栅极；与栅线交叉的数据线，其中由栅绝缘层、半导体层和数据金属层构成数据线；像素电极，其由在栅线和数据线交叉限定的像素处的第一透明金属层形成；从数据线延伸的源极，以及与源极隔开预定距离以暴露沟道的漏极；以及在数据线、源极和漏极上形成的第二透明金属层图案，其中第二透明金属层将漏极和像素电极彼此连接。
在本发明的另一方案中，提供一种用于制造液晶显示器件的阵列基板的方法，包括：形成由第一透明金属层、第一栅金属层和第二栅金属层顺序叠置构造的栅线、从栅线延伸的栅极以及由第一透明金属层形成的像素电极；在基板上沉积栅绝缘层、半导体层和数据金属层；构图栅绝缘层、半导体层和数据金属层以形成与栅线交叉的数据线，和从数据线延伸的源极和漏极，其中源极和漏极在栅极上方彼此连接；在基板上形成第二透明金属层；构图第二透明金属层以在数据线、源极、漏极和一部分像素电极上形成第二透明金属层图案；以及利用第二透明金属层为掩模蚀刻数据金属层，以暴露源极和漏极之间的半导体层。
在本发明的再一方案中，提供一种用于液晶显示器件的阵列基板，包括：在基板上形成的栅线，以及从栅线延伸的栅极；平行于栅线形成的公共线，以及从公共线分叉的多个公共电极；与栅线交叉的数据线，其中数据线由栅绝缘层和半导体层的层叠图案上的数据金属层形成；由栅线和数据线交叉限定的像素处的第一透明金属层形成的多个像素电极，其中多个像素电极和公共电极交替形成；从数据线延伸的源极，以及与源极隔开预定距离以暴露沟道的漏极；以及在数据线、源极和漏极上形成的第二透明金属层图案，其中第二透明金属层将漏极和多个像素电极彼此相连。
在本发明的又再一方面，提供一种制造用于液晶显示器件的阵列基板的方法，包括：形成由第一透明金属层、第一栅金属层和第二栅金属层顺序层叠构成的栅线、从栅线延伸的栅极、平行于栅线形成的公共线、从公共线分叉的多个公共电极以及由第一透明金属层形成的多个像素电极，多个像素电极和公共电极交替形成；在基板上连续沉积栅绝缘层、半导体层和数据金属层；构图栅绝缘层，半导体层和数据金属层以形成与栅线交叉的数据线以及从数据线延伸的源极和漏极，其中源极和漏极在栅极上彼此相连；在基板上形成第二透明金属层；构图第二透明金属层以在数据线、源极、漏极和部分多个像素电极上形成第二透明金属层图案；以及利用第二透明金属层为掩模蚀刻数据金属层以暴露源极和漏极之间的半导体层。
根据本发明，因为可以仅通过三次掩模工艺制造LCD器件，所以简化了制造工艺并且减少了掩模数量，从而可以大幅降低制造成本并改善成品率。
此外，可以防止在构图透明金属层以将漏极和像素电极彼此连接时，由倾斜喷射湿蚀刻溶液引起的透明金属材料的翘起现象。因此，可以避免像素缺陷，从而可以改善产品的可靠性。
另外，本发明可以用于公共电极和像素电极一起形成在阵列基板上的IPS模式LCD器件，从而简化工艺过程并降低制造成本。
此外，形成TFT的沟道保护层，以防止沟道缺陷并改善图像质量。
此外，用于阵列基板的保护层不额外形成，而是可以通过在形成沟道保护层时通过形成氧化层形成。因此，不需要额外的设备和材料，使得可以减少材料成本并获得薄的LCD器件。
应该理解，对本发明进行的上述的概括说明和以下的详细说明为示例性的和解释性的，旨在提供如权利要求书所述的本发明的进一步解释。
附图说明
本发明所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。在图中：
图1是根据现有技术的用于液晶显示(LCD)器件的阵列基板的平面图；
图2是沿图1的线I-I’提取的截面图；
图3是根据本发明的LCD器件的平面图；
图4是分别沿图3的II-II’线和III-III’线提取的截面图；
图5A至5E是示出根据本发明的制造LCD器件阵列基板的方法的截面图；以及
图6是根据本发明的共平面开关(IPS)模式LCD器件的平面图。
具体实施方式
现在将参照附图示出的例子详细描述本发明的优选实施例。尽可能在整个附图中相同的参考数字附图标记将用来指代相同或相似的部件。
图3是根据本发明的LCD器件的平面图，图4是分别沿图1的II-II’线和III-III’线提取的截面图。
参照图3和图4，用于LCD的阵列基板包括透明绝缘基板210、在透明绝缘基板210上沿水平方向形成的栅线221以及从栅线221延伸的栅极222。
在形成栅线221的层上形成像素电极281。
在此，通过在第一透明金属层281a上层叠第一和第二栅金属层222a和222b形成栅线221和栅极222。
栅线221和栅极222都可以设置为具有用于减少线电阻的低电阻金属和用于保护低电阻金属的屏障金属的双重线或三重线结构。
这里，栅线221和栅极222都具有第一和第二栅金属层222a和222b的层叠结构。第一和第二栅金属层222a和222b都是由选自以下组的金属材料形成：铜(Cu)、铝(Al)、铝合金诸如铝钕(AlNd)、钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)和钼-钨(MoW)。例如，第一栅金属层222a可以是由低电阻金属诸如AlNd等形成，第二栅金属层222b可以是由屏障金属诸如钼等形成。
像素电极281由与第一透明金属层281a相同的透明导电材料形成。
第一透明金属层281a可以由具有极好的透光率的透明导电材料形成，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
形成栅焊盘277使它从栅线221延伸出来。
栅焊盘277通过在第一透明金属层281a上形成具有层叠结构的栅金属层222形成。栅焊盘277形成为岛状，其中第一和第二半导体层241和243以及数据金属层260层叠在栅焊盘277上，并使栅极绝缘层230夹入其间。半导体层241和243以及数据金属层260具有暴露第一栅金属层222a的栅焊盘接触孔253。
半导体层241和243以及数据金属层260与栅焊盘上电极297接触，栅焊盘上电极297通过栅焊盘接触孔253与栅焊盘277接触。
在此，半导体层240配置有由非晶硅(a-Si)层形成的第一半导体层241和注入杂质离子的第二半导体层243，第一半导体层和第二半导体层顺序层叠。
在基板210上形成数据线261，使得其与栅线221交叉以限定像素区P。从数据线261延伸的源极262与漏极263关于栅极222彼此相对。
去除在源极262和漏极263之间的第二半导体层243，以暴露第一半导体层241，从而形成沟道。在沟道上，第一半导体层241被等离子处理，从而形成沟道保护层244。
第一半导体层241由非晶硅层形成，第二半导体层243由注入了杂质离子的硅层形成。
电容上电极265与设置在栅线221中的电容下电极255交迭，其中栅绝缘层230夹在电容上下电极265和255之间。
因此，形成存储电容使得其包括电容上电极265、从栅线221延伸的电容下电极255和夹在其间的栅绝缘层230。也就是说，在施加不同电压的电容上电极265和电容下电极255之间，夹入电介质，即栅绝缘层230，从而形成存储电容。
数据线261沿预定方向延伸，以在基板210的边缘形成数据焊盘278，数据焊盘上电极298形成在数据焊盘278上。
这里，数据线261、数据焊盘278和电容上电极265通过在基板210上顺序层叠栅绝缘层230、第一半导体层241、第二半导体层243和数据金属层260形成。
数据金属层260可以由选自铜、铝、铝合金诸如铝钕、钼、铬、钛、钽和钼钨的金属材料形成。
优选地，用于第一栅金属层222a的金属具有与用于数据金属层260的金属不同的蚀刻选择性。
同时，在数据线261上形成第二透明金属层291，并且它形成在源极262上。第二透明金属层291也形成在面对源极262的漏极263上，其中在漏极263上的第二透明金属层291与在源极262上的第二透明金属层291隔开。
第二透明金属层291可以由具有极好的透光率的透明导电材料形成，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)。
在漏极263上形成的第二透明金属层291延伸至像素电极281，使得漏极263和像素电极281彼此接触。
形成第二透明金属层291，使得它与数据线261、源极262和漏极263直接接触。
第二透明金属层291可以在栅线221上形成，并且它与栅线221直接接触。
为了防止在栅线221上形成的第二透明金属层291与在数据线261上形成的第二透明金属层291连接，切除在栅线221上的部分第二透明金属层291以在栅线221和数据线261彼此交叉的区域形成切口部分。
因此，通过切口部分可以部分地暴露栅线221的第一栅金属层222a。
同时，当用于构图在栅线221和数据线261上的第二透明金属层291的掩模错位时，可能发生电短路。为了防止电短路，可以部分暴露第一半导体层241，使得它从数据线261向栅线221的任一侧突出。
此外，数据线261从数据线261向栅线221突出，可以在数据线261上形成第二透明金属层291，使得它在数据线261和栅线221的交叉点具有比在数据线261上的第二透明金属层291的宽度更小的宽度。因此，部分暴露第一半导体层241使得可以防止在栅线221和数据线261之间的电短路。
第二透明金属层291也在从栅线221延伸的栅焊盘277上形成，其如上所述地形成栅焊盘上电极297。
第二透明金属层291也在从数据线261延伸的数据焊盘278上形成，其如上所述地形成数据焊盘上电极298。
第二透明金属层291也在电容上电极265上形成。因此，在电容上电极265上的第二透明金属层291延伸至像素电极281并且因此它与像素电极281接触，使得它可以从其中接收信号。
为了使漏极263和像素电极281可以彼此电连接，围绕从漏极263延伸至像素电极281的第二透明金属层291形成间壁293。
可以通过层叠栅绝缘层230和第一半导体层241形成间壁293。
间壁293可以形成为条状、希腊字母Г状、字母L状、三边方形状等等。
间壁293可以具有有棱的转角或圆角。
在构图第二透明金属层291中，在湿蚀刻工艺期间，间壁293起到防止产生由第二透明金属层291的翘起所引起的缺陷的作用。
因此，间壁293接近第二透明金属层291形成，使得它可以防止由于蚀刻溶液导致的第二透明金属层291转角的翘起现象。
以下，参照附图示出根据本发明用于LCD器件的阵列基板的制造方法。
图5A至5E是示出根据本发明用于制造LCD器件的阵列基板的方法的截面图。图5A至5E示出沿图3的线II-II’和线III-III’提取的对应截面图的各个部分。
参照图5A，利用第一掩模工艺，在基板210上顺序地形成由透明导电材料形成的第一透明金属层281a、第一栅金属层222a和第二栅金属层222b。其后，构图第一透明金属层281a以及第一和第二栅金属层222a和222b，使得形成栅线221和栅极222，其中栅线221和栅极222都包括顺序层叠的第一透明金属层281a以及第一和第二栅金属层222a和222b。去除在基板210的预定区域上形成的第一和第二栅金属层222a和222b从而形成像素电极281。
透明导电材料可以由选自以下的一种材料形成：铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟氧化锌(ITZO)。
通过连续沉积选自铜、铝、铝合金诸如铝钕、钼、铬、钛、钽和钼钨的金属材料形成第一和第二栅金属层222a和222b。
第一栅金属层222a可以由以上列举的金属材料中的低电阻金属形成，例如铝合金。
第二栅金属层222b可以由可以保护第一栅金属层222a的屏障金属诸如钼等形成。
虽然没有在附图中示出第一掩模工序，以下将对其详细说明。
首先，第一掩模工序利用衍射掩模或半色调掩模进行。在顺序层叠第一透明金属层281a和第一和第二栅金属层222a和222b的基板210上形成第一光刻胶层后，将衍射掩模或半色调掩模定位在基板210上。
半色调掩模包括完全传输光的透射区、完全阻隔光的阻隔区以及部分传输光的透反区(transflective region)。衍射掩模包括利用当经过衍射光栅发生光衍射的原理部分传输光的衍射区，而不是半透明的区域。
因此，利用衍射掩模或半色调掩模曝光并显影第一光刻胶层，从而形成具有台阶的第一光刻胶图案。
通过利用第一光刻胶图案作为掩模的蚀刻工序，构图第一透明金属层281a以及第一和第二栅金属层222a和222b，从而形成具有第一透明金属层281a以及层叠其上的栅金属层222a和222b的栅线221、栅极222、栅焊盘277和通过去除栅金属层222a和222b形成的像素电极281。
这里，一部分栅线221形成为电容下电极255。
随后，参照图5B，在形成栅线221和像素电极281的基板210上顺序形成栅绝缘层230、第一半导体层241、第二半导体层243、数据金属层260。
这里，第一半导体层241由非晶硅形成，第二半导体层243由注入杂质的硅层形成。
参照图5C，利用第二掩模工序构图第一和第二半导体层241和243以及数据金属层260。
在形成栅绝缘层230、半导体层240和数据金属层260的基板210上形成第二光刻胶图案。
利用第二光刻胶图案构图栅绝缘层230、第一和第二半导体层241和243、数据金属层260，从而形成与栅线221相交的数据线261，从数据线261延伸的源极和漏极(未彼此分离)，在部分栅线221和像素电极281上形成电容上电极265，在数据线261一端形成数据焊盘278，以及栅焊盘接触孔253。在此，利用第二掩模图案构图栅绝缘层230、第一和第二半导体层241和243和数据金属层260，从而形成暴露一部分岛状栅焊盘277的栅接触孔253。
在数据线与栅线交叉的区域，数据线可以具有朝栅线突出的部分。
因此，可以防止在构图第二透明金属层时，由于掩模的错位引起的电短路。
在像素电极281上的薄膜晶体管区域附近，形成具有预定形状的间壁293，其中间壁293由栅绝缘层230、第一和第二半导体层241和243以及数据金属层图案260构成。
间壁293可以形成为条形、希腊字母Г形、字母L形、三边方形等等，其增强漏极263和像素电极281之间的电接触。
同时，通过全面蚀刻(blanket etching)构图栅绝缘层230、第一和第二半导体层241和243以及数据金属层260，使得可以暴露部分像素电极281、栅线221和基板210。
其后，参见附图5D，在基板210的整个表面上形成第二透明金属层291，其中第二透明金属层291由透明导电材料形成。然后，在第二透明金属层291上形成第三光刻胶层，并且然后利用第三掩模工序将它构图成预定形状。随后，利用构图的第三光刻胶层将第二透明金属层构图为所需结构。
第二透明金属层291可以选自：铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡氧化锌(ITZO)。
第二透明金属层291与数据线261接触，并且延伸到在数据线261一端形成的数据焊盘278，从而形成数据焊盘上电极298。
第二透明金属层291也与栅线221接触。此外，第二透明金属层291具有暴露一部分在栅线221和数据线261彼此交叉的区域的栅线221的切口部分。因此，可以防止栅线221和数据线261之间的电短路。
形成第二透明金属层291，使得它延伸到在栅线221一端形成的栅焊盘277，并且作为栅焊盘上电极297的第二透明金属层291通过栅焊盘接触孔253与栅焊盘277接触。
而且，第二透明金属层291也在从数据线261延伸的源极262和漏极263上形成，源极262和漏极263没有彼此隔开。这里，源极262上的第二透明金属层291与漏极263上的第二透明金属层291隔开，从而配置沟道区域。
在漏极263上形成的第二透明金属层291延伸到像素电极281，其中间壁293在其附近形成。
因此，第二透明金属层291不是仅仅与漏极263直接接触，而是也与像素电极281直接接触。因此，可以传送信号而不用附加的接触孔。
形成第二透明金属层291以与电容上电极265直接接触，并且第二透明金属层291延伸到像素电极281，使得可以将像素电极281的信号施加到第二透明金属层291和电容上电极265。
不在像素电极281上形成第二透明金属层291，并且在第二透明金属层291的蚀刻过程中，不蚀刻构成像素电极281的第一透明金属层281a。
原因是第一透明金属层281a的蚀刻特性变得与第二透明金属层291不同，即使它们由相同的材料形成。详细地说，在对其构图处理之后，第一透明金属层281a继续经受了高温处理。因此，第一透明金属层281a被多晶化，使得蚀刻性能完全不同于第二透明金属层291。因此，即使使用用于蚀刻第二透明金属层291的蚀刻溶液，第一透明金属层281a也不被蚀刻。
同时，通过湿刻工序构图第二透明金属层291。作为一种湿刻工序类型，在蚀刻过程中，当沿一个方向移动基板时，蚀刻溶液用喷嘴喷射。
因为蚀刻溶液根据基板的移动朝优选方向喷射，可能发生第二金属层291的转角相对于喷射方向翘起的问题。形成为用于将漏极263和像素电极281彼此电连接的小型图案的第二透明金属层291，其翘起从而在像素中引起致命缺陷。然而，根据本发明，借助于间壁293，可以防止由蚀刻溶液引起的第二透明金属层291的翘起。
在构图第二透明金属层291之后，利用第二透明金属层291的图案作为掩模形成沟道层。
具体地说，栅绝缘层230、第一和第二半导体层241和243、数据金属层260连续地沉积在源极262和漏极263所连接的TFT区域上。在源极262和漏极263上，形成第二透明金属层291，使得它们彼此隔开预定距离。因此，利用第二透明金属层291作为掩模蚀刻数据金属层260和第二半导体层243，形成沟道区域。
因此，蚀刻通过在栅线221上形成的第二透明金属层291的切口部分暴露的第一栅金属层222a，使得暴露第二栅金属层222b。
在数据金属层260的蚀刻期间，因为它们具有彼此不同的蚀刻特性，第二栅金属层222b不被蚀刻。
同时，在从数据线261向栅线221突出的部分上不形成第二透明金属层291。因此，利用突出部分作为掩模蚀刻数据金属层260和第二半导体层243以暴露第一半导体层241。
此外数据线262从数据线261向栅线221突出，在数据线261上可以形成第二透明金属层291使得在数据线261和221的交叉点具有比在数据线261上的第二透明金属层291的宽度更小的宽度。因此，部分暴露第一半导体层241，从而可以防止栅线221和数据线261之间的电短路。
最后，参照附图5E，在基板210上进行等离子处理。这里，将通过沟道暴露的第一半导体层241的表面暴露于Ox等离子体诸如O2等离子体或Nx等离子诸如N2等离子体，使得离子Ox或Nx与包含在半导体层240中的硅(Si)起化学反应。因此，在第一半导体层241上形成由SiO2和SiNx之一形成的沟道保护层244。
沟道保护层244防止沟道损坏。
此外，沟道保护层244具有防止产品缺陷和增强图像质量的效果。
在本发明中，因为阵列基板的保护层不是额外形成，而是在形成沟道保护层时通过形成氧化层或氮化层形成，不需要附加设备和材料。此外，可以减少制造成本使得获得薄的LCD器件。
如上所述，根据本发明的用于LCD器件的阵列基板可以通过三次掩模工序形成。因为掩模工序伴随涂覆、曝光和显影以及蚀刻光刻胶层多种工序，本发明减少掩模工序使得可以改善成品率。此外，可以大幅降低制造成本，使得在加工期间减少缺陷率。
图6是根据本发明的共平面开关(IPS)模式LCD器件的平面图。
这里，相同的附图标记指代与图3和图4中相同的元件。
参照图6，根据本发明的用于共平面开关(IPS)LCD器件的阵列基板310包括多条栅线321、公共线382和数据线361。沿预定方向延伸的多条栅线321彼此隔开预定距离，而且彼此平行设置。公共线382靠近栅线321，并被沿预定方向设置。数据线361与栅线321和公共线382交叉，特别地，数据线361和栅线321彼此交叉以限定像素区P。
在像素区P中，形成平行于栅线321的公共线，以及连接到公共线382的公共电极383。
公共电极383由多个垂直于公共线382延伸的垂直部分以及连接多个垂直部分的水平部分构成。
像素电极381在公共电极383的垂直部分之间以垂直图案的形状交替形成。
栅线321、公共线382和公共电极383可以通过在基板上连续地沉积第一透明金属层、第一栅金属层322a和第二栅金属层形成。像素电极381可以由第一透明金属层形成。也就是说，像素电极381利用第一掩模通过衍射工艺形成。
在形成有栅线321、公共线382、公共电极383和像素电极381的基板310上顺序层叠栅绝缘层、半导体层340、数据金属层360。此后，栅绝缘层、半导体层340和数据金属层360通过第二掩模工序利用全面蚀刻过程构图，从而形成与栅线321交叉的数据线361，从数据线361延伸的源极362和漏极363，从漏极363延伸的电容上电极365。这里，电容上电极365在电容下电极355上形成，其中栅绝缘层夹在其间。
在此，数据线361、像素电极381、公共电极383可以形成为具有一个或多个折点的Z字形状。
数据线361沿预定方向延伸，从而形成数据焊盘378。栅绝缘层、第一和第二半导体层、数据金属层图案360形成为岛状，并形成栅焊盘接触孔353以暴露部分栅焊盘377。
随后，通过第三掩模工序在基板310上形成第二透明金属层391的图案。
形成第二透明金属层391，使得它与数据线361和数据焊盘378直接接触，并且第二透明金属层391也形成为与栅线321和栅焊盘377直接接触。
为了防止在栅线321上形成的第二透明金属层391与在数据线361上形成的第二透明金属层391电连接，在栅线321和数据线361彼此交叉的区域处，切除在栅线321上的一部分第二透明金属层391从而形成切口部分。
因此，蚀刻掉通过切口部分暴露的栅线321的第二栅极金属层322b，使得可以暴露第一栅极金属层322a。
此外，第二透明金属层391与公共线382直接接触，并且第二透明金属层391具有预定切口部分以防止与在数据线361上形成的第二透明金属层391电短路。
形成公共线382，从而蚀刻通过切口部分暴露的第二栅金属层、并且暴露第一栅金属层322a。
可以在公共电极383上形成第二透明金属层。可替代的，在公共电极383中不形成第二透明金属391，而是蚀刻第二栅金属层以形成第一栅金属层322a。
在源极362上的第二透明金属层391从漏极363上的第二透明金属层391隔开。在源极362和漏极363之间形成沟道层。在沟道层上，形成由硅的氮化物或硅的氧化物形成的沟道保护层。
第二透明金属层391从漏极363延伸至像素电极381的多个垂直图案，从而像素电极381和漏极363彼此电连接。
在将像素电极381连接到漏极363的第二透明金属层391的附近，形成间壁393，其由栅绝缘层和半导体层340构成。
间壁393可形成为条形、希腊字母Г形、三边方形等。在构图第二透明金属层391时，间壁393起到防止由第二透明金属层图案根据湿蚀刻方向翘起导致的接触缺陷的作用。
第二透明金属层391也在电容上电极365上形成。
另外，第二透明金属层391在栅焊盘377上形成为栅焊盘上电极365，使得其与栅焊盘接触孔353接触。
具有上述结构的IPS模式LCD器件可以通过三次掩模工序制造。
根据本发明，LCD器件可以提供如下多种有利效果。
第一，因为根据本发明，LCD器件可以仅通过三次掩模工序制造，所以简化了制造工艺并且减少了掩模数量，从而可以最大限度降低制造成本并改善成品率。
第二，可以防止在构图用于使漏极和像素电极彼此接触的透明金属层时由喷射湿蚀刻溶液引起的透明金属材料的翘起现象。因此，可以防止像素缺陷，从而可以提高产品可靠性。
第三，本发明可以用于公共电极和像素电极一起形成在阵列基板上的IPS模式LCD器件的阵列基板，从而简化制造过程并降低制造成本。
第四，形成TFT的沟道保护层，从而防止沟道缺陷并改善图像质量。
第五，阵列基板的保护层不是额外形成，而是在形成沟道保护层时通过形成氧化层形成。因此，不需要附加的设备和材料，从而可以降低材料成本并获得薄的LCD器件。
显然，熟悉本领域的技术人员可以对本发明进行改进和修改。因此，本发明意欲覆盖落入所附权利要求及其等效范围内的本发明的所有改进和变型。

Claims (39)

1.一种用于液晶显示器件的阵列基板，包括：
在基板上形成的栅线，以及从所述栅线延伸的栅极；
与所述栅线交叉的数据线，其中所述数据线由栅绝缘层、半导体层和数据金属层构成；
像素电极，其由在所述栅线和所述数据线交叉限定的像素处的第一透明金属层形成；
从所述数据线延伸的源极以及与所述源极隔开预定距离以暴露沟道的漏极；以及
在所述数据线、所述源极和所述漏极上形成且与所述数据线、所述源极和所述漏极直接接触的第二透明金属层图案，其中所述第二透明金属层将所述漏极和所述像素电极彼此连接。
2.根据权利要求1所述的阵列基板，其特征在于，在所述栅线上形成与之直接接触的所述第二透明金属层图案。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二透明金属层图案在所述栅线和所述数据线彼此交叉的区域的所述栅线上具有预定切口部分，其中所述栅线上的所述第二透明金属层图案与所述数据线上的所述第二透明金属层图案隔开。
4.根据权利要求1所述的阵列基板，其特征在于，还包括在源极和漏极之间暴露的沟道的半导体层上由硅氧化物或硅氮化物形成的沟道保护层。
5.根据权利要求1所述的阵列基板，其特征在于，所述栅线和所述栅极是通过顺序沉积所述第一透明金属层、第一栅金属层和第二栅金属层形成的。
6.根据权利要求1所述的阵列基板，其特征在于，电容电极设置在部分所述栅线中，所述电容电极，包括：
用作所述栅线的电容下电极；
在所述电容下电极上形成为电介质的栅绝缘层；以及
包括在所述栅绝缘层上形成的所述半导体层、所述数据金属层和所述第二透明金属层的电容上电极。
7.根据权利要求1所述的阵列基板，其特征在于，所述数据线在所述数据线与所述栅线交叉位置处朝所述栅线突出，从而暴露所述半导体层。
8.根据权利要求1所述的阵列基板，其特征在于，还包括在所述像素电极上的所述第二透明金属层附近形成的间壁。
9.根据权利要求8所述的阵列基板，其特征在于，所述间壁包括顺序叠置的所述栅绝缘层和所述半导体层。
10.根据权利要求8所述的阵列基板，其特征在于，所述间壁形成为使得其具有条形、希腊字母Γ形和三边方形中至少一种形状。
11.根据权利要求1所述的阵列基板，其特征在于，还包括在所述数据线一端形成的数据焊盘，其中所述数据焊盘与所述数据线和所述第二透明金属层直接接触。
12.根据权利要求1所述的阵列基板，其特征在于，所述第一透明金属层由晶态透明导电材料形成。
13.根据权利要求1所述的阵列基板，其特征在于，所述第一和第二透明金属层具有彼此不同的蚀刻特性。
14.根据权利要求1所述的阵列基板，其特征在于，第一栅金属层和所述数据金属层具有彼此不同的蚀刻特性。
15.一种用于制造液晶显示器件的阵列基板的方法，包括：
形成由第一透明金属层、第一栅金属层和第二栅金属层顺序叠置构成的栅线，从所述栅线延伸的栅极以及由所述第一透明金属层形成的像素电极；
在所述基板上沉积栅绝缘层、半导体层和数据金属层；
构图所述栅绝缘层、所述半导体层和所述数据金属层，以形成与所述栅线交叉的数据线和从所述数据线延伸的源极和漏极，其中在所述栅极上方所述源极和所述漏极彼此连接；
在所述基板上形成第二透明金属层；
构图第二透明金属层以在所述数据线、所述源极、所述漏极和一部分所述像素电极上形成第二透明金属层图案；以及
利用所述第二透明金属层为掩模蚀刻所述数据金属层，以暴露所述源极和所述漏极之间的所述半导体层。
16.根据权利要求15所述的方法，其特征在于，所述第二透明金属层图案形成为在所述栅线和所述数据线彼此交叉的区域的所述栅线上方具有切口部分，其中所述栅线上的所述第二透明金属层图案与所述数据线上的所述第二透明金属层图案隔开。
17.根据权利要求16所述的方法，其特征在于，所述切口部分暴露所述第一栅金属层。
18.根据权利要求15所述的方法，其特征在于，还包括：在利用所述第二透明金属层作为掩模蚀刻所述数据金属层以暴露所述源极和所述漏极之间的所述半导体层之后，将所述半导体层暴露于等离子气体以形成氧化物或氮化物层。
19.根据权利要求15所述的方法，其特征在于，还包括：在由所述第一透明金属层形成所述像素电极之后，晶体化所述第一透明金属层。
20.根据权利要求15所述的方法，其特征在于，所述构图所述栅绝缘层、所述半导体层和所述数据金属层以形成与所述栅线交叉的所述数据线的步骤，还包括在所述像素电极上形成的所述第二透明金属层图案附近形成间壁，所述间壁具有所述栅绝缘层和所述半导体层的层叠结构。
21.根据权利要求15所述的方法，其特征在于，在所述栅线一端形成的所述栅焊盘上，所述半导体层和所述数据金属层形成为岛状，所述栅绝缘层夹在所述栅焊盘和所述半导体层之间。
22.根据权利要求15所述的方法，其特征在于，在所述像素电极上形成的所述第二透明金属层将所述漏极和所述像素电极彼此电连接。
23.根据权利要求15所述的方法，其特征在于，所述第二透明金属层和所述第一透明金属层具有彼此不同的蚀刻特性。
24.根据权利要求15所述的方法，其特征在于，在利用所述第二透明金属层作为所述掩模蚀刻所述数据金属层以暴露所述源极和所述漏极之间的所述半导体层中，所述第二栅金属层被蚀刻。
25.一种用于液晶显示器件的阵列基板，包括：
在基板上形成的栅线，以及从所述栅线延伸的栅极；
平行于所述栅线形成的公共线，和从所述公共线分叉的多个公共电极；
与所述栅线交叉的数据线，其中所述数据线由栅绝缘层和半导体层的层叠图案上的数据金属层形成；
多个像素电极，由所述栅线和所述数据线交叉限定的像素处的第一透明金属层形成，其中所述多个像素电极和所述公共电极交替形成；
从所述数据线延伸的源极和与所述源极隔开预定距离以暴露沟道的漏极；以及
在所述数据线、所述源极和所述漏极上形成且与所述数据线、所述源极和所述漏极直接接触的第二透明金属层图案，其中所述第二透明金属层将所述漏极和所述多个像素电极彼此相连。
26.根据权利要求25所述的阵列基板，其特征在于，通过连续沉积所述第一透明金属层和第一和第二栅金属层形成所述栅线和所述公共线。
27.根据权利要求25所述的阵列基板，其特征在于，在所述栅线和所述公共线上形成所述第二透明金属层图案。
28.根据权利要求25所述的阵列基板，其特征在于，在所述栅线和所述数据线彼此交叉的区域的所述栅线上，以及所述公共线和所述数据线彼此交叉的区域的所述公共线上，所述第二透明金属层图案具有预定切口部分，其中所述栅线上的所述第二透明金属层图案与所述数据线上的所述第二透明金属层图案电气地断开。
29.根据权利要求25所述的阵列基板，其特征在于，还包括在源极和漏极之间暴露的沟道的半导体层上由硅氧化物或硅氮化物形成的沟道保护层。
30.根据权利要求26所述的阵列基板，其特征在于，所述漏极和所述多个像素电极通过所述第二透明金属层彼此电连接。
31.根据权利要求25所述的阵列基板，其特征在于，还包括在像素电极上第二透明金属层附近形成的间壁。
32.一种制造用于液晶显示器件的阵列基板的方法，包括：
形成用第一透明金属层、第一栅金属层和第二栅金属层顺序层叠构成的栅线，从所述栅线延伸的栅极，平行于所述栅线形成的公共线，从所述公共线分叉的多个公共电极，以及由所述第一透明金属层形成的多个像素电极，所述多个像素电极和所述公共电极交替形成；
在基板上连续沉积栅绝缘层、半导体层和数据金属层；
构图所述栅绝缘层、所述半导体层和所述数据金属层，以形成与所述栅线交叉的数据线以及从所述数据线延伸的源极和漏极，其中所述源极和所述漏极在所述栅极上彼此相连；
在所述基板上形成第二透明金属层；
构图所述第二透明金属层以在所述数据线、所述源极、所述漏极和部分所述多个像素电极上形成第二透明金属层图案；以及
利用所述第二透明金属层为掩模蚀刻所述数据金属层以暴露所述源极和所述漏极之间的所述半导体层。
33.根据权利要求32所述的方法，其特征在于，所述漏极和所述多个像素电极通过所述第二透明金属层彼此电连接。
34.根据权利要求32所述的方法，其特征在于，所述第二透明金属层图案是附加形成在所述公共电极上的。
35.根据权利要求32所述的方法，其特征在于，还包括：在利用所述第二透明金属层作为掩模蚀刻所述数据金属层以暴露所述源极和所述漏极之间的所述半导体层的步骤之后，将所述半导体层暴露于等离子气体以形成氧化物或氮化物层。
36.根据权利要求32所述的方法，其特征在于，所述构图所述栅绝缘层、所述半导体层和所述数据金属层以形成所述数据线的步骤，还包括在所述像素电极上形成的所述第二透明金属层图案附近形成间壁，所述间壁具有所述栅绝缘层和所述半导体层的层叠结构。
37.根据权利要求32所述的方法，其特征在于，在所述像素电极上形成的所述第二透明金属层将所述漏极和所述像素电极彼此电连接。
38.根据权利要求32所述的方法，其特征在于，所述第二透明金属层和所述第一透明金属层具有彼此不同的蚀刻特性。
39.根据权利要求32所述的方法，其特征在于，在利用所述第二透明金属层作为所述掩模蚀刻所述数据金属层以暴露所述源极和所述漏极之间的所述半导体层中，所述第二栅金属层被蚀刻。
CNB2006101606601A 2006-02-15 2006-11-29 用于液晶显示器件的阵列基板及其制造方法 Expired - Fee Related CN100514165C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060014596A KR101221261B1 (ko) 2006-02-15 2006-02-15 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR1020060014596 2006-02-15

Publications (2)

Publication Number Publication Date
CN101021656A CN101021656A (zh) 2007-08-22
CN100514165C true CN100514165C (zh) 2009-07-15

Family

ID=38367463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101606601A Expired - Fee Related CN100514165C (zh) 2006-02-15 2006-11-29 用于液晶显示器件的阵列基板及其制造方法

Country Status (4)

Country Link
US (2) US7811870B2 (zh)
JP (1) JP4644179B2 (zh)
KR (1) KR101221261B1 (zh)
CN (1) CN100514165C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR20080108223A (ko) * 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101419233B1 (ko) * 2007-12-14 2014-07-16 엘지디스플레이 주식회사 액정 전계 렌즈 및 이를 이용한 입체 표시 장치
TWI397130B (zh) 2008-06-10 2013-05-21 Chunghwa Picture Tubes Ltd 畫素結構的製作方法以及畫素結構
CN101621039B (zh) * 2008-07-01 2011-02-09 中华映管股份有限公司 像素结构的制作方法以及像素结构
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
KR101050461B1 (ko) 2009-04-23 2011-07-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR101717933B1 (ko) * 2010-04-14 2017-03-21 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
KR101853033B1 (ko) * 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102068275B1 (ko) * 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102052170B1 (ko) 2013-04-02 2019-12-05 삼성디스플레이 주식회사 표시 기판
US9869917B2 (en) * 2014-08-07 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122089A (ja) * 1998-10-15 2000-04-28 Sharp Corp 液晶表示装置
CN1462901A (zh) * 2002-05-28 2003-12-24 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法
CN1522470A (zh) * 2001-07-02 2004-08-18 出光兴产株式会社 Tft基板、使用它的液晶显示装置及其制造方法
CN1585088A (zh) * 2003-08-21 2005-02-23 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
CN1607445A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 水平电场施加型液晶显示板及其制造方法
CN1632675A (zh) * 2005-01-19 2005-06-29 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
CN1716057A (zh) * 2005-08-03 2006-01-04 广辉电子股份有限公司 液晶显示装置基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR101126396B1 (ko) 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
TWI240111B (en) * 2004-11-11 2005-09-21 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
TWI303487B (en) * 2006-06-13 2008-11-21 Au Optronics Corp Method for manufactruring an array substate of a transflective liquid crystal display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122089A (ja) * 1998-10-15 2000-04-28 Sharp Corp 液晶表示装置
CN1522470A (zh) * 2001-07-02 2004-08-18 出光兴产株式会社 Tft基板、使用它的液晶显示装置及其制造方法
CN1462901A (zh) * 2002-05-28 2003-12-24 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法
CN1585088A (zh) * 2003-08-21 2005-02-23 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
CN1607445A (zh) * 2003-10-14 2005-04-20 Lg.菲利浦Lcd株式会社 水平电场施加型液晶显示板及其制造方法
CN1632675A (zh) * 2005-01-19 2005-06-29 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
CN1716057A (zh) * 2005-08-03 2006-01-04 广辉电子股份有限公司 液晶显示装置基板的制造方法

Also Published As

Publication number Publication date
CN101021656A (zh) 2007-08-22
JP4644179B2 (ja) 2011-03-02
US20070187689A1 (en) 2007-08-16
US8178881B2 (en) 2012-05-15
KR20070082157A (ko) 2007-08-21
US7811870B2 (en) 2010-10-12
JP2007219493A (ja) 2007-08-30
KR101221261B1 (ko) 2013-01-11
US20110012120A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
CN100514165C (zh) 用于液晶显示器件的阵列基板及其制造方法
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
CN100580531C (zh) 液晶显示器件及其制造方法
CN1797773B (zh) 薄膜晶体管阵列基板及其制造方法
US6531392B2 (en) Method of forming a thin film transistor array panel using photolithography techniques
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
KR101058461B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
US8278157B2 (en) Methods for fabricating array substrates
CN101206361B (zh) 液晶显示器件及其制造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
CN100514640C (zh) 薄膜晶体管阵列面板及其制造方法
CN100464235C (zh) 液晶显示器件及其制造方法
KR100729783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JP2001343659A (ja) アクティブマトリクス型液晶表示パネルおよびその製造方法
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20020094809A (ko) 액정표시장치의 제조방법
KR20020056076A (ko) 액정표시장치 및 그 제조방법
KR101144706B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
KR100642721B1 (ko) 액정 표시장치 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20171129

CF01 Termination of patent right due to non-payment of annual fee