KR101325170B1 - 표시장치용 어레이 기판 및 그 제조방법 - Google Patents
표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101325170B1 KR101325170B1 KR1020100066077A KR20100066077A KR101325170B1 KR 101325170 B1 KR101325170 B1 KR 101325170B1 KR 1020100066077 A KR1020100066077 A KR 1020100066077A KR 20100066077 A KR20100066077 A KR 20100066077A KR 101325170 B1 KR101325170 B1 KR 101325170B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- region
- electrode
- active layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 228
- 229920002120 photoresistant polymer Polymers 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 40
- 238000002834 transmittance Methods 0.000 description 14
- 201000009310 astigmatism Diseases 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 기판과; 상기 기판 상부에 형성되고 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 게이트 전극, 상기 게이트 전극 상부의 게이트 절연막, 상기 게이트 절연막 상부의 액티브층, 상기 액티브층 상부의 오믹 콘택층, 상기 오믹 콘택층 상부의 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극에 연결되는 화소전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극은 서로 이격되어 이격영역을 정의하고, 상기 이격영역은 서로 상이한 방향의 제1 내지 제3영역으로 구성되고, 상기 제1 내지 제3영역 중 적어도 하나의 영역에서는 상기 액티브층이 제거되는 표시장치용 어레이 기판을 제공한다.
Description
본 발명은 표시장치용 어레이 기판에 관한 것으로, 더욱 상세하게는 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
이들 평판표시장치 중에서, 서로 교차하는 게이트 배선 및 데이터 배선에 의하여 정의되는 화소영역이 매트릭스 형태로 배치되고, 각 화소영역에는 박막트랜지스터(thin film transistor: TFT)와 같은 스위칭 소자와 화소전극이 형성되며, 각 화소영역에 인가되는 데이터 신호가 스위칭 소자에 의하여 제어되는 액티브 매트릭스(active matrix) 타입 표시장치가 널리 사용되고 있다.
이러한 액티브 매트릭스 타입 표시장치는, 게이트 배선, 데이터 배선, 스위칭 소자 및 화소전극이 형성되는 어레이 기판을 포함하는데, 이에 대하여 도면을 참조하여 설명한다.
도 1은 종래의 표시장치용 어레이 기판의 평면도이다.
도 1에 도시한 바와 같이, 기판(10) 상부에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(20) 및 데이터 배선(30)이 형성되고, 박막트랜지스터(T)는 게이트 배선(20) 및 데이터 배선(30)에 연결된다.
박막트랜지스터(T)는 게이트 전극(22), 액티브층(26), 소스 전극(32) 및 드레인 전극(34)으로 구성되는데, 게이트 전극(22)은 게이트 배선(20)에 연결되고 소스 전극(32)은 데이터 배선(30)에 연결되며, 드레인 전극(34)은 소스 전극(32)과 이격된다.
그리고, 화소영역(P)에는 드레인 콘택홀(38)을 통하여 박막트랜지스터(T)의 드레인 전극(34)에 연결되는 화소전극(40)이 형성된다.
여기서, 소스 전극(32) 및 드레인 전극(34) 사이의 이격영역(SR)은 U자 형태를 가지는데, 이격영역(SR)에는 액티브층(26)이 노출되며, 노출된 액티브층(26)은 박막트랜지스터(T)의 채널로 작용한다.
이러한 종래의 표시장치용 어레이 기판의 단면구조를 도면을 참조하여 설명한다.
도 2는 도 1의 절단선 II-II에 따른 단면도이고, 도 3은 도 1의 절단선 III-III에 따른 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 기판(10) 상부에는 게이트 배선(20)과, 게이트 배선(20)에 연결되는 게이트 전극(22)이 형성되고, 게이트 배선(20) 및 게이트 전극(22) 상부에는 게이트 절연막(24)이 형성된다.
게이트 전극(22)에 대응되는 게이트 절연막(24) 상부에는 순수 실리콘(intrinsic silicon) 등으로 이루어지는 액티브층(26)이 형성되고, 액티브층(26) 상부에는 불순물 실리콘(impurity-doped silicon) 등으로 이루어지는 오믹 콘택층(28)이 형성된다.
그리고, 오믹 콘택층(28) 상부에는 데이터 배선(30), 소스 전극(32) 및 드레인 전극(34)이 형성되고, 데이터 배선(30), 소스 전극(32) 및 드레인 전극(34) 상부에는 보호막(36)이 형성되며, 보호막(36) 상부에는 화소전극(40)이 형성된다.
보호막(36)은 드레인 전극(34)을 노출하는 드레인 콘택홀(38)을 포함하고, 화소전극(40)은 드레인 콘택홀(38)을 통하여 드레인 전극(34)에 연결된다.
여기서, 공정수 저감 및 제조비용 저감을 위하여 액티브층(26), 오믹 콘택층(28), 소스 전극(32), 드레인 전극(34) 및 데이터 배선(30)은 반투과부를 포함하는 하나의 포토 마스크를 이용하는 사진식각공정(photolithographic process)을 통하여 형성될 수 있는데, 이를 도면을 참조하여 설명한다.
도 4a는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 포토 마스크를 도시한 도면이고, 도 4b는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면이고, 도 4c는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면으로, 도 1 내지 도 3을 함께 참조하여 설명한다.
액티브층(26), 오믹콘택층(28), 데이터 배선(30), 소스 전극(32) 및 드레인 전극(34)을 형성하기 위하여, 게이트 절연막(24) 상부에 순수 실리콘층(미도시), 불순물 실리콘층(미도시), 금속층(미도시)을 순차적으로 형성하고, 금속층 상부에 포토레지스트(photoresist: PR)층을 형성한 후, 포토레지스트층 상부에 포토 마스크(M)를 배치하여 포토레지스트층을 노광하고 노광된 포토레지스트층을 현상한다.
도 4a에 도시한 바와 같이, 포토 마스크(M)는 가장 낮은 투과율을 갖는 차단부(BA), 차단부(BA)의 투과율보다 높은 투과율을 갖는 반투과부(HTA) 및 가장 높은 투과율을 갖는 투과부(TA)를 포함하는데, 차단부(BA)는 데이터 배선(30), 소스 전극(32) 및 드레인 전극(34)에 대응되고, 반투과부(HTA)는 소스 전극(32) 및 드레인 전극(34) 사이의 이격영역(SR)에 대응되고, 투과부(TA)는 데이터 배선(30), 소스 전극(32), 드레인 전극(34) 및 이격영역(SR)을 제외한 나머지 영역에 대응된다.
도 4b에 도시한 바와 같이, 노광된 포토레지스트층을 현상하면 금속층 상부에 포토레지스트 패턴(60)이 형성된다.
이때, 포토레지스트 패턴(60)은 차단부(BA)에 대응되는 제1포토레지스트 패턴(60a)과 반투과부(HTA)에 대응되는 제2포토레지스트 패턴(60b)을 포함하는데, 차단부(BA)의 투과율이 반투과부(HTA)의 투과율보다 낮으므로, 제1포토레지스트 패턴(60a)의 두께는 제2포토레지스트 패턴(60b)의 두께보다 크게 된다.
그 다음에, 제1 및 제2포토레지스트 패턴(60a, 60b)를 식각 마스크로 이용하여 금속층, 불순물 실리콘층, 순수 실리콘층을 순차적으로 식각하여 데이터 배선(30) 및 소스 드레인 패턴(미도시)을 형성한다.
소스 드레인 패턴은 소스 전극(32), 드레인 전극(34), 소스 전극(32) 및 드레인 전극(34) 사이의 이격영역(SR)에 대응되는 형태의 패턴이다.
이때, 데이터 배선(30) 및 소스 드레인 패턴 하부에는 불순물 실리콘 패턴(미도시)과 액티브층(26)이 형성된다.
그 다음에, 애싱(ashing) 공정 등을 통하여, 제1포토레지스트 패턴(60a)은 부분적으로 제거하고, 제2포토레지스트 패턴(60b)은 완전히 제거함으로써, 남아있는 제1포토레지스트 패턴(60a) 사이로 이격영역(SR)의 소스 드레인 패턴이 노출된다.
그 다음에, 남아있는 제1포토레지스트 패턴(60a)을 식각 마스크로 이용하여 소스 드레인 패턴 및 불순물 실리콘 패턴을 식각한다.
그 결과, 도 4c에 도시한 바와 같이, 데이터 배선(30), 소스 전극(32), 드레인 전극(34), 소스 전극(32) 및 드레인 전극(34) 하부의 오믹 콘택층(28), 오믹 콘택층(28) 하부에 위치하며 소스 전극(32) 및 드레인 전극(34) 사이로 노출되는 액티브층(26)이 형성된다.
이때, 오믹 콘택층(28) 및 액티브층(26)은 소스 전극(32) 및 드레인 전극(34) 하부뿐만 아니라 데이터 배선(30) 하부에도 형성된다.
여기서, 소스 전극(32) 및 드레인 전극(34) 사이의 이격영역(SR)을 U자 형태로 형성하는 이유는 제한된 면적에서 박막트랜지스터(T)의 구동능력을 향상하기 위함이다. 즉, 이격영역(SR)을 통하여 노출되는 액티브층(26)이 박막트랜지스터(T)의 채널역할을 하도록 함으로써, 제한된 면적 내에서 채널의 폭(channel width)을 극대화하고 채널의 길이(channel length)를 극소화한다.
이에 따라, 채널의 폭에 비례하고 채널의 길이에 반비례하는 박막트랜지스터의 전류가 극대화된다.
그런데, 도 4c에 도시한 바와 같이, U자 형태의 이격영역(SR)은 수평영역(HR), 대각영역(DR) 및 수직영역(VR)을 포함하며, 도 4a에 도시한 바와 같이, 이격영역(SR)에 대응되는 포토 마스크(M)의 반투과부(HTA)도 수평부(HA), 대각부(DA) 및 수직부(VA)를 포함한다.
이러한 포토 마스크(M)의 반투과부(HTA)를 통한 노광은, 포토레지스트가 화학반응을 시작하는 에너지(Eth)보다 낮은 에너지의 빛이 포토레지스트에 조사되는 것으로, 포토레지스트의 화학반응에 충분한 에너지(Eop)의 빛이 포토레지스트에 조사되는 투과부(TA)를 통한 노광보다 초점심도(depth of focus)가 비정상적으로 좁아지고, 비점수차(非點收差; astigmatism)가 심해지는 문제가 있다.
비점수차란, 광원으로부터 광학계에 입사한 광선의 수직성분 및 수평성분이 서로 다른 지점에서 초점을 가짐으로써 발생하는 수차인데, 특히, 수평영역(HR), 대각영역(DR) 및 수직영역(VR)을 포함하는 U자 형태의 이격영역(SR)을 반투과부(HTA)를 통한 노광으로 형성하고자 할 경우에는, 비점수차에 의하여 수평부(HA)의 초점심도, 대각부(DA)의 초점심도 및 수직부(VA)의 초점심도가 서로 상이하거나 매우 좁은 범위에서 공통되게 된다.
그 결과, 반투과부(HTA) 전체에서의 해상력이 불안정하게 되고, 노광공정의 공정마진이 감소한다.
즉, 반투과부(HTA)에 대응되는 제2포토레지스터 패턴(60b)이 수평영역(HR), 대각영역(DR) 또는 수직영역(VR)에서 원하는 두께로 형성되지 않게 되고, 그 결과 군집성 채널 오픈(channel open) 또는 채널 쇼트(channel short) 등의 불량이 발생할 수 있으며, 이를 방지하기 위하여 제1 및 제2포토레지스트 패턴(60a, 60b)를 제거하고 재작업할 경우 어레이 기판 제조의 공정 효율이 감소한다.
예를 들어, 제2포토레지스터 패턴(60b)이 부분적으로 완전히 제거된 경우, 애싱 공정 전의 식각공정에서 이격영역(SA) 일부의 금속층, 불순물 실리콘층, 순수 실리콘층이 제거되는 채널 오픈이 발생하고, 제2포토레지스터 패턴(60b)이 부분적으로 목표보다 큰 두께로 형성된 경우, 애싱 공정에서 제2포토레지스터 패턴(60b)의 일부가 잔류하여 애싱 공정 후의 식각공정에서 이격영역(SA) 일부의 금속층, 불순물 실리콘층, 순수 실리콘층이 잔류하는 채널 쇼트가 발생하는 문제가 있다.
본 발명은, 소스 전극 및 드레인 전극 사이에 정의되는 이격영역에 대응되는 박막트랜지스터의 채널을 서로 수직한 방향 중 하나를 배제하여 형성함으로써, 노광공정의 비점수차에 의한 채널 불량이 방지되고 노광공정의 공정마진이 개선되는 표시장치용 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은, 구동부와 표시부를 포함하는 표시장치용 어레이 기판에 있어서, 구동부 박막트랜지스터의 채널과 표시부 박막트랜지스터의 채널을 동일 방향으로 형성함으로써, 어레이 기판 전체에서 노광공정의 비점수차에 의한 채널 불량이 방지되고 노광공정의 공정마진이 개선되는 표시장치용 어레이 기판 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은, 기판과; 상기 기판 상부에 형성되고 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되고, 게이트 전극, 상기 게이트 전극 상부의 게이트 절연막, 상기 게이트 절연막 상부의 액티브층, 상기 액티브층 상부의 오믹 콘택층, 상기 오믹 콘택층 상부의 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극에 연결되는 화소전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극은 서로 이격되어 이격영역을 정의하고, 상기 이격영역은 서로 상이한 방향의 제1 내지 제3영역으로 구성되고, 상기 제1 내지 제3영역 중 적어도 하나의 영역에서는 상기 액티브층이 제거되는 표시장치용 어레이 기판을 제공한다.
여기서, 상기 게이트 전극은 상기 게이트 배선에 연결되고, 상기 소스 전극은 상기 데이터 배선에 연결되고, 상기 액티브층과 상기 오믹 콘택층은 상기 데이터 배선 하부에도 형성될 수 있다.
그리고, 상기 제1영역으로는 상기 액티브층이 노출되고, 상기 제2영역으로는 상기 액티브층 또는 상기 게이트 절연막이 노출되고, 상기 제3영역으로는 상기 게이트 절연막이 노출될 수 있다.
또한, 상기 제1영역은 상기 게이트 배선에 평행하고, 상기 제2영역은 상기 게이트 배선과 +45도 또는 -45도로 교차하고, 상기 제3영역은 상기 게이트 배선에 수직할 수 있다.
그리고, 상기 제1영역은 상기 게이트 배선과 +45도로 교차하고, 상기 제2영역은 상기 게이트 배선에 평행하거나 수직하고, 상기 제3영역은 상기 게이트 배선과 +135도로 교차할 수 있다.
또한, 상기 제1영역은 상기 게이트 배선에 수직하고, 상기 제2영역은 상기 게이트 배선과 +45도 또는 +135도로 교차하고, 상기 제3영역은 상기 게이트 배선에 평행할 수 있다.
그리고, 상기 게이트 배선에 게이트 신호를 공급하는 게이트 구동회로를 더 포함하고, 상기 게이트 구동회로의 박막트랜지스터는, 상기 박막트랜지스터와 동일한 방향의 채널을 가질 수 있다.
한편, 본 발명은, 기판 상부에 게이트 배선과, 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에, 투과부, 반투과부 및 차단부를 포함하는 포토 마스크를 이용하여 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 상기 드레인 전극 상부에 보호층을 형성하는 단계와; 상기 보호층 상부에 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 소스 전극 및 상기 드레인 전극은 서로 이격되어 이격영역을 정의하고, 상기 이격영역은 서로 상이한 방향의 제1 내지 제3영역으로 구성되고, 상기 제1 내지 제3영역 중 적어도 하나의 영역에서는 상기 액티브층이 제거되는 표시장치용 어레이 기판의 제조방법을 제공한다.
여기서, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역은 상기 투과부에 대응되고, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역을 제외한 나머지 영역은 상기 반투과부에 대응될 수 있다.
그리고, 상기 포토 마스크를 이용하여 상기 액티브층, 상기 오믹 콘택층, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는, 상기 게이트 절연막 상부에 순수 실리콘층, 불순물 실리콘층 및 금속층을 연속적으로 형성하는 단계와; 상기 금속층 상부에 포토레지스트층을 형성하고, 상기 포토레지스트층 상부에 상기 포토 마스크를 배치하여 노광하고 현상하여 제1두께를 갖는 제1포토레지스트 패턴과 상기 제1두께보다 작은 제2두께를 갖는 제2포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속층, 상기 불순물 실리콘층 및 상기 순수 실리콘층을 순차적으로 식각하여 상기 데이터 배선, 소스 드레인 패턴, 불순물 실리콘 패턴 및 상기 액티브층을 형성하는 단계와; 상기 제1포토레지스트 패턴을 부분적으로 제거하고, 상기 제2포토레지스트 패턴을 완전히 제거하는 단계와; 잔존하는 상기 제1포토레지스트 패턴을 식각 마스크로 이용하여 상기 소스 드레인 패턴 및 상기 불순물 실리콘 패턴을 순차적으로 식각하여 상기 소스 전극, 상기 드레인 전극 및 상기 오믹 콘택층을 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역의 상기 금속층은 상기 제1 및 제2포토레지스트 패턴 사이로 노출되고, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역을 제외한 나머지 영역의 상기 금속층 상부에는 상기 제2포토레지스트 패턴이 형성될 수 있다.
본 발명에 따른 표시장치용 어레이 기판 및 그 제조방법에서는, 다양한 방향에 따른 영역으로 이루어지는 소스 전극 및 드레인 전극 사이의 이격영역 중에서 일부 영역에서는 액티브층을 제거하고 나머지 영역에만 액티브층을 형성하여, 박막트랜지스터의 채널의 방향을 통일함으로써, 노광공정의 비점수차에 의한 채널 불량을 방지하고 노광공정의 공정마진을 개선할 수 있다.
또한, 구동부와 표시부를 포함하는 표시장치용 어레이 기판에 있어서, 구동부 박막트랜지스터의 채널과 표시부 박막트랜지스터의 채널의 방향을 통일함으로써, 어레이 기판 전체에서 비점수차에 의한 채널 불량을 방지하고 노광공정의 공정마진을 개선할 수 있다.
도 1은 종래의 표시장치용 어레이 기판의 평면도.
도 2는 도 1의 절단선 II-II에 따른 단면도.
도 3은 도 1의 절단선 III-III에 따른 단면도.
도 4a는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 포토 마스크를 도시한 도면.
도 4b는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면.
도 4c는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면.
도 5는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법을 도시한 도 5의 절단선 VI-VI에 따른 단면도.
도 7a 내지 7f는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법을 도시한 도 5의 절단선 VII-VII에 따른 단면도.
도 8a는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 제2포토 마스크를 도시한 도면.
도 8b는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면.
도 8c는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면.
도 9는 본 발명의 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 11은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 2는 도 1의 절단선 II-II에 따른 단면도.
도 3은 도 1의 절단선 III-III에 따른 단면도.
도 4a는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 포토 마스크를 도시한 도면.
도 4b는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면.
도 4c는 종래의 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면.
도 5는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법을 도시한 도 5의 절단선 VI-VI에 따른 단면도.
도 7a 내지 7f는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법을 도시한 도 5의 절단선 VII-VII에 따른 단면도.
도 8a는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 제2포토 마스크를 도시한 도면.
도 8b는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면.
도 8c는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면.
도 9는 본 발명의 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
도 11은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 평면도이다.
도 5에 도시한 바와 같이, 기판(110) 상부에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(120) 및 데이터 배선(130)이 형성되고, 박막트랜지스터(T)는 게이트 배선(120) 및 데이터 배선(130)에 연결된다.
박막트랜지스터(T)는 게이트 전극(122), 액티브층(126), 소스 전극(132) 및 드레인 전극(134)으로 구성되는데, 게이트 전극(122)은 게이트 배선(120)에 연결되고, 소스 전극(132)은 데이터 배선(130)에 연결되며, 드레인 전극(134)은 소스 전극(132)과 이격된다.
그리고, 화소영역(P)에는 드레인 콘택홀(138)을 통하여 박막트랜지스터(T)의 드레인 전극(134)에 연결되는 화소전극(140)이 형성된다.
여기서, 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR)은 U자 형태를 가지는데, 이격영역(SR)은 게이트 배선(120)에 평행한 수평영역(HR), 게이트 배선(120)과 약 +45도 또는 약 -45도로 교차하는 대각영역(DR) 및 게이트 배선(120)에 수직한 수직영역(VR)으로 구분될 수 있다.
수평영역(HR) 및 대각영역(DR)으로는 액티브층(126)이 노출되며, 수직영역(VR)으로는 게이트 절연막(124)이 노출된다. 즉, 수평영역(HR) 및 대각영역(DR)에는 액티브층(126)이 형성되어 있는 반면, 수직영역(VR)에는 액티브층(126)이 제거되어 하부의 게이트 절연막(124)이 노출된다.
따라서, 이격영역(SR) 중 액티브층(126)이 형성되는 수평영역(HR) 및 대각영역(DR)이 박막트랜지스터(T)의 채널 역할을 수행하고, 액티브층(126)이 형성되지 않는 수직영역(VR)은 박막트랜지스터(T)의 채널 역할을 수행하지 않는다.
이러한 본 발명의 실시예에 따른 어레이 기판은 4 마스크 공정으로 제조될 수 있는데, 이를 도면을 참조하여 설명한다.
도 6a 내지 도 6f 및 도 7a 내지 7f는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법을 도시한 단면도로서, 6a 내지 도 6f는 도 5의 절단선 VI-VI에 따른 단면도이고, 도 7a 내지 7f는 도 5의 절단선 VII-VII에 따른 단면도이다.
도 6a 및 도 7a에 도시한 바와 같이, 기판(110) 상부에 알루미늄(aluminum: Al), 알루미늄 합금(aluminum alloy), 크롬(chromium: Cr), 몰리브덴(molybdenum: Mo), 텅스텐(tungsten: W), 티타늄(titanium: Ti), 구리(copper: Cu), 탄탈륨(tantalum: Ta)등의 금속물질로 제1금속층(미도시)을 형성한 후, 제1포토 마스크(미도시)를 이용하는 제1마스크공정을 통하여 제1금속층을 패터닝하여 게이트 배선(120)과, 게이트 배선(120)에 연결되는 게이트 전극(122)을 형성한다.
그리고, 게이트 배선(120)과 게이트 전극(122) 상부의 기판(110) 전면에, 산화 실리콘 (SiO2), 질화 실리콘 (SiNx)과 같은 무기절연물질이나 벤조사이클로부텐(benzocyclobutene: BCB), 아크릴 수지와 같은 유기절연물질을 이용하여 게이트 절연막(124)을 형성한다.
도 6b 및 도 7b에 도시한 바와 같이, 게이트 절연막(124) 상부에 순수 실리콘층(126a), 불순물 실리콘층(128a), 제2금속층(130a)을 연속적으로 형성한다.
순수 실리콘층(126a) 및 불순물 실리콘층(128a)은 순수 비정실 실리콘(intrinsic amorphous silicon) 및 불순물 비정질 실리콘(impurity-doped amorphous silicon)으로 PECVD(plasma enhanced chemical vapor deposition) 장치 등으로 형성할 수 있으며, 제2금속층(130a)은 알루미늄(aluminum: Al), 알루미늄 합금(aluminum alloy), 크롬(chromium: Cr), 몰리브덴(molybdenum: Mo), 텅스텐(tungsten: W), 티타늄(titanium: Ti), 구리(copper: Cu), 탄탈륨(tantalum: Ta)등의 금속물질로 스퍼터(sputter) 장치 등으로 형성할 수 있다.
그리고, 제2금속층(130a) 상부에 포토레지스트(photoresist: PR)층(162)을 형성한 후, 포토레지스트층(162) 상부에 제2포토마스크(M)를 배치하고, 제2포토마스크(M)를 통하여 포토레지스트층(162)을 노광한다.
제2포토마스크(M)는 투과부(TA), 반투과부(HTA) 및 차단부(BA)를 포함하는데, 반투과부(HTA)의 투과율은 투과부(TA)의 투과율보다 낮고 차단부(BA)의 투과율보다 높다.
반투과부(HTA)에는, 회절을 이용하여 원하는 투과율을 확보하도록 미세 슬릿(slit)이 형성될 수도 있으며, 투과율이 중간 정도(halftone)인 물질로 이루어진 반투과막이 형성될 수도 있으며, 미세 슬릿과 반투과막이 함께 형성될 수도 있다.
이러한 반투과부(HTA)는 박막트랜지스터의 채널에 대응되도록 배치되며, 차단부(BA)는 향후 형성될 데이터 배선(도 5의 130), 소스 전극(도 5의 132) 및 드레인 전극(도 5의 134)에 대응되도록 배치되며, 투과부(TA)는 채널, 데이터 배선(130), 소스 전극(132) 및 드레인 전극(134)을 제외한 나머지 영역에 대응된다.
도 6c 및 도 7c에 도시한 바와 같이, 노광된 포토레지스트층(162)을 현상하여 제2금속층(130a) 상부에 포토레지스트 패턴(160)을 형성한 후, 포토레지스트 패턴(160)을 식각 마스크로 이용하여 제2금속층(130a), 불순물 실리콘층(128a) 및 순수 실리콘층(126a)을 순차적으로 식각하여 데이터 배선(130), 소스 드레인 패턴(130b), 불순물 실리콘 패턴(128b) 및 액티브층(126)을 형성한다.
포토레지스트 패턴(160)은 제1두께(t1)를 갖는 제1포토레지스트 패턴(160a)과 제1두께보다 작은 제2두께(t2)를 갖는 제2포토레지스트 패턴(160b)을 포함하는데, 제1 및 제2포토레지스트 패턴(160a, 160b)은 각각 제2포토마스크(M)의 차단부(BA) 및 반투과부(HTA)에 대응된다.
소스 드레인 패턴(130b)은, 향후 공정에서 형성될 소스 전극(132), 드레인 전극(134), 소스 전극(132) 및 드레인 전극(134) 사이의 U자 형태의 이격영역(도 5의 SR) 중 수평영역(HR) 및 대각영역(도 5의 DR)에 대응되는 패턴이며, 데이터 배선(130) 및 소스 드레인 패턴(130b) 하부에는 불순물 실리콘 패턴(128b) 및 액티브층(126)이 형성된다.
즉, 제1포토레지스트 패턴(160a)을 형성하는 제2포토마스크(M)의 차단부(BA)는 데이터 배선(130), 소스 전극(132), 드레인 전극(134)에 대응되고, 제2포토레지스트 패턴(160b)을 형성하는 제2포토마스크(M)의 반투과부(HTA)는 소스 전극 및 드레인 전극(134) 사이의 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)에 대응되고, 포토레지스트 패턴을 형성하지 않고 모두 제거하는 제2포토마스크(M)의 투과부(TA)는 이격영역(SR) 중 수직영역(VR)을 포함하는 나머지 영역에 대응된다.
따라서, 이격영역(SR) 중 수직영역(VR)의 제2금속층(130a)은 제1 및 제2포토레지스트 패턴(160a, 160b) 사이로 노출되고, 노출된 제2금속층(130a)과 그 하부의 불순물 실리콘층(128a) 및 순수 실리콘 층(126a)이 제거되어 게이트 절연막(124)이 노출된다. 그리고, 이격영역(SR) 중 수평영역(HR)의 제2금속층(130a) 상부에는 제2포토레지스트 패턴(160b)이 형성된다.
도 6d 및 도 7d에 도시한 바와 같이, 애싱(ashing) 공정 등에 의하여 제2포토레지스트 패턴(160b)이 완전히 제거된다. 이때, 제1포토레지스트 패턴(160a)도 부분적으로 제거되는데, 예를 들어, 원래 두께인 제1두께(t1)에서 제2포토레지스트 패턴(160b)의 제2두께(t2) 만큼 제거되어 제3두께(t3)가 될 수 있다. (t3 = t1 - t2)
이후, 잔존하는 제3두께(t3)의 제1포토레지스트 패턴(160a)을 식각 마스크로 이용하여 소스 드레인 패턴(130b) 및 불순 물실리콘 패턴(128b)을 순차적으로 식각하여 소스 전극(132), 드레인 전극(134) 및 오믹 콘택층(128)을 형성한다.
게이트 전극(122), 액티브층(126), 소스 전극(132) 및 드레인 전극(134)은 박막트랜지스터(T)를 이루는데, 소스 전극(132) 및 드레인 전극(134) 사이에는 U자 형태의 이격영역(SR)이 정의되고, 이격영역(SR)은 수평영역(HR), 대각영역(DR) 및 수직영역(VR)을 포함한다.
여기서, 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)으로는 소스 드레인 패턴(130b) 및 불순 물실리콘 패턴(128b)이 제거되어 액티브층(126)이 노출되고 노출된 액티브층(126)은 박막트랜지스터(T)의 채널역할을 하는 반면, 이격영역(SR) 중 수직영역(VR)으로는 액티브층(126)이 제거되어 게이트 절연막(124)이 노출되어 소스 전극(132) 및 드레인 전극(134) 사이의 전류 경로인 채널로 사용되지 않는다.
도 6e 및 도 7e에 도시한 바와 같이, 데이터 배선(130), 소스 전극(132) 및 드레인 전극(134) 상부의 기판(110) 전면에 산화 실리콘 (SiO2), 질화 실리콘 (SiNx)과 같은 무기절연물질이나 벤조사이클로부텐(benzocyclobutene: BCB), 아크릴 수지와 같은 유기절연물질을 이용하여 보호막(136)을 형성하고, 제3포토 마스크를 이용하는 제3마스크 공정을 통하여 보호막(136)을 패터닝함으로써 드레인 전극(134)을 노출하는 드레인 콘택홀(138)을 형성한다.
도 6f 및 도 7f에 도시한 바와 같이, 보호막(136) 상부에 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)와 같은 투명 도전성 물질을 이용하여 투명 도전층(미도시)을 형성하고, 제4포토 마스크를 이용하는 제4마스크 공정을 통하여 투명 도전층(미도시)을 패터닝함으로써 화소전극(140)을 형성한다.
화소전극(140)은 드레인 콘택홀(1380을 통하여 드레인 전극(134)에 연결된다.
이와 같이, 본 발명의 실시예에 따른 표시장치용 어레이 기판의 제조방법에 있어서, 액티브층(126), 오믹 콘택층(128), 소스 전극(132), 드레인 전극(134) 및 데이터 배선(130)은 반투과부를 포함하는 하나의 포토 마스크(제2포토 마스크)(M)를 이용하는 사진식각공정(photolithographic process)을 통하여 형성될 수 있는데, 이를 평면도를 참조하여 더 상세히 설명한다.
도 8a는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성에 사용되는 제2포토 마스크를 도시한 도면이고, 도 8b는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극 형성을 위한 포토레지스트 패턴을 도시한 도면이고, 도 8c는 본 발명의 실시예에 따른 표시장치용 어레이 기판의 액티브층, 소스 전극 및 드레인 전극을 도시한 도면으로, 도 5, 도 6a 내지 도 6f, 도 7a 내지 도 7f를 함께 참조하여 설명한다.
도 8a에 도시한 바와 같이, 액티브층(126), 오믹 콘택층(128), 데이터 배선(130), 소스 전극(132) 및 드레인 전극(134)을 형성하기 위하여, 게이트 절연막(124) 상부에 순수 실리콘층(126a), 불순물 실리콘층(128a), 제2금속층(130a)을 순차적으로 형성하고, 제2금속층(130a) 상부에 포토레지스트층(162)을 형성한 후, 포토레지스트층(162) 상부에 제2포토 마스크(M)를 배치하여 노광한다.
제2포토 마스크(M)는 가장 낮은 투과율을 갖는 차단부(BA), 차단부(BA)의 투과율보다 높은 투과율을 갖는 반투과부(HTA) 및 가장 높은 투과율을 갖는 투과부(TA)를 포함하는데, 차단부(BA)는 데이터 배선(130), 소스 전극(132) 및 드레인 전극(134)에 대응되고, 반투과부(HTA)는 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)에 대응되고, 투과부(TA)는 데이터 배선(130), 소스 전극(132), 드레인 전극(134) 및 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)을 제외한 나머지 영역에 대응된다.
즉, 소스 전극(132) 및 드레인 전극(134) 사이의 U자 형태의 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)은 제2포토 마스크(M)의 반투과부(HTA)에 대응되고, 이격영역(SR) 중 수직영역(VR)은 제2포토 마스크(M)의 투과부(TA)에 대응된다.
도 8a는 반투과부(HTA)를 슬릿으로 형성하는 경우의 제2포토 마스크(M)를 도시한 것으로, 차단부(BA) 사이의 간격을 회절이 발생하지 않을 정도의 폭으로 확장함으로써 소스 전극(132) 및 드레인 전극(134) 사이의 수직영역(VR)에 대응되는 투과부(TA)를 형성할 수 있으며, 이 경우 차단부(BA) 사이의 투과부(TA)의 폭은 반투과부(HTA)의 폭보다 크게 형성된다.
물론, 반투과부(HTA)를 반투과막으로 형성할 경우에는, 차단부(BA) 사이의 투과부(TA)의 폭을 반투과부(HTA)의 폭과 동일하게 형성할 수도 있다.
도 8b에 도시한 바와 같이, 제2포토 마스크(M)를 통하여 노광된 포토레지스트층(162)을 현상하면 제2금속층(130a) 상부에 포토레지스트 패턴(160)이 형성된다.
이때, 포토레지스트 패턴(160)은 차단부(BA)에 대응되는 제1포토레지스트 패턴(160a)과 반투과부(HTA)에 대응되는 제2포토레지스트 패턴(160b)을 포함하는데, 차단부(BA)의 투과율이 반투과부(HTA)의 투과율보다 낮으므로, 제1포토레지스트 패턴(160a)의 제1두께(t1)는 제2포토레지스트 패턴(160b)의 제2두께(t2)보다 크게 된다.
그 다음에, 제1 및 제2포토레지스트 패턴(160a, 160b)를 식각 마스크로 이용하여 제2금속층(130a), 불순물 실리콘층(128a), 순수 실리콘층(126a)을 순차적으로 식각하여 데이터 배선(130), 소스 드레인 패턴(130b), 불순물 실리콘 패턴(128b) 및 액티브층(126)을 형성한다.
소스 드레인 패턴(130b)은 소스 전극(132), 드레인 전극(134), 소스 전극(132) 및 드레인 전극(134) 사이의 U자 형태의 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)에 대응되는 패턴이며, 데이터 배선(130) 및 소스 드레인 패턴(130b) 하부에는 불순물 실리콘 패턴(128b)과 액티브층(126)이 형성된다.
이때, 이격영역(SR) 중 수직영역(VR)에서는 제2금속층(130a), 불순물 실리콘층(128a), 순수 실리콘층(126a)이 모두 제거되어 게이트 절연막(124)이 노출된다.
그 다음에, 애싱(ashing) 공정 등을 통하여, 제1포토레지스트 패턴(160a)을 부분적으로 제거하고, 제2포토레지스트 패턴(160b)을 완전히 제거함으로써, 남아있는 제1포토레지스트 패턴(160a) 사이로 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)에 대응되는 소스 드레인 패턴(130b)이 노출된다.
그 다음에, 남아있는 제1포토레지스트 패턴(160a)을 식각 마스크로 이용하여 소스 드레인 패턴(130b) 및 불순물 실리콘 패턴(128b)을 식각한다.
그 결과, 도 8c에 도시한 바와 같이, 데이터 배선(130), 소스 전극(132), 드레인 전극(134), 소스 전극(132) 및 드레인 전극(134) 하부의 오믹 콘택층(128), 오믹 콘택층(128) 하부에 위치하며 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)으로 노출되는 액티브층(126)이 형성된다.
이때, 오믹 콘택층(128) 및 액티브층(126)은 소스 전극(132) 및 드레인 전극(134) 하부뿐만 아니라 데이터 배선(130) 하부에도 형성된다.
따라서, 본 발명의 실시예에 따른 표시장치용 어레이 기판에서는, 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR)을 U자 형태로 형성함으로써 제한된 면적에서 박막트랜지스터(T)의 구동능력을 향상시킬 뿐만 아니라, 이격영역(SR) 중 수평영역(HR) 및 대각영역(DR)만을 제2포토 마스크(M)의 반투과부(HTA)에 대응되도록 하여 박막트랜지스터의 채널로 형성하고 수직영역(VR)은 제2포토 마스크(M)의 투과부(TA)에 대응되도록 하여 액티브층(126)을 제거함으로써 노광공정의 공정마진이 개선되고 비점수차에 의한 채널 불량이 방지된다.
즉, 제2포토 마스크(M)를 이용한 노광공정에 있어서, 이격영역(SR) 중 수직영역(VR)은 반투과부(HTA) 대신 투과부(TA)에 대응되도록 함으로써 초점심도 제어 시 수직영역(VR)을 배제하고 수평영역(HR) 및 대각영역(DR)만을 고려하면 충분하며, 이에 따라 반투과부(HTA)에 형성되는 제2포토레지스트 패턴(160b)의 두께 균일도가 개선되고 노광공정의 공정마진이 개선된다.
실제 실험에서 이러한 제조방법에 의하여 노광공정의 공정 효율이 약 30%까지 향상되었으며, 동일한 채널 길이 및 폭(W/L)에서의 온 전류(on current)가 약 20%까지 향상되었다.
특히 최근에는, 게이트 배선에 게이트 신호를 공급하는 게이트 구동회로를 어레이 기판에 형성하는 게이트-인-패널(gate in panel: GIP) 타입의 표시장치가 개발되고 있는데, 이 경우에도 표시부의 화소영역의 박막트랜지스터와 구동부의 게이트 구동회로의 박막트랜지스터가 동일한 방향의 채널을 갖도록 형성함으로써, 어레이 기판 전체에 있어서 노광공정의 공정마진을 개선하고 노광공정의 비점수차에 의한 채널 불량을 방지할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시장치용 어레이 기판의 평면도이다.
도 9의 표시장치용 어레이 기판은 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR)을 제외하고는 도 5의 표시장치용 어레이 기판과 동일하므로, 차이 나는 부분에 대해서만 설명하고 동일한 부분에 대한 설명은 생략한다.
도 9에 도시한 바와 같이, 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR)은 U자 형태를 가지는데, 이격영역(SR)은 게이트 배선(120)에 평행한 수평영역(HR), 게이트 배선(120)과 약 +45도 또는 약 -45도로 교차하는 대각영역(DR) 및 게이트 배선(120)에 수직한 수직영역(VR)으로 구분될 수 있다.
수평영역(HR)으로는 액티브층(126)이 노출되며, 수직영역(VR) 및 대각영역(DR)으로는 게이트 절연막(124)이 노출된다. 즉, 수평영역(HR)에는 액티브층(126)이 형성되어 있는 반면, 수직영역(VR) 및 대각영역(DR)에는 액티브층(126)이 제거되어 하부의 게이트 절연막(124)이 노출된다.
따라서, 이격영역(SR) 중 액티브층(126)이 형성되는 수평영역(HR)이 박막트랜지스터(T)의 채널 역할을 수행하고, 액티브층(126)이 형성되지 않는 수직영역(VR) 및 대각영역(DR)은 박막트랜지스터(T)의 채널 역할을 수행하지 않는다.
도시하지는 않았지만, 제2포토 마스크(M)는 가장 낮은 투과율을 갖는 차단부(BA), 차단부(BA)의 투과율보다 높은 투과율을 갖는 반투과부(HTA) 및 가장 높은 투과율을 갖는 투과부(TA)를 포함하는데, 차단부(BA)는 데이터 배선(130), 소스 전극(132) 및 드레인 전극(134)에 대응되고, 반투과부(HTA)는 소스 전극(132) 및 드레인 전극(134) 사이의 이격영역(SR) 중 수평영역(HR)에 대응되고, 투과부(TA)는 데이터 배선(130), 소스 전극(132), 드레인 전극(134) 및 이격영역(SR) 중 수평영역(HR)을 제외한 나머지 영역에 대응된다.
즉, 소스 전극(132) 및 드레인 전극(134) 사이의 U자 형태의 이격영역(SR) 중 수평영역(HR)은 제2포토 마스크(M)의 반투과부(HTA)에 대응되고, 이격영역(SR) 중 수직영역(VR) 및 대각영역(DR)은 제2포토 마스크(M)의 투과부(TA)에 대응된다.
이 경우 제2포토 마스크(M)의 반투과부(HTA)에 의하여 형성되는 채널의 액티브층(126)이 하나의 방향인 수평방향으로만 형성되므로, 노광공정의 공정마진을 더 개선할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도이다.
도 10에 도시한 바와 같이, 기판(210) 상부에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(220) 및 데이터 배선(230)이 형성되고, 박막트랜지스터(T)는 게이트 배선(220) 및 데이터 배선(230)에 연결된다.
박막트랜지스터(T)는 게이트 전극(222), 액티브층(226), 소스 전극(232) 및 드레인 전극(234)으로 구성되는데, 게이트 전극(222)은 게이트 배선(220)에 연결되고, 소스 전극(232)은 데이터 배선(230)에 연결되며, 드레인 전극(234)은 소스 전극(232)과 이격된다.
그리고, 화소영역(P)에는 드레인 콘택홀(238)을 통하여 박막트랜지스터(T)의 드레인 전극(234)에 연결되는 화소전극(240)이 형성된다.
여기서, 소스 전극(232) 및 드레인 전극(234) 사이의 이격영역(SR)은 U자 형태를 가지는데, 이격영역(SR)은 게이트 배선(220)과 약 +45도로 교차하는 제1영역(R1), 게이트 배선에 평행하거나 수직한 제2영역(R2), 게이트 배선(220)과 약 +135도로 교차하는 제3영역(R3)으로 구분될 수 있다.
제1 및 제2영역(R1, R2)으로는 액티브층(226)이 노출되며, 제3영역(R3)으로는 게이트 절연막(224)이 노출된다. 즉, 제1 및 제2영역(R1, R2)에는 액티브층(226)이 형성되어 있는 반면, 제3영역(R3)에는 액티브층(226)이 제거되어 하부의 게이트 절연막(224)이 노출된다.
따라서, 이격영역(SR) 중 액티브층(226)이 형성되는 제1 및 제2영역(R1, R2)이 박막트랜지스터(T)의 채널 역할을 수행하고, 액티브층(226)이 형성되지 않는 제3영역(R3)은 박막트랜지스터(T)의 채널 역할을 수행하지 않는다.
그러므로, 본 발명의 다른 실시예에 따른 표시장치용 어레이 기판에서는, 소스 전극(232) 및 드레인 전극(234) 사이의 이격영역(SR)을 U자 형태로 형성함으로써 제한된 면적에서 박막트랜지스터(T)의 구동능력을 향상시킬 뿐만 아니라, 이격영역(SR) 중 제1 및 제2영역(R1, R2)만을 제2포토 마스크의 반투과부(HTA)에 대응되도록 하여 박막트랜지스터의 채널로 형성하고 제3영역(R3)은 제2포토 마스크(M)의 투과부(TA)에 대응되도록 하여 액티브층(226)을 제거함으로써 노광공정의 공정마진이 개선되고 비점수차에 의한 채널 불량이 방지된다.
즉, 제2포토 마스크(M)를 이용한 노광공정에 있어서, 이격영역(SR) 중 제3영역(R3)은 반투과부(HTA) 대신 투과부(TA)에 대응되도록 함으로써 초점심도 제어 시 제3영역(R1)을 배제하고 제1 및 제2영역(R1, R2)만을 고려하면 충분하며, 이에 따라 반투과부(HTA)에 형성되는 제2포토레지스트 패턴의 두께 균일도가 개선되고 노광공정의 공정마진이 개선된다.
도 11은 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판의 평면도이다.
도 11에 도시한 바와 같이, 기판(310) 상부에는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(320) 및 데이터 배선(330)이 형성되고, 박막트랜지스터(T)는 게이트 배선(320) 및 데이터 배선(330)에 연결된다.
박막트랜지스터(T)는 게이트 전극(322), 액티브층(326), 소스 전극(332) 및 드레인 전극(334)으로 구성되는데, 게이트 전극(322)은 게이트 배선(320)에 연결되고, 소스 전극(332)은 데이터 배선(330)에 연결되며, 드레인 전극(334)은 소스 전극(332)과 이격된다.
그리고, 화소영역(P)에는 드레인 콘택홀(338)을 통하여 박막트랜지스터(T)의 드레인 전극(334)에 연결되는 화소전극(340)이 형성된다.
여기서, 소스 전극(332) 및 드레인 전극(334) 사이의 이격영역(SR)은 U자 형태를 가지는데, 이격영역(SR)은 게이트 배선(220)과 수직한 제1영역(R1), 게이트 배선과 약 +45도 또는 약 +135도로 교차하는 제2영역(R2), 게이트 배선(220)에 평행한 제3영역(R3)으로 구분될 수 있다.
제1 및 제2영역(R1, R2)으로는 액티브층(326)이 노출되며, 제3영역(R3)으로는 게이트 절연막(324)이 노출된다. 즉, 제1 및 제2영역(R1, R2)에는 액티브층(326)이 형성되어 있는 반면, 제3영역(R3)에는 액티브층(326)이 제거되어 하부의 게이트 절연막(324)이 노출된다.
따라서, 이격영역(SR) 중 액티브층(326)이 형성되는 제1 및 제2영역(R1, R2)이 박막트랜지스터(T)의 채널 역할을 수행하고, 액티브층(326)이 형성되지 않는 제3영역(R3)은 박막트랜지스터(T)의 채널 역할을 수행하지 않는다.
그러므로, 본 발명의 또 다른 실시예에 따른 표시장치용 어레이 기판에서는, 소스 전극(332) 및 드레인 전극(334) 사이의 이격영역(SR)을 U자 형태로 형성함으로써 제한된 면적에서 박막트랜지스터(T)의 구동능력을 향상시킬 뿐만 아니라, 이격영역(SR) 중 제1 및 제2영역(R1, R2)만을 제2포토 마스크의 반투과부(HTA)에 대응되도록 하여 박막트랜지스터의 채널로 형성하고 제3영역(R3)은 제2포토 마스크(M)의 투과부(TA)에 대응되도록 하여 액티브층(326)을 제거함으로써 노광공정의 공정마진이 개선되고 비점수차에 의한 채널 불량이 방지된다.
즉, 제2포토 마스크(M)를 이용한 노광공정에 있어서, 이격영역(SR) 중 제3영역(R3)은 반투과부(HTA) 대신 투과부(TA)에 대응되도록 함으로써 초점심도 제어 시 제3영역(R1)을 배제하고 제1 및 제2영역(R1, R2)만을 고려하면 충분하며, 이에 따라 반투과부(HTA)에 형성되는 제2포토레지스트 패턴의 두께 균일도가 개선되고 노광공정의 공정마진이 개선된다.
또한, 도 10 및 도 11에 도시하지는 않았지만, 이격영역(SR) 중 제2영역(R2)이 제2포토 마스크의 반투과부(HTA) 대신 투과부(TA)에 대응되도록 함으로써, 이격영역(SR) 중 제2영역(R2)에 액티브층(226, 326)을 형성하는 대신 액티브층(226, 326)이 제거되어 게이트 절연막(224, 324)이 노출되도록 할 수 있으며, 이 경우 박막트랜지스터(T)의 채널이 하나의 방향으로만 형성되므로 노광공정의 공정마진을 더 개선할 수 있다.
그리고, 본 발명의 실시예에 따른 어레이 기판은 액정표시장치, 유기전계발광표시장치 등의 표시장치에 이용될 수 있으며, 유기전계발광표시장치에 이용될 경우 하나의 화소영역에 둘 이상의 박막트랜지스터가 형성될 수 있는데, 이 경우 둘 이상의 박막트랜지스터가 모두 동일한 방향의 채널을 갖도록 형성할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
120: 게이트 배선 130: 데이터 배선
132: 소스 전극 134: 드레인 전극
SR: 이격영역 TA: 투과부
HTA: 반투과부 BA: 차단부
132: 소스 전극 134: 드레인 전극
SR: 이격영역 TA: 투과부
HTA: 반투과부 BA: 차단부
Claims (11)
- 기판과;
상기 기판 상부에 형성되고 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
상기 게이트 배선 및 상기 데이터 배선에 연결되고, 게이트 전극, 상기 게이트 전극 상부의 게이트 절연막, 상기 게이트 절연막 상부의 액티브층, 상기 액티브층 상부의 오믹 콘택층, 상기 오믹 콘택층 상부의 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와;
상기 드레인 전극에 연결되는 화소전극
을 포함하고, 상기 소스 전극 및 상기 드레인 전극은 서로 이격되어 이격영역을 정의하고, 상기 이격영역은 서로 상이한 방향의 제1 내지 제3영역으로 구성되고, 상기 제1 내지 제3영역 중 적어도 하나의 영역에서는 상기 액티브층이 제거되는 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 게이트 전극은 상기 게이트 배선에 연결되고, 상기 소스 전극은 상기 데이터 배선에 연결되고, 상기 액티브층과 상기 오믹 콘택층은 상기 데이터 배선 하부에도 형성되는 표시장치용 어레이 기판.
- 제 2 항에 있어서,
상기 제1영역으로는 상기 액티브층이 노출되고, 상기 제2영역으로는 상기 액티브층 또는 상기 게이트 절연막이 노출되고, 상기 제3영역으로는 상기 게이트 절연막이 노출되는 표시장치용 어레이 기판.
- 제 3 항에 있어서,
상기 제1영역은 상기 게이트 배선에 평행하고, 상기 제2영역은 상기 게이트 배선과 +45도 또는 -45도로 교차하고, 상기 제3영역은 상기 게이트 배선에 수직한 표시장치용 어레이 기판.
- 제 3 항에 있어서,
상기 제1영역은 상기 게이트 배선과 +45도로 교차하고, 상기 제2영역은 상기 게이트 배선에 평행하거나 수직하고, 상기 제3영역은 상기 게이트 배선과 +135도로 교차하는 표시장치용 어레이 기판.
- 제 3 항에 있어서,
상기 제1영역은 상기 게이트 배선에 수직하고, 상기 제2영역은 상기 게이트 배선과 +45도 또는 +135도로 교차하고, 상기 제3영역은 상기 게이트 배선에 평행한 표시장치용 어레이 기판.
- 제 1 항에 있어서,
상기 게이트 배선에 게이트 신호를 공급하는 게이트 구동회로를 더 포함하고, 상기 게이트 구동회로의 박막트랜지스터는, 상기 박막트랜지스터와 동일한 방향의 채널을 갖는 표시장치용 어레이 기판.
- 기판 상부에 게이트 배선과, 상기 게이트 배선에 연결되는 게이트 전극을 형성하는 단계와;
상기 게이트 배선 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상부에, 투과부, 반투과부 및 차단부를 포함하는 포토 마스크를 이용하여 액티브층, 오믹 콘택층, 소스 전극 및 드레인 전극을 형성하는 단계와;
상기 소스 전극 및 상기 드레인 전극 상부에 보호층을 형성하는 단계와;
상기 보호층 상부에 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계
를 포함하고, 상기 소스 전극 및 상기 드레인 전극은 서로 이격되어 이격영역을 정의하고, 상기 이격영역은 서로 상이한 방향의 제1 내지 제3영역으로 구성되고, 상기 제1 내지 제3영역 중 적어도 하나의 영역에서는 상기 액티브층이 제거되는 표시장치용 어레이 기판의 제조방법.
- 제 8 항에 있어서,
상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역은 상기 투과부에 대응되고, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역을 제외한 나머지 영역은 상기 반투과부에 대응되는 표시장치용 어레이 기판의 제조방법.
- 제 8 항에 있어서,
상기 포토 마스크를 이용하여 상기 액티브층, 상기 오믹 콘택층, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는,
상기 게이트 절연막 상부에 순수 실리콘층, 불순물 실리콘층 및 금속층을 연속적으로 형성하는 단계와;
상기 금속층 상부에 포토레지스트층을 형성하고, 상기 포토레지스트층 상부에 상기 포토 마스크를 배치하여 노광하고 현상하여 제1두께를 갖는 제1포토레지스트 패턴과 상기 제1두께보다 작은 제2두께를 갖는 제2포토레지스트 패턴을 형성하는 단계와;
상기 제1 및 제2포토레지스트 패턴을 식각 마스크로 이용하여 상기 금속층, 상기 불순물 실리콘층 및 상기 순수 실리콘층을 순차적으로 식각하여 데이터 배선, 소스 드레인 패턴, 불순물 실리콘 패턴 및 상기 액티브층을 형성하는 단계와;
상기 제1포토레지스트 패턴을 부분적으로 제거하고, 상기 제2포토레지스트 패턴을 완전히 제거하는 단계와;
잔존하는 상기 제1포토레지스트 패턴을 식각 마스크로 이용하여 상기 소스 드레인 패턴 및 상기 불순물 실리콘 패턴을 순차적으로 식각하여 상기 소스 전극, 상기 드레인 전극 및 상기 오믹 콘택층을 형성하는 단계
를 포함하는 표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,
상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역의 상기 금속층은 상기 제1 및 제2포토레지스트 패턴 사이로 노출되고, 상기 제1 내지 제3영역 중 상기 액티브층이 제거되는 상기 적어도 하나의 영역을 제외한 나머지 영역의 상기 금속층 상부에는 상기 제2포토레지스트 패턴이 형성되는 표시장치용 어레이 기판의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100066077A KR101325170B1 (ko) | 2010-07-09 | 2010-07-09 | 표시장치용 어레이 기판 및 그 제조방법 |
| US12/957,029 US8361846B2 (en) | 2010-07-09 | 2010-11-30 | Array substrate for display device and method of fabricating the same |
| CN201010612964.3A CN102315228B (zh) | 2010-07-09 | 2010-12-17 | 用于显示设备的阵列基板及其制造方法 |
| TW099144633A TWI421605B (zh) | 2010-07-09 | 2010-12-17 | 顯示裝置之陣列基板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100066077A KR101325170B1 (ko) | 2010-07-09 | 2010-07-09 | 표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120005585A KR20120005585A (ko) | 2012-01-17 |
| KR101325170B1 true KR101325170B1 (ko) | 2013-11-07 |
Family
ID=45428230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100066077A KR101325170B1 (ko) | 2010-07-09 | 2010-07-09 | 표시장치용 어레이 기판 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8361846B2 (ko) |
| KR (1) | KR101325170B1 (ko) |
| CN (1) | CN102315228B (ko) |
| TW (1) | TWI421605B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655175B (zh) * | 2012-04-06 | 2014-07-02 | 京东方科技集团股份有限公司 | Tft、阵列基板及显示装置、制备该tft的掩模板 |
| CN103700667B (zh) * | 2013-12-18 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种像素阵列结构及其制作方法、阵列基板和显示装置 |
| CN106711154B (zh) * | 2017-01-06 | 2024-04-09 | 合肥鑫晟光电科技有限公司 | 一种显示基板、显示装置及显示基板的制作方法 |
| CN107579079B (zh) * | 2017-09-20 | 2020-07-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN112925137B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925136B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171951A (ja) | 2005-12-21 | 2007-07-05 | Lg Phillips Lcd Co Ltd | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 |
| KR20070082157A (ko) * | 2006-02-15 | 2007-08-21 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| JP2008009372A (ja) | 2006-06-29 | 2008-01-17 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US20090243470A1 (en) | 2008-03-28 | 2009-10-01 | Samsung Electronics Co., Ltd. | Organic light-emitting substrate, method for manufacturing the same, and organic light-emitting display apparatus having the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3362008B2 (ja) * | 1999-02-23 | 2003-01-07 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| KR100840313B1 (ko) * | 2001-10-12 | 2008-06-20 | 삼성전자주식회사 | 광시야각 액정 표시 장치 및 그 기판 |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR20110061773A (ko) * | 2009-12-02 | 2011-06-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
-
2010
- 2010-07-09 KR KR1020100066077A patent/KR101325170B1/ko active IP Right Grant
- 2010-11-30 US US12/957,029 patent/US8361846B2/en not_active Expired - Fee Related
- 2010-12-17 TW TW099144633A patent/TWI421605B/zh not_active IP Right Cessation
- 2010-12-17 CN CN201010612964.3A patent/CN102315228B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171951A (ja) | 2005-12-21 | 2007-07-05 | Lg Phillips Lcd Co Ltd | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 |
| KR20070082157A (ko) * | 2006-02-15 | 2007-08-21 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| JP2008009372A (ja) | 2006-06-29 | 2008-01-17 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US20090243470A1 (en) | 2008-03-28 | 2009-10-01 | Samsung Electronics Co., Ltd. | Organic light-emitting substrate, method for manufacturing the same, and organic light-emitting display apparatus having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120005585A (ko) | 2012-01-17 |
| CN102315228A (zh) | 2012-01-11 |
| CN102315228B (zh) | 2014-04-23 |
| US20120007081A1 (en) | 2012-01-12 |
| TW201202820A (en) | 2012-01-16 |
| TWI421605B (zh) | 2014-01-01 |
| US8361846B2 (en) | 2013-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US9123598B2 (en) | Method of fabricating array substrate of liquid crystal display device | |
| US7023017B2 (en) | Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| EP2804207A1 (en) | Method for manufacturing tft array substrate | |
| US8269937B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| US7507593B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101325170B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| US8184251B2 (en) | Thin film transistor array and method of manufacturing the same | |
| KR20060073381A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4312177B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP5432445B2 (ja) | 薄膜トランジスタの製造方法，及び薄膜トランジスタ製造用のフォトマスク | |
| WO2011021425A1 (ja) | アレイ基板、その製造方法及び表示装置 | |
| KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080059801A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20080060096A (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR20080053701A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20150035371A (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| KR101484724B1 (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 | |
| KR100929205B1 (ko) | 반사형 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20080062552A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| KR20080048323A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |