CN106711154B - 一种显示基板、显示装置及显示基板的制作方法 - Google Patents
一种显示基板、显示装置及显示基板的制作方法 Download PDFInfo
- Publication number
- CN106711154B CN106711154B CN201710011079.1A CN201710011079A CN106711154B CN 106711154 B CN106711154 B CN 106711154B CN 201710011079 A CN201710011079 A CN 201710011079A CN 106711154 B CN106711154 B CN 106711154B
- Authority
- CN
- China
- Prior art keywords
- data line
- source electrode
- substrate
- shaped channel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 40
- 239000002184 metal Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 238000006386 neutralization reaction Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013142 basic testing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示基板、显示装置及显示基板的制作方法。显示基板包括栅极、位于栅极之上的有源层，以及位于有源层之上的源极、漏极和数据线，其中，源极具有凹形口，漏极与源极相对设置且具有伸入凹形口的条状部，凹形口与条状部的间隙形成U形沟道，数据线搭接于源极远离凹形口的一端。相比现有技术，该方案将数据线搭接于源极远离凹形口的一端，可以使U形沟道底部的透光强度因金属线密度的影响而减弱，达到中和的效果，从而得到较为均一的膜层厚度，进而可以避免沟道短路的现象发生，提高了显示装置的产品品质。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、显示装置及显示基板的制作方法。
背景技术
在平板显示装置中，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和无辐射等特点，在当前的平板显示器市场占据了主导地位。
在扭曲向列型(Twisted Nematic，简称TN)、高级超维场转换技术(AdvancedSuper Dimension Switch，简称ADSDS)等显示模式中，在显示基板的制作过程中通常采用窄沟道掩模(Single Slit Mask，简称SSM)技术，使有源层和数据线层通过一次掩模构图工艺形成。如图1所示，现有一种显示基板的TFT包括栅极10、有源层(图中未示出)、源极20和漏极30以及数据线40，其中，源极20与数据线40搭接。现有技术存在的缺陷在于，由于SSM技术是利用单缝衍射原理，在对基板进行曝光时较易受到基板上金属线密度的影响，因此会导致数据线与源极搭接位置的膜层较厚，在后续的灰化工艺中容易导致光刻胶残留，从而造成沟道短路(如图1中A处所示)，影响显示装置的品质。
发明内容
本发明的目的是提供一种显示基板、显示装置及显示基板的制作方法，以提高显示装置的产品品质。
本发明实施例提供了一种显示基板，包括栅极、位于栅极之上的有源层，以及位于有源层之上的源极、漏极和数据线，其中，所述源极具有凹形口，所述漏极与所述源极相对设置且具有伸入所述凹形口的条状部，所述凹形口与条状部的间隙形成U形沟道，所述数据线搭接于源极远离凹形口的一端。
在本发明技术方案中，当有源层和数据线层通过一次掩模构图工艺形成时，通常U形沟道的底部透光最强，而数据线与源极搭接位置的沟道受邻近金属线密度的影响透光最弱，将数据线搭接于源极远离凹形口的一端，可以使U形沟道底部的透光强度因金属线密度的影响而减弱，达到中和的效果，从而得到较为均一的膜层厚度，进而可以避免沟道短路的现象发生，相比现有技术，该方案提高了显示装置的产品品质。
优选的，所述源极、漏极和数据线采用SSM掩模板制作。
本发明实施例还提供了一种显示装置，包括前述技术方案的显示基板。相比现有技术，该显示装置的产品品质得以提高。
本发明实施例还提供了一种显示基板的制作方法，所述方法包括：
在基板之上形成栅极的图形；
在栅极之上形成栅极绝缘层；
在栅极绝缘层之上形成有源层、数据线以及相对设置且形成U形沟道源极和漏极的图形。
优选的，所述在栅极绝缘层之上形成有源层、数据线以及相对设置且形成U形沟道的源极和漏极的图形，具体包括：
在栅极绝缘层上沉积有源层和数据线层；
在数据线层之上形成光刻胶；
采用具有全透光区、半透光区和遮光区的SSM掩模板对基板进行曝光，其中，全透光区与基板上预形成数据线的区域位置相对，半透光区与基板上预形成U形沟道的区域位置相对，遮光区与基板上预形成源极和漏极的区域位置相对；
对基板进行显影并刻蚀出数据线；
对基板进行灰化并刻蚀出有源层；
对基板进行刻蚀形成相对设置且形成U形沟道的源极和漏极。
采用上述方法制作的显示基板，通过SSM技术将数据线搭接于源极远离凹形口的一端，使U形沟道底部的透光强度因金属线密度的影响而减弱，从而得到较为均一的膜层厚度，进而可以避免沟道短路的现象发生，因此提高了显示装置的产品品质。
附图说明
图1为现有技术中数据线与源极搭接位置结构示意图；
图2为现有技术和本发明实施例中的数据线与源极搭接位置对比示意图以及不同U形沟道深度的对比示意图；
图3为本发明实施例对U形沟道深度的定义参考示意图；
图4为图2中方案一在不同U形沟道深度下②处的最大透光强度与①处的最大透光强度的比值以及③处的最大透光强度和①处的最大透光强度的比值柱状示意图；
图5为图2中各个方案在U形沟道深度为10um时②处的最大透光强度与①处的最大透光强度的比值以及③处的最大透光强度和①处的最大透光强度的比值柱状示意图；
图6为TN型显示基板的制作流程图；
图7为图6中步骤103的具体步骤流程图；
图8a～8f为图6中步骤103的SSM掩模工艺示意图。
附图标记：
10-栅极 20-源极 30-漏极 40-数据线
21-凹形口 31-条状部 50-有源层 60-栅极绝缘层
70-光刻胶 80-SSM掩模板
具体实施方式
为了提高显示装置的产品品质，本发明实施例提供了一种显示基板、显示装置及显示基板的制作方法。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
如图3所示，本发明实施例提供的显示基板，包括栅极10、位于栅极10之上的有源层(图中未示出)，以及位于有源层之上的源极20、漏极30和数据线40，其中，源极20具有凹形口21，漏极30与源极20相对设置且具有伸入凹形口21的条状部31，凹形口21与条状部31的间隙形成U形沟道，数据线40搭接于源极20远离凹形口21的一端。
图2所示为U形沟道深度L相同但数据线40与源极20搭接于不同位置的设计方案以及数据线40与源极20搭接于同一位置但U形沟道深度L不同的设计方案。方案1为数据线40与源极20未搭接的情况；方案2为数据线40搭接于源极20远离凹形口21的一端的情况，即本发明实施例的设计方案；方案3为数据线40搭接于源极20的中部的情况；方案4为数据线40搭接于源极20靠近凹形口21的一端的情况；其中，①、②、③处分别为U形沟道中不同测试点的位置，①处作为基础测试点位，受其他因素影响最小，②处位于U形沟道的底部，③处位于数据线40与源极20搭接位置的沟道。U形沟道深度L分别设计为10um、15um、20um以及25um，U形沟道深度L的定义请参考图3所示。
在实现本发明的过程中，发明人对图2中各个技术方案下的U形沟道的透光强度进行了模拟，并得出U形沟道中①、②、③处在图2中各个技术方案下的透光强度。模拟结果表明，在U形沟道深度相同但数据线与源极搭接位置不同的情况下，亦或在数据线与源极搭接于同一位置但U形沟道深度不同的情况下，②处位置的透光性最强的沟道中心点即②处位置的最大透光强度始终大于①或③处位置的最大透光强度，由此可得出U形沟道底部的透光性最强。
在方案一中，数据线40与源极20未搭接的情况，此时将①处作为基础点位，分别计算在四种U形沟道深度下②处的最大透光强度与①处的最大透光强度的比值以及③处的最大透光强度和①处的最大透光强度的比值，结果如图4所示。可见，当U形沟道深度增加时，U形沟道底部的衍射现象加重，②处的最大透光强度与①处的最大透光强度的比值增加，由于①处为基础测试点位，受其他因素影响最小，由此可以得出随着U形沟道深度的增加，U形沟道底部的透光性增强。此外，随着U形沟道深度增加，③处的最大透光强度和①处的最大透光强度的比值基本保持不变，③处位置的透光强度受U形沟道深度的影响较小。
当U形沟道深度L＝10um时，分别计算数据线与源极在四种搭接位置下②处的最大透光强度与①处的最大透光强度的比值以及③处的最大透光强度和①处的最大透光强度的比值，结果如图5所示。可见，在方案二数据线搭接于源极靠近凹形口的一端的情况下，②处的最大透光强度与①处的最大透光强度的比值最小，由此可见此方案U形沟道的透光强度的均一性最好，进而可以得到较为均一的膜层厚度，避免沟道短路的现象发生。
综上所述，当有源层和数据线层通过一次掩模构图工艺形成时，通常U形沟道的底部透光最强，而数据线与源极搭接位置的沟道受邻近金属效应的影响透光最弱，将数据线搭接于源极远离凹形口的一端，可以使U形沟道底部的透光强度因金属线密度的影响而减弱，达到中和的效果，从而得到较为均一的膜层厚度，进而可以避免沟道短路的现象发生，相比现有技术，该方案提高了显示装置的产品品质。
在本发明的优选实施例中，源极、漏极和数据线采用SSM掩模板一次成型。为了达到一定的开态电流，U形沟道的宽度通常较窄，通过使用基于单缝衍射原理的SSM掩膜板，可以得到制作精度良好的U形沟道。
本发明实施例还提供了一种显示装置，包括前述技术方案的显示基板。相比现有技术，该显示装置的产品品质得以提高。
如图6所示，TN型显示基板的制作流程为：
步骤101：在基板之上形成栅极的图形；
步骤102：在栅极之上形成栅极绝缘层；
步骤103：在栅极绝缘层之上形成有源层、数据线以及相对设置且形成U形沟道的源极和漏极的图形。
基板上各膜层的图形通常采用构图工艺制作形成，一次构图工艺通常包括基板清洗、成膜、光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工序；对于金属层通常采用物理气相沉积方式(例如磁控溅射法)成膜，通过湿法刻蚀形成图形，而对于非金属层通常采用化学气相沉积方式成膜，通过干法刻蚀形成图形。
其中，如图7和图8a～8f所示，步骤103具体包括：
步骤1031：在栅极绝缘层60上沉积有源层50和数据线层；
步骤1032：在数据线层之上形成光刻胶70；
步骤1033：采用具有全透光区、半透光区和遮光区的SSM掩模板80对基板进行曝光，其中，全透光区与基板上预形成数据线的区域位置相对，半透光区与基板上预形成U形沟道的区域位置相对，遮光区与基板上预形成源极20和漏极30的区域位置相对；
步骤1034：对基板进行显影并刻蚀出数据线；
步骤1035：对基板进行灰化并刻蚀出有源层50；
步骤1036：对基板进行刻蚀形成相对设置且形成U形沟道的源极20和漏极30。
采用上述方法制作的显示基板，通过SSM技术将数据线搭接于源极远离凹形口的一端，使U形沟道底部的透光强度因金属线密度的影响而减弱，从而得到较为均一的膜层厚度，进而可以避免沟道短路的现象发生，因此提高了显示装置的产品品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (3)
1.一种显示基板的制作方法，其特征在于，所述方法包括：
在基板之上形成栅极的图形；
在栅极之上形成栅极绝缘层；
在栅极绝缘层之上形成有源层、数据线以及相对设置且形成U形沟道源极和漏极的图形；
所述在栅极绝缘层之上形成有源层、数据线以及相对设置且形成U形沟道的源极和漏极的图形，具体包括：
在栅极绝缘层上沉积有源层和数据线层；
在数据线层之上形成光刻胶；
采用具有全透光区、半透光区和遮光区的SSM掩模板对基板进行曝光，其中，全透光区与基板上预形成数据线的区域位置相对，半透光区与基板上预形成U形沟道的区域位置相对，遮光区与基板上预形成源极和漏极的区域位置相对；
对基板进行显影并刻蚀出数据线；
对基板进行灰化并刻蚀出有源层；
对基板进行刻蚀形成相对设置且形成U形沟道的源极和漏极。
2.一种显示基板，其特征在于，所述显示基板为采用如权利要求1所述的制作方法形成的基板；包括栅极、位于栅极之上的有源层，以及位于有源层之上的源极、漏极和数据线，其中，所述源极具有凹形口，所述漏极与所述源极相对设置且具有伸入所述凹形口的条状部，所述凹形口与条状部的间隙形成U形沟道，所述数据线搭接于源极远离凹形口的一端；
所述数据线和所述源极的搭接位置位于所述源极的侧部；
所述源极、漏极和数据线采用SSM掩模板制作。
3.一种显示装置，其特征在于，包括如权利要求2所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710011079.1A CN106711154B (zh) | 2017-01-06 | 2017-01-06 | 一种显示基板、显示装置及显示基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710011079.1A CN106711154B (zh) | 2017-01-06 | 2017-01-06 | 一种显示基板、显示装置及显示基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711154A CN106711154A (zh) | 2017-05-24 |
| CN106711154B true CN106711154B (zh) | 2024-04-09 |
Family
ID=58908650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710011079.1A Active CN106711154B (zh) | 2017-01-06 | 2017-01-06 | 一种显示基板、显示装置及显示基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711154B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112925136B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925137B (zh) | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359690A (zh) * | 2007-08-03 | 2009-02-04 | 北京京东方光电科技有限公司 | Tft结构和灰阶掩膜版结构 |
| KR20090073687A (ko) * | 2007-12-31 | 2009-07-03 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 |
| CN104267580A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 掩模板、阵列基板及其制备方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492731B1 (ko) * | 2002-12-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 다 모델 액정표시장치 제조방법 |
| KR101325170B1 (ko) * | 2010-07-09 | 2013-11-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그 제조방법 |
| JP6033071B2 (ja) * | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2017
- 2017-01-06 CN CN201710011079.1A patent/CN106711154B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359690A (zh) * | 2007-08-03 | 2009-02-04 | 北京京东方光电科技有限公司 | Tft结构和灰阶掩膜版结构 |
| KR20090073687A (ko) * | 2007-12-31 | 2009-07-03 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 |
| CN104267580A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 掩模板、阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711154A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| US8609477B2 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| US9455282B2 (en) | Manufacturing method of an array substrate | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| JP6001336B2 (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN111223815B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN106876260B (zh) | 一种闸电极结构及其制造方法和显示装置 | |
| CN106711154B (zh) | 一种显示基板、显示装置及显示基板的制作方法 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN106129063A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN109524356B (zh) | 一种阵列基板的制造方法、阵列基板及显示面板 | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR102281844B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN109633964A (zh) | 导电层的制作方法和显示面板 | |
| US9891477B2 (en) | Method for manufacturing HVA pixel electrode and array substitute | |
| TWI569423B (zh) | 薄膜電晶體基板與顯示器 | |
| KR20080074356A (ko) | 표시 기판 및 이의 제조 방법 | |
| TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
| CN206301794U (zh) | 一种显示基板及显示装置 | |
| KR101560397B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| CN111863728B (zh) | 阵列基板及其制造方法 | |
| KR100476047B1 (ko) | 에프.에프.에스 모드의 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |