CN1185534C - 液晶显示装置的有源阵列基板及其制造方法 - Google Patents
液晶显示装置的有源阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN1185534C CN1185534C CNB021206724A CN02120672A CN1185534C CN 1185534 C CN1185534 C CN 1185534C CN B021206724 A CNB021206724 A CN B021206724A CN 02120672 A CN02120672 A CN 02120672A CN 1185534 C CN1185534 C CN 1185534C
- Authority
- CN
- China
- Prior art keywords
- those
- layer
- base plate
- dielectric constant
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种液晶显示装置的有源阵列基板的制造方法,利用五道掩膜来完成。第一道掩膜在透明基板上形成栅极线。第二道掩膜在覆盖一层栅极绝缘层后,依序沉积半导体层、n型掺杂层和金属层,用以定义金属层/n型掺杂层/半导体层,以形成数据线。第三道掩膜用于在含数据线的透明基板上形成低介电常数绝缘层,且在其中形成露出数据线表面的接触孔开口。第四道掩膜在低介电常数绝缘层上形成透明导电层后,构图出像素电极和具源极图案的透明导电层,并利用此像素电极和具源极图案的透明导电层为掩膜,蚀刻金属层和n型掺杂层。第五道掩膜用于定义保护层。
Description
技术领域
本发明涉及一种液晶显示装置(liquid crystal display,LCD)及其制造方法,特别涉及一种具有高像素孔径比(pixel aperture ratio)的液晶显示装置的有源阵列基板(active matrix substrate)及其制造方法。
背景技术
液晶显示装置通常包括两个具有电极的上下基板,以封合材料接合在一起。液晶材料被填入两个基板之间,为了保持两基板之间固定的距离,会散布具有一定粒径的颗粒于两基板之间。通常下基板表面形成有用来当作开关元件的薄膜晶体管,此薄膜晶体管具有连接于扫描线的栅极电极、连接于信号线的漏极电极、以及连接于像素电极的源极电极。此上基板又称为有源阵列基板。
当液晶显示装置的像素孔径比愈大时,其显像传送效果愈好。因此,在使用相同的背光源能量下,增加像素孔径比可以提高其显像传送效果,或者在维持相同的显像传送效果下,可以减少背光源能量的浪费。
为了提高像素孔径比,有人提出在形成像素电极之前,先于其下方形成一层厚度较厚的覆盖层(over coating),以避免像素电极和其下方的导电材料有电容效应,而得以扩大像素电极的覆盖面积。
近来,已有人提出许多可提高像素孔径比的结构或方法,如美国专利5,955,744、5,780,871、5,641,974等。
发明内容
本发明的目的在于提供一种具有高像素孔径比的液晶显示装置的有源阵列基板。
本发明提供一种液晶显示装置的有源阵列基板,其结构如下所述。平行于第一方向的栅极线配置于透明基板上,且部分突出延伸覆盖有源元件区。栅极绝缘层配置于具有栅极线的透明基板上。低介电常数绝缘层位于栅极绝缘层上,其中具有大致对应于有源元件区的开口。垂直于第一方向的数据线配置于栅极绝缘层和低介电常数绝缘层之间,且部分突出延伸至有源元件区,栅极线和数据线所围绕的区域可分为有源元件区和像素区。第一n型掺杂层配置数据线下,与数据线接触,且与数据线的图案相同,位于开口中的一侧的附近的第一n型掺杂层作为源极。具源极图案的导线配置于源极上。第二n型掺杂层配置于开口中的另一侧的附近,且作为漏极,源极和漏极之间为沟道区。漏极电极配置于漏极上。半导体层配置于第一n型掺杂层和第二n型掺杂层下,且配置于栅极绝缘层上,半导体层的图案为第一n型掺杂层、第二n型掺杂层和沟道区的集合图案。像素电极配置于像素区的低介电常数绝缘层上,且延伸至导线上与漏极电极连接。保护层大致位于开口。
本发明提供一种上述液晶显示装置的有源阵列基板的制造方法,其方法简述如下。于透明基板上形成平行于第一方向的栅极线,且部分突出延伸覆盖有源元件区。于栅极线和透明基板上形成栅极绝缘层、半导体层、n型掺杂层和金属层,并定义半导体层、n型掺杂层和金属层,以使金属层转为垂直于第一方向的数据线。于具有数据线的透明基板上形成低介电常数绝缘层,并于其中形成开口大致对应于元件有源区。于低介电常数绝缘层上形成透明导电层,并定义透明导电层,以形成像素电极和具源极图案的导线。继续以像素电极和源极图案导线为掩膜,蚀刻开口中的数据线和n型掺杂层。最后于开口处形成保护层。
附图说明
为让本发明的上述目的、特征及优点能更明显易懂,下文特举一优选实施例,并配合附图,作详细说明如下:
图1A至图1D显示本发明一实施例的液晶显示装置的有源阵列基板的制作流程的顶视图;
图2A至图2E显示本发明一实施例的液晶显示装置的有源阵列基板的制作流程的剖面图,其中图2A至图2D分别为图1A至图1D的II-II剖面图;
图3和图4显示本发明另一实施例的液晶显示装置的有源阵列基板的制作流程的顶视图;
图5A和图5B分别是表示图3的A-A和B-B切线的剖面图;
图6是表示图4的C-C切线的剖面图;以及
图7A至图7E是显示本发明另一实施例的液晶显示装置的有源阵列基板的制作流程的剖面图,其中图7A至图7D分别为图1A至图1D的II-II剖面图。
附图中的附图标记说明如下:
有源元件区:A 透明基板:11
栅极线:13 栅极绝缘层:15、15a
半导体层:17 n型掺杂层:19
数据线:21 低介电常数材料的绝缘层:23
开口:24、44 像素电极:25a
导线:25b 保护层:27
连接源极和焊点之导线:25c
焊点:13a
具体实施方式
本发明提供一种高像素孔径比的有源阵列基板,如图1D和图2E所示。以下实施例将详细描述此有源阵列基板的结构及制造方法。
第一实施例
图2A至图2E是显示本发明一实施例的液晶显示装置的有源阵列基板的制作流程的剖面图,图1A至图1D为顶视图。其中图2A至图2D分别为图1A至图1D的II-II剖面图。
请同时参照图1A和图2A,首先提供一透明基板11,例如是玻璃基板,在透明基板11上形成第一层金属层,其材料例如是铝或铝合金,经光刻蚀刻后成栅极线13。此栅极线13并侧向突出于有源元件区A,即像素区的一角。其中,栅极线25侧向突出于有源元件区A的部分是栅极电极。
接着请同时参照图1B和图2B,在具有栅极线13的透明基板11上形成一层栅极绝缘层15,其材料可为氮化硅。之后于栅极绝缘层15上依序沉积半导体层、n型掺杂层和金属层,其中半导体层的材料例如为非晶硅,金属层的材料例如为铬或铬合金。并对金属层/n型掺杂层/半导体层进行一次光刻蚀刻,以定义出数据线21、n型掺杂层19和半导体层17。此时,尚未定义出源极、漏极和沟道区。
接着请同时参照图1C和图2C,在具有数据线21和栅极绝缘层15的透明基板11上涂布一层低介电常数材料的绝缘层23,此种低介电常数材料(介电常数小于5)具有透明性。因其具有低介电常数的特性,因此可以减少像素电极和其下方的导电材料有电容效应,进而得以提高像素孔径比。此种低介电常数材料可以是具有感光性的材料,亦可以是非感光性的材料,例如是介电常数约为2.7的苯并环丁烯(BCB(benzocyclobutene))。此低介电常数绝缘层23的厚度约为1μm~5μm左右。
之后于此低介电常数绝缘层23中形成开口24,此开口24大致位于有源元件区A。
接着请同时参照图1D和图2D,于低介电常数绝缘层23上形成一层透明导电层,其材料例如为铟锡氧化物(indium tin oxide,ITO),并将其光刻蚀刻而构图成像素电极25a以及具源极图案的导线25b。继续以像素电极25a和具源极图案的导线25b为掩膜,蚀刻开口24中的数据线21和n型掺杂层19,以定义出源极S和漏极D,而源极S和漏极D分别位于开口24的两侧,彼此相对,且源极S和漏极D之间的半导体层17为沟道区。其中对应于源极S上方的数据线21为源极电极21S,对应于漏极D上方的数据线21为漏极电极21D,而像素电极25a与漏极电极21D接触。
经过上述工艺后,此半导体层17的图案为n型掺杂层19、源极S、漏极D和沟道区的集合图案。
接着请参照图2E,在有源元件区A形成一层保护层27,其材料例如为氮化硅,用以保护源极S和漏极D之间暴露出的沟道区。
在保护层27形成后,即完成有源阵列基板,可继续进行与上基板和液晶进行组装。
本发明提供另一种高像素孔径比的有源阵列基板,如图1D和图7E所示。以下的实施例将详细描述此有源阵列基板的结构及制造方法。
第二实施例
图7A至图7E是显示本发明另一实施例的液晶显示装置的有源阵列基板的制作流程的剖面图,图1A至图1D分别为图7A至图7D的顶视图。
请同时参照图1A和图7A,首先提供一透明基板11,例如是玻璃基板,在透明基板11上形成第一层金属层,其材料例如是铝或铝合金,经光刻蚀刻后成栅极线13。此栅极线13并侧向突出于有源元件区A,即像素区的一角。其中,栅极线25侧向突出于有源元件区A的部分为栅极电极。
接着请同时参照图1B和图7B,在具有栅极线13的透明基板11上依序形成一层栅极绝缘层、半导体层、n型掺杂层和金属层,其中栅极绝缘层的材料可为氮化硅,半导体层的材料可为非晶硅,金属层的材料可为铬或铬合金。之后对金属层/n型掺杂层/半导体层/栅极绝缘层进行一次光刻蚀刻,以定义出数据线21、n型掺杂层19、半导体层17和栅极绝缘层15a。此时,尚未定义出源极、漏极和沟道区。
接着请同时参照图1C和图7C,在具有数据线21的透明基板11上涂布一层低介电常数材料的绝缘层23,此种低介电常数材料(介电常数小于5)具有透明性。因其具有低介电常数的特性,因此可以减少像素电极和其下方的导电材料有电容效应,进而得以提高像素孔径比。此种低介电常数材料可以是具有感光性的材料,亦可以是非感光性的材料,例如是介电常数约为2.7的苯并环丁烯(BCB(benzocyclobutene))。此低介电常数绝缘层23的厚度约为1μm~5μm左右。
之后于此低介电常数绝缘层23中形成开口24,此开口24大致位于有源元件区A。
接着请同时参照图1D和图7D,于低介电常数绝缘层23上形成一层透明导电层,其材料例如为铟锡氧化物(indium tin oxide,ITO),并将其光刻蚀刻而构图成像素电极25a以及具源极图案的导线25b。继续以像素电极25a和具源极图案的导线25b为掩膜,蚀刻开口24中的数据线21和n型掺杂层19,以定义出源极S和漏极D,而源极S和漏极D分别位于开口24的两侧,彼此相对,且源极S和漏极D之间的半导体层17为沟道区。其中对应于源极S上方的数据线21为源极电极21S,对应于漏极D上方的数据线21为漏极电极21D,而像素电极25a与漏极电极21D接触。
经过上述工艺后,此半导体层17的图案为n型掺杂层19、源极S、漏极D和沟道区的集合图案。
接着请参照图7E,于有源元件区A形成一层保护层27,其材料例如为氮化硅,用以保护源极S和漏极D之间暴露出的沟道区。
在保护层27形成后,即完成有源阵列基板,可继续进行与上基板和液晶进行组装。
第三实施例
若同时考虑静电放电(electrostatic discharge,ESD)保护电路,则于上述配合图1C和图2C所说明的工艺中,于低介电常数绝缘层23中大致对应于有源元件区A的区域形成开口24时,同时于栅极线13末端的焊点13a形成开口44,且继续蚀刻开口44中的栅极绝缘层15,使其转为如图所示的栅极绝缘层15a,如图3和图4所示。
继续如图1D和图2D所示,于低介电常数绝缘层23上形成一层透明导电层,并将其光刻蚀刻而构图成像素电极25a以及具源极图案的导线25b时,同时于焊点13a处形成具源极图案且会将焊点13a与将形成之源极短路的导线25c。继续以像素电极25a、具源极图案的导线25b和具源极图案的导线25c为掩膜,蚀刻开口24和44中的数据线21和n型掺杂层19,以定义出源极S和漏极D,而源极S和漏极D分别位于开口44的两侧,彼此相对,且源极S和漏极D之间的半导体层17为沟道区。此时,导线25c会将开口44中的焊点13a和源极S短路,以形成二极管,作为ESD保护电路。
之后,继续进行上述第一实施例的工艺。
虽然本发明已以优选实施例公开如上,但是它并非用以限制本发明,本领域技术人员,在不脱离本发明的精神和范围的情况下,可作更改与润饰,因此本发明的保护范围应当以所附权利要求所定义的为准。
Claims (12)
1.一种液晶显示装置的有源阵列基板,包括:
一透明基板;
多条平行于一第一方向的栅极线配置于该透明基板上,且部分突出延伸覆盖多个有源元件区;
一栅极绝缘层配置于具有该些栅极线的该透明基板上;
一低介电常数绝缘层位于该栅极绝缘层上,该低介电常数绝缘层中具有多个开口大致对应于该些有源元件区;
多条垂直于该第一方向的数据线配置于该栅极绝缘层和该低介电常数绝缘层之间,且部分突出延伸至该些开口中,该些栅极线和该些数据线所围绕的多个区域可分为该些有源元件区和多个像素区;
多个第一n型掺杂层配置该些数据线下,与该些数据线接触,且与该些数据线的图案相同,位于该些开口中的一侧的附近的该些第一n型掺杂层作为多个源极;
多条导线配置于该些开口中的该些源极上方的该些数据线上,其中该些导线为源极图案;
多个第二n型掺杂层配置于该些开口中与该些源极相对的另一侧的附近,且作为多个漏极,该些源极和该些漏极之间为多个沟道区;
多个漏极电极配置于该些漏极上;
一半导体层配置于该些第一n型掺杂层和该些第二n型掺杂层下,且配置于该栅极绝缘层上,该半导体层的图案为该些第一n型掺杂层、该些第二n型掺杂层和该些沟道区的集合图案;
多个像素电极配置于该些像素区的该低介电常数绝缘层上,且延伸至该些漏极电极上与该些漏极连接;以及
一保护层大致位于该些开口。
2.如权利要求1所述的液晶显示装置的有源阵列基板,其中该低介电常数绝缘层的材料为苯并环丁烯。
3.如权利要求1所述的液晶显示装置的有源阵列基板,其中该些像素电极延伸至部分该些栅极线上方和部分该些数据线上方。
4.如权利要求1所述的液晶显示装置的有源阵列基板,其中该些像素电极和该些源极图案导线的材料为铟锡氧化物。
5.如权利要求1所述的液晶显示装置的有源阵列基板,更包括:
多个焊点位于该些栅极线末端;
该低介电常数绝缘层位于该栅极绝缘层上,该低介电常数绝缘层中具有多个开口大致对应于该些有源元件区和该些焊点;以及
该些导线于大致对应于该些焊点的该些开口中,延伸连接相对应的该些源极和该些焊点。
6.一种液晶显示装置的有源阵列基板的制造方法,包括:
提供一透明基板;
于该透明基板上形成多条平行于一第一方向的栅极线,且部分突出延伸覆盖多个有源元件区;
于该些栅极线和该透明基板上形成一栅极绝缘层;
于该栅极绝缘层上形成一半导体层;
于该半导体层上形成一n型掺杂层;
于该n型掺层上形成一金属层;
定义该半导体层、该n型掺杂层和该金属层,以使该金属层转为垂直于该第一方向的多条数据线;
于具有该些数据线的该透明基板上形成一低介电常数绝缘层;
于该低介电常数绝缘层中形成多个开口大致对应于该些元件有源区;
于该低介电常数绝缘层上形成一透明导电层;
定义该透明导电层,以形成多个像素电极和具有源极图案的多条导线;
以该些像素电极和该些导线为掩膜,蚀刻该些开口中的该数据线和该n型掺杂层;以及
于该些开口处形成一保护层。
7.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中该低介电常数绝缘层的材料为苯并环丁烯。
8.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中在定义该半导体层、该n型掺杂层和该金属层使该金属层转为垂直于该第一方向的多条数据线的步骤中,更包括同时定义该栅极绝缘层,至暴露出该透明基底。
9.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中该些像素电极延伸至部分该些栅极线上方和部分该些数据线上方。
10.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中该透明导电层为一铟锡氧化物层。
11.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中该保护层的材料为氮化硅。
12.如权利要求6所述的液晶显示装置的有源阵列基板的制造方法,其中该些栅极线末端具有多个焊点,于该低介电常数绝缘层中形成的该些开口大致对应于该些元件有源区和该些焊点,而大致对应于该些焊点的该些开口中的该些导线延伸连接相对应的该些源极和该些焊点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021206724A CN1185534C (zh) | 2002-05-28 | 2002-05-28 | 液晶显示装置的有源阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021206724A CN1185534C (zh) | 2002-05-28 | 2002-05-28 | 液晶显示装置的有源阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1462901A CN1462901A (zh) | 2003-12-24 |
CN1185534C true CN1185534C (zh) | 2005-01-19 |
Family
ID=29742507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021206724A Expired - Lifetime CN1185534C (zh) | 2002-05-28 | 2002-05-28 | 液晶显示装置的有源阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1185534C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101022092B (zh) * | 2006-02-14 | 2010-12-01 | 株式会社日立显示器 | 显示装置的制造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101221261B1 (ko) * | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
CN100449391C (zh) * | 2006-08-04 | 2009-01-07 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
CN102629576A (zh) | 2011-09-26 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
CN102522411B (zh) * | 2011-12-22 | 2016-02-10 | 深圳莱宝高科技股份有限公司 | 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法 |
CN104051472A (zh) * | 2014-06-19 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
JP6597192B2 (ja) * | 2015-10-30 | 2019-10-30 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
US9793409B2 (en) | 2016-01-14 | 2017-10-17 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel |
CN105742297B (zh) * | 2016-04-13 | 2019-09-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
CN107591412A (zh) * | 2017-07-06 | 2018-01-16 | 惠科股份有限公司 | 一种阵列基板和显示面板 |
-
2002
- 2002-05-28 CN CNB021206724A patent/CN1185534C/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101022092B (zh) * | 2006-02-14 | 2010-12-01 | 株式会社日立显示器 | 显示装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1462901A (zh) | 2003-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
US6956626B2 (en) | Thin film transistor liquid crystal display structure | |
KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
CN1953186B (zh) | 具有改善层间粘着的薄膜晶体管衬底 | |
CN1932622A (zh) | 透反射式液晶显示器件及其制造方法 | |
US6927087B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
CN1782832A (zh) | 具静电放电保护的阵列基板与显示装置及其制造方法 | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
CN1892386A (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
CN1164972C (zh) | 象素单元及其制作方法 | |
CN1185534C (zh) | 液晶显示装置的有源阵列基板及其制造方法 | |
CN1704825A (zh) | 液晶显示器件及其制造方法 | |
US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
CN1892373A (zh) | 薄膜晶体管基板及其制造方法 | |
CN1195321C (zh) | 薄膜晶体管平面显示器 | |
CN1240117C (zh) | 薄膜晶体管平面显示器的制造方法 | |
CN100342279C (zh) | 用于液晶显示器件的基板及其制造方法 | |
CN1154174C (zh) | 平面显示器制造方法 | |
CN1151406C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
CN1256618C (zh) | 液晶显示器及其制造方法 | |
CN1187643C (zh) | 液晶显示装置的有源阵列基板及其制造方法 | |
CN100345310C (zh) | 薄膜晶体管及其制作方法 | |
CN1832149A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
US6653159B2 (en) | Method of fabricating a thin film transistor liquid crystal display | |
US6927832B2 (en) | Liquid crystal display device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050119 |
|
CX01 | Expiry of patent term |