CN100449391C - 一种薄膜晶体管液晶显示器像素结构及其制造方法 - Google Patents
一种薄膜晶体管液晶显示器像素结构及其制造方法 Download PDFInfo
- Publication number
- CN100449391C CN100449391C CNB2006101038656A CN200610103865A CN100449391C CN 100449391 C CN100449391 C CN 100449391C CN B2006101038656 A CNB2006101038656 A CN B2006101038656A CN 200610103865 A CN200610103865 A CN 200610103865A CN 100449391 C CN100449391 C CN 100449391C
- Authority
- CN
- China
- Prior art keywords
- photoresist
- zone
- electrode
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管液晶显示器像素结构,包括:玻璃基板、栅线、栅电极等部分,其中栅电极和栅线上依次为第一绝缘层、有源层和掺杂层;第二绝缘层覆盖在玻璃基板上、栅线上及栅电极周边边缘处;像素电极与漏电极呈一体位于第二绝缘层上方,且在形成漏电极的位置与栅电极上的掺杂层搭接;源电极和数据线上方覆盖有透明像素电极层,该透明像素电极层在靠近沟道处搭接在栅电极上的掺杂层上;钝化层覆盖在像素电极及漏电极之外的部分。本发明同时公开了一种薄膜晶体管液晶显示器像素结构的制造方法。本发明在传统工艺的基础上,利用光刻工艺实现了三次光刻掩模版形成薄膜晶体管的方法,节约了阵列工艺的成本和占机时间,提高了产能。
Description
技术领域
本发明涉及薄膜晶体管液晶显示器及其制造方法,特别涉及一种三次光刻工艺制作的薄膜晶体管液晶显示器像素结构及其制造方法。
背景技术
目前在常规薄膜晶体管液晶显示器件制造的方法中,阵列工艺使用五次光刻掩模版的方法,一部分采用四次光刻掩模版的方法,其中四次光刻掩模版主要采用灰色调(Gray Tone)掩模版的技术对薄膜晶体管的沟道部分的源漏金属电极和有源层部分进行刻蚀。
此结构的在常规四次光刻掩模版的工艺顺序包括:
首先,利用常规的栅工艺形成栅层,然后沉积栅绝缘层。
接着,沉积半导体有源层,掺杂层,源漏金属层。利用Gray Tone掩模版形成薄膜晶体管的小岛,进行灰化工艺,暴露沟道部分,刻蚀沟道部分的金属层,刻蚀沟道部分的掺杂层、有源层。在此步工艺中由于需要对有源层,金属层,还有掺杂层的刻蚀,所以在光刻工艺中需要对Gray Tone沟道部分的光刻胶的控制相当严格,另外刻蚀的选择比和均匀性均有很高的要求。所以对于工艺的容差要求非常高。
发明内容
本发明的目的是针对现有技术的缺陷,提出一种薄膜晶体管液晶显示器阵列结构及其三次光刻工艺制作该结构的办法,降低对工艺容差的要求以及简化薄膜晶体管的设计。
为了实现上述目的,本发明提供了一种薄膜晶体管液晶显示器像素结构,包括:玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层,其中栅电极和栅线上依次为第一绝缘层、有源层和掺杂层;第二绝缘层覆盖在玻璃基板上、栅线上及栅电极周边边缘处;像素电极与漏电极呈一体位于第二绝缘层上方,且漏电极与栅电极上的掺杂层搭接;源电极和数据线位于第二绝缘层上方且源电极和数据线上方覆盖有透明像素电极层,该透明像素电极层在靠近沟道处搭接在栅电极上的掺杂层上;钝化层覆盖在像素电极及漏电极之外的部分。
其中,所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜,或者为AlNd、Al、Cu、Mo、MoW和Cr任意组合所构成的复合膜。所述第一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜,或者为SiNx、SiOx和SiOxNy任意组合所构成的复合膜。所述源电极、数据线或漏电极为Mo、MoW或Cr的单层膜,或者为Mo、MoW和Cr任意组合所构成的复合膜。
为了实现上述目的,本发明同时提供了一种薄膜晶体管液晶显示器像素结构的制造方法,包括:
步骤一,在洁净的基板上依次沉积栅金属层,第一栅绝缘层,有源层,掺杂层,采用第一块掩模板进行掩模、曝光并进行蚀刻,得到栅小岛图形和栅线;
步骤二,在完成步骤一基板上依次沉积第二绝缘层和源漏金属层,采用第二块掩模板,该掩模板为灰色调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域露出薄膜晶体管沟道部分的掺杂层,此时栅小岛图形的周边保留部分第二绝缘层及其上的源漏金属层和光刻胶;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出像素电极和漏电极区域的源漏金属层;并接着对像素电极和漏电极区域的源漏金属层进行刻蚀,完成刻蚀后,采用光刻胶离地剥离工艺,剥离数据线和漏电极上方的光刻胶;
步骤三,在完成步骤二基板上沉积透明像素电极,采用第三块掩模板,该掩模板为灰色调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域得到薄膜晶体管沟道部分;完成刻蚀后,对光刻胶进行灰化工艺,去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出数据线和源电极上方的像素电极层,以及像素电极层与栅电极上的掺杂层搭接部分区域;接着沉积一层钝化层,并结合光刻胶离地剥离工艺,剥离掉像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域上方的光刻胶。
其中,所述第二块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成数据线区域和源电极区域;保留部分光刻胶区域包括像素电极、源电极区域。所述步骤二中刻蚀无光刻胶区域包括刻蚀源漏金属层和第二绝缘层。所述第三块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域的光刻胶;其他部分为无光刻胶区域。所述刻蚀无光刻胶区域得到薄膜晶体管沟道部分包括像素电极层刻蚀和掺杂层的刻蚀。
本发明由于相对于现有技术,利用灰色调掩模板形成了源漏金属层和沟道;同时巧妙的运用Lift-off技术形成了钝化层图形,实现了三次光刻掩模板形成薄膜晶体管结构及方法,提高了工艺的可行性,同时节约阵列工艺的成本和占机时间,提高产能。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
附图说明
图1a为本发明第一层掩模版光刻后图形;
图1b为本发明中第一层掩模版掩模、曝光后图1a沟道部分A-A′截面图形;
图1c为本发明第一层刻蚀剥离后图1a沟道部分A-A′截面图形;
图2a为本发明第二掩模版(灰色调掩模版)光刻完成后平面图形;
图2b为本发明第二掩模版(灰色调掩模版)掩模、曝光后图2a沟道B-B′截面图形;
图2c本发明第二掩模版(灰色调掩模版)掩模、曝光和源漏金属层和第二绝缘层刻蚀后图2a沟道B-B′截面图形;
图2d为本发明第二掩模版(灰色调掩模版)后对应的光刻胶灰化后图2a沟道B-B′截面图形;
图2e为本发明第二次掩模板后(灰色调掩模版)对应的漏极金属刻蚀后图2a沟道B-B′截面图形;
图2f为本发明第二次掩模板后对应的刻蚀剥离后图2a沟道B-B′截面图形;
图3a为本发明第三块掩模版后(灰色调掩模版)光刻完成后平面图形;
图3b为本发明第三掩模版(灰色调掩模版)掩模、曝光后图3a沟道C-C′截面图形;
图3c为本发明第三掩模版(灰色调掩模版)掩模、曝光和沟道掺杂层刻蚀完成后图3a沟道C-C′截面图形;
图3d为本发明第三掩模版(灰色调掩模版)沟道掺杂层刻蚀完成后对应光刻胶灰化后图3a沟道C-C′截面图形;
图3e为本发明第三掩模版(灰色调掩模版)光刻胶灰化后对应钝化层沉积后图3a沟道C-C′截面图形;
图3f为本发明第三掩模版(灰色调掩模版)钝化层沉积后对应光刻胶离地剥离工艺(Lift-off)后图3a沟道C-C′截面图形。
图中标记:20、基板;21、栅金属层;22、第一栅绝缘层;23、有源层;24、掺杂层;25、第一次光刻光刻胶图形;26、第二绝缘层;27、源漏金属层;28、第二次光刻光刻胶完全保留部分;29、第二次光刻光刻胶部分保留部分;30、像素电极层;31、第三次光刻光刻胶部分保留部分;32、第三次光刻光刻胶完全保留部分;33、钝化层。
具体实施方式
本发明提供一种薄膜晶体管液晶显示器像素结构,包括基板、栅线、栅电极、第一绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层等部分,这些组成部分与现有技术没有差异,其与现有技术中的像素结构相区别的特征在于:栅电极和栅线上依次为第一绝缘层、有源层和掺杂层;第二绝缘层覆盖在玻璃基板、栅线及栅电极周边边缘处;像素电极与漏电极呈一体位于第二绝缘层上方,且在形成漏电极的位置与栅电极上的掺杂层搭接;源电极和数据线上方覆盖有透明像素电极层,该透明像素电极层在靠近沟道处搭接在栅电极上的掺杂层上;钝化层覆盖在像素电极及漏电极之外的部分。
本发明栅线和栅电极可以为AlNd、Al、Cu、Mo、MoW或Cr的单层膜,或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明第一绝缘层或第二绝缘层可以为SiNx、SiOx或SiOxNy的单层膜,或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。
本发明的源电极、数据线或漏电极为Mo、MoW或Cr的单层膜,或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明同时提供了该像素结构的制造方法,包括:
步骤一,在洁净的基板上依次沉积栅金属层,第一栅绝缘层,有源层,掺杂层,采用第一块掩模版进行掩模、曝光并进行蚀刻,得到栅小岛图形和栅线;
步骤二,在完成步骤一基板上依次沉积第二绝缘层和源漏金属层,采用第二块掩模版,该掩模版为灰色调掩模版,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域。其中,保留全部光刻胶的区域包括形成数据线区域和源电极区域;保留部分光刻胶区域包括漏电极区域和像素电极区域;其他部分为无光刻胶区域。刻蚀无光刻胶区域露出薄膜晶体管沟道部分的掺杂层,此时栅小岛图形的周边要保留部分第二绝缘层及其上的源漏金属层和光刻胶;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出像素电极和漏电极区域的源漏金属层;并接着像素电极和漏电极区域的源漏金属层进行刻蚀,完成刻蚀后,采用光刻胶剥离工艺,剥离漏电极上方的光刻胶;
步骤三,在完成步骤二基板上沉积透明像素电极层,采用第三块掩模板,该掩模版为灰色调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;其中,保留全部光刻胶的区域包括形成像素电极、源电极及源电极与掺杂层搭接部分区域的光刻胶;保留部分光刻胶区域包括形成数据线、源电极上透明像素电极层及其与栅电极上的掺杂层搭接部分区域;其他部分为无光刻胶区域。刻蚀无光刻胶区域得到薄膜晶体管沟道部分;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,即数据线和源电极上透明像素电极层,及透明像素电极层与栅电极上的掺杂层搭接部分上方的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,即像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域的光刻胶;然后,接着沉积一层钝化层,并结合光刻胶离地剥离工艺,剥离掉钝化层以及像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域的光刻胶,并得到完整的像素电极结构。
下面结合附图对本发明的像素结构的制造方法进行详细描述,如图1a至图3f所示。
如图1a,1b,1c所示,首先,先在洁净的基板20(玻璃)上沉积栅金属层21(Mo,Al/Nd,Cu等),在栅金属层上再沉积第一栅绝缘层22(SiNx),在第一栅绝缘层上有源层23,然后再沉积掺杂层24(a-Si或者p-Si)。采用第一块掩模版进行掩模和曝光形成第一次光刻光刻胶胶图形25,然后进行刻蚀得到栅小岛图形和栅线。
然后,沉积第二绝缘层26(SiNx)并在第二绝缘层上面沉积源漏金属层27(Mo,Al,Cu等),采用第二块掩模版,该掩模版采用的是灰色调掩模版,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域29和保留全部光刻胶区域28,如图2a、2b所示。其中,保留全部光刻胶28的区域包括形成数据线区域和源电极区域;保留部分光刻胶区域29包括像素电极区域和漏电极区域;其他部分为无光刻胶区域。刻蚀无光刻胶区域露出薄膜晶体管沟道部分的掺杂层,此时栅小岛图形的周边要保留部分第二绝缘层及其上的源漏金属层和光刻胶,如图2c所示。完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出像素电极和漏电极区域的源漏金属层,如图2d所示;并接着像素电极和漏电极区域的源漏金属层进行刻蚀,完成刻蚀后,采用光刻胶剥离工艺,剥离漏电极上方的光刻胶,如图2e、2f所示。
最后,在完成步骤二基板上沉积透明像素电极层30,采用第三块掩模板定义,该掩模版为灰色调调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域31和保留全部光刻胶区域32;其中,保留全部光刻胶区域3b包括形成像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域;保留部分光刻胶区域31包括形成数据线和源电极上透明像素电极层,及像素电极层与栅电极上的掺杂层搭接部分区域;其他部分为无光刻胶区域,包括沟道等部分,如图3a、3b所示。接着进行透明像素电极层刻蚀和沟道掺杂层的刻蚀得到薄膜晶体管沟道部分,如图3c所示;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,即形成数据线和源电极上透明像素电极层,及像素电极与栅电极上的掺杂层相搭接部分上方的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,即保留部分像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域的光刻胶,如图3d所示;最后,接着沉积一层钝化层33,如图3e所示,并结合光刻胶离地剥离工艺,剥离掉像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域上方的光刻胶,并得到完整的像素电极结构,如图3f所示。
最后应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当按照需要可使用不同材料和设备实现之,即可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (9)
1、一种薄膜晶体管液晶显示器像素结构,包括:玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层,其特征在于:栅电极和栅线上依次为第一绝缘层、有源层和掺杂层;第二绝缘层覆盖在玻璃基板上、栅线上及栅电极周边边缘处;像素电极与漏电极呈一体位于第二绝缘层上方,且漏电极与栅电极上的掺杂层搭接;源电极和数据线位于第二绝缘层上方且源电极和数据线上方覆盖有透明像素电极层,该透明像素电极层在靠近沟道处搭接在栅电极上的掺杂层上;钝化层覆盖在像素电极及漏电极之外的部分。
2、根据权利要求1所述的像素结构,其特征在于:所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜,或者为AlNd、Al、Cu、Mo、MoW和Cr任意组合所构成的复合膜。
3、根据权利要求1所述的像素结构,其特征在于:所述第一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜,或者为SiNx、SiOx和SiOxNy任意组合所构成的复合膜。
4、根据权利要求1所述的像素结构,其特征在于:所述源电极、数据线或漏电极为Mo、MoW或Cr的单层膜,或者为Mo、MoW和Cr任意组合所构成的复合膜。
5、一种薄膜晶体管液晶显示器像素结构的制造方法,其特征在于,包括:
步骤一,在洁净的基板上依次沉积栅金属层,第一栅绝缘层,有源层,掺杂层,采用第一块掩模板进行掩模、曝光并进行蚀刻,得到栅小岛图形和栅线;
步骤二,在完成步骤一基板上依次沉积第二绝缘层和源漏金属层,采用第二块掩模板,该掩模板为灰色调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域露出薄膜晶体管沟道部分的掺杂层,此时栅小岛图形的周边保留部分第二绝缘层及其上的源漏金属层和光刻胶;完成刻蚀后,对光刻胶进行灰化工艺,全部去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出像素电极和漏电极区域的源漏金属层;并接着对像素电极和漏电极区域的源漏金属层进行刻蚀,完成刻蚀后,采用光刻胶离地剥离工艺,剥离数据线和漏电极上方的光刻胶;
步骤三,在完成步骤二基板上沉积透明像素电极,采用第三块掩模板,该掩模板为灰色调掩模板,经过曝光显影后得到无光刻胶区域,保留部分光刻胶区域和保留全部光刻胶区域;刻蚀无光刻胶区域得到薄膜晶体管沟道部分;完成刻蚀后,对光刻胶进行灰化工艺,去除保留部分光刻胶区域的光刻胶,去除一部分厚度的保留全部光刻胶区域的光刻胶,露出数据线和源电极上方的像素电极层,以及像素电极层与栅电极上的掺杂层搭接部分区域;接着沉积一层钝化层,并结合光刻胶离地剥离工艺,剥离掉像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域上方的光刻胶。
6、根据权利要求5所述的制造方法,其特征在于:所述第二块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成数据线区域和源电极区域;保留部分光刻胶区域包括像素电极、源电极区域。
7、根据权利要求5或6所述的制造方法,其特征在于:所述步骤二中刻蚀无光刻胶区域包括刻蚀源漏金属层和第二绝缘层。
8、根据权利要求5所述的制造方法,其特征在于:所述第三块掩膜板经过曝光显影后保留全部光刻胶的区域包括形成像素电极、与像素电极为一体的漏电极及漏电极与掺杂层搭接部分区域的光刻胶;其他部分为无光刻胶区域。
9、根据权利要求5或8所述的制造方法,其特征在于:所述步骤三中刻蚀无光刻胶区域得到薄膜晶体管沟道部分包括像素电极层刻蚀和掺杂层的刻蚀。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101038656A CN100449391C (zh) | 2006-08-04 | 2006-08-04 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
JP2007203388A JP4740203B2 (ja) | 2006-08-04 | 2007-08-03 | 薄膜トランジスタlcd画素ユニットおよびその製造方法 |
KR1020070078570A KR100865451B1 (ko) | 2006-08-04 | 2007-08-06 | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 |
US11/834,118 US7916230B2 (en) | 2006-08-04 | 2007-08-06 | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island |
US13/069,767 US8040452B2 (en) | 2006-08-04 | 2011-03-23 | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island |
US13/273,460 US8289463B2 (en) | 2006-08-04 | 2011-10-14 | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101038656A CN100449391C (zh) | 2006-08-04 | 2006-08-04 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101118355A CN101118355A (zh) | 2008-02-06 |
CN100449391C true CN100449391C (zh) | 2009-01-07 |
Family
ID=39054530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101038656A Active CN100449391C (zh) | 2006-08-04 | 2006-08-04 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100449391C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101984506A (zh) * | 2010-10-12 | 2011-03-09 | 北京大学 | 二次光刻制备薄膜晶体管的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100028367A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN117173414B (zh) * | 2023-10-27 | 2024-01-26 | 张家港中贺自动化科技有限公司 | 一种光刻掩模的缺陷智能识别方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010580A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 表示装置 |
CN1248037A (zh) * | 1992-08-27 | 2000-03-22 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
JP2000187241A (ja) * | 1998-12-22 | 2000-07-04 | Sharp Corp | 液晶表示装置及びその製造方法 |
US20020180897A1 (en) * | 2001-06-05 | 2002-12-05 | Chae Gee Sung | Liquid crystal display and fabricating method thereof |
CN1462901A (zh) * | 2002-05-28 | 2003-12-24 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
-
2006
- 2006-08-04 CN CNB2006101038656A patent/CN100449391C/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1248037A (zh) * | 1992-08-27 | 2000-03-22 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
JPH1010580A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2000187241A (ja) * | 1998-12-22 | 2000-07-04 | Sharp Corp | 液晶表示装置及びその製造方法 |
US20020180897A1 (en) * | 2001-06-05 | 2002-12-05 | Chae Gee Sung | Liquid crystal display and fabricating method thereof |
CN1462901A (zh) * | 2002-05-28 | 2003-12-24 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101984506A (zh) * | 2010-10-12 | 2011-03-09 | 北京大学 | 二次光刻制备薄膜晶体管的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101118355A (zh) | 2008-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100524781C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
US7916230B2 (en) | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
CN101533191B (zh) | Tft-lcd阵列基板结构及其制备方法 | |
US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
US20070272926A1 (en) | Tft lcd array substrate and manufacturing method thereof | |
CN101539697B (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
US20110299004A1 (en) | Array substrate and manufacturing method thereof | |
CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
CN101825814A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
CN106353944A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
CN100432812C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
CN102468243A (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
US20170373099A1 (en) | Array substrate, manufacturing method thereof and display device | |
CN100449391C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
CN101364603A (zh) | 一种tft阵列基板结构及其制造方法 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
CN100444012C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
CN101373299A (zh) | Ffs 薄膜晶体管液晶显示器像素结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |