CN101539697B - 一种薄膜晶体管液晶显示器像素结构及其制造方法 - Google Patents

一种薄膜晶体管液晶显示器像素结构及其制造方法 Download PDF

Info

Publication number
CN101539697B
CN101539697B CN2008101024794A CN200810102479A CN101539697B CN 101539697 B CN101539697 B CN 101539697B CN 2008101024794 A CN2008101024794 A CN 2008101024794A CN 200810102479 A CN200810102479 A CN 200810102479A CN 101539697 B CN101539697 B CN 101539697B
Authority
CN
China
Prior art keywords
photoresist
electrode
semiconductor layer
insulation course
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101024794A
Other languages
English (en)
Other versions
CN101539697A (zh
Inventor
邱海军
王章涛
闵泰烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2008101024794A priority Critical patent/CN101539697B/zh
Priority to US12/270,008 priority patent/US7687330B2/en
Publication of CN101539697A publication Critical patent/CN101539697A/zh
Application granted granted Critical
Publication of CN101539697B publication Critical patent/CN101539697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种二次掩模版薄膜晶体管液晶显示器像素结构的方法，该像素结构包括：依次位于透明基板上的栅电极、栅线、第一绝缘层、半导体层、掺杂半导体层，其中，栅线上有一隔断槽，其隔断栅线上的半导体层；还包括覆盖在隔断槽及栅线和栅电极外的玻璃基板上的第二绝缘层；位于第二绝缘层上方，且在形成漏电极的位置与栅电极上的掺杂半导体层搭接的像素电极或漏电极；位于所保留的像素电极层上方的源极或数据线，及覆盖在像素电极之外部分的钝化层。本发明同时还公开该像素结构的制造方法，采用二次掩模版形成上述像素结构。利用本发明，可以实现二次掩模版制作薄膜晶体管液晶显示器像素结构，因此节约阵列工艺的成本和占机时间，提高产能。

Description

一种薄膜晶体管液晶显示器像素结构及其制造方法
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor-LiquidCrystal Display)的制造技术，尤其是指一种二次掩模版TFT-LCD像素结构及其制造方法。 
背景技术
目前，以TFT-LCD为代表的液晶显示是一种非常重要的平板显示方式，近年来得到了人们的广泛关注。在TFT-LCD的制造中，如何采用更先进的制造技术，简化生产工艺，降低生产成本则更是人们关注的话题。其中，TFT-LCD中每个器件的工艺简化和制造成本的降低，将直接导致TFT-LCD制造工艺的简化和制造成本的降低。 
液晶显示装置通常包括两个具有电极的上下基板，以封合材料接合在一起。液晶材料被填入两个基板之间，为了保持两个基板之间固定的距离，会散布具有一定粒径的颗粒于两基板之间。通常，下基板表面形成有用来当作开关元件的薄膜晶体管(TFT)，此TFT具有连接于扫描线的栅电极，连接于信号线的源极电极，以及连接于像素电极的漏极。用于TFT-LCD的TFT一般包括：栅电极，作为栅极线的一部分；半导体层(包括半导体层和掺杂半导体层)，形成沟道；源极，作为数据线的一部分；漏极，面对半导体层上的源极，并与像素电极电气连接。TFT一般用作开关元件，其作用是使得通过栅极线传递到栅极的电气信号能够控制经由数据线传递来的数据信号向像素电极的传送。 
目前，在常规TFT-LCD的制造方法中，普遍采用的是阵列工艺，即在玻璃基板上进行多次光刻掩模版形成TFT阵列回路，由于掩模版的价格很昂贵，所以减少掩模版次数，是降低成本很有效的方法。但是，掩模版次数的减少可能会导致制造TFT-LCD的其他流程的复杂化，甚至无法实现。
现在普遍采用的四次光刻掩模版来制作TFT-LCD的方法，曝光次数是四次，必须制作四个掩模版，另外，沉积、刻蚀、去胶等工艺步骤也是必须的。其中，四次光刻掩模版主要采用灰色调(Gray Tone)掩模版技术对薄膜晶体管的沟道部分的源漏金属电极和半导体层部分进行刻蚀。但由于此部分的形成是TFT-LCD的核心部分，这就要求在实际的工艺中，对刻蚀的选择比，还有对于光刻工艺本身要求很苛刻，复杂度比较高。 
由此可见，寻找一种掩模版次数少，且流程简单、易实现的方法将显得很重要。 
发明内容
有鉴于此，本发明的主要目的在于提供一种二次掩模版TFT-LCD像素结构及其制造方法，可以实现二次掩模版制作TFT-LCD像素结构，因此节约阵列工艺的成本和占机时间，提高产能。 
为达到上述目的，本发明的技术方案是这样实现的： 
一种薄膜晶体管液晶显示器像素结构，该结构包括：形成于一透明基板上的一栅线和一栅电极； 
依次形成于栅线和栅电极上方的一第一绝缘层、一半导体层和一掺杂半导体层； 
其中，栅线上有一隔断槽，该隔断槽隔断栅线上的半导体层； 
覆盖在所述隔断槽及没有形成栅线和栅电极的基板上的一第二绝缘层； 
形成于所述第二绝缘层上的一像素电极，该像素电极与漏极呈一体，且在形成漏极的位置与栅电极上的掺杂半导体层搭接； 
形成于掺杂半导体层上方的一数据线兼源极； 
形成于所述源极和漏极之间的沟道； 
覆盖在没有形成像素电极的基板上的一钝化层。 
进一步地，所述第二绝缘层的表面与掺杂半导体层的表面平齐。 
较佳地，所述数据线兼源极下方保留有形成像素电极的一像素电极层。 
进一步地，所述栅线和栅电极为Al/Nd、Al、Cu、Mo、Mo/W或Cr的单层膜，或为Al/Nd、Al、Cu、Mo、Mo/W或Cr之一或任意组合所构成的复合膜。 
进一步地，所述第一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜，或为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。 
较佳地，所述源极或漏极为Mo、Mo/W或Cr的单层膜，或为Mo、Mo/W或Cr之一或任意组合所构成的复合膜。 
一种二次掩模版薄膜晶体管液晶显示器像素结构的制造方法，该方法包括以下步骤： 
步骤一，于洁净的透明基板上依次沉积栅金属层，第一绝缘层，半导体层，掺杂半导体层，涂敷光刻胶，采用第一块半色调或灰色调掩模版，经过曝光、显影后得到无光刻胶区域，光刻胶部分保留区域和光刻胶完全保留区域；刻蚀无光刻胶区域形成栅线和栅小岛图形；完成刻蚀后，对光刻胶进行灰化工艺，将光刻胶部分保留区域的光刻胶全部去除，去除一部分厚度的光刻胶全部保留区域的光刻胶，露出栅线上的掺杂半导体层，接着对掺杂半导体层和半导体层进行刻蚀，得到栅线上的隔断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，离地剥离掉栅线和栅小岛上方的第二绝缘层； 
步骤二，于完成步骤一的透明基板上依次沉积像素电极层和源漏金属层，采用第二块半色调或灰色调掩模版，经过曝光显影后得到无光刻胶区域、光刻胶部分保留区域和光刻胶完全保留区域；刻蚀无光刻胶区域形成薄膜晶体管沟道，并得到像素电极和与其一体的漏极图形、及数据线和与其一体的源极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除光刻胶部分保留区域的光刻胶，去除一部分厚度的光刻胶完全保留区域的光刻胶，露出源极和与其一体的数据线；沉积钝化层，采用光刻胶离地剥离工艺，离地剥离掉像素电极上方的钝化层及光刻胶，并对像素电极和漏极区域的源漏金属层进行刻蚀，得到像素电极，露出像素电极部分图形。 
进一步地，所述步骤一中第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅小岛以外的区域；光刻胶部分保留区域为形成栅线上的隔断槽区域。 
较佳地，所述步骤一中刻蚀无光刻胶区域包括刻蚀掺杂半导体层、半导体层、第一绝缘层和栅金属层。 
进一步地，所述步骤二中第二块掩膜版经过曝光显影后光刻胶完全保留区域为形成像素电极和与其一体的漏极区域；光刻胶部分保留区域为形成数据线和与其一体的源极；其他部分为无光刻胶区域。 
较佳地，所述步骤二中刻蚀无光刻胶区域形成薄膜晶体管沟道包括刻蚀源漏金属层、像素电极层、掺杂半导体层及部分半导体层。 
本发明二次掩模版TFT-LCD像素结构及其制造方法，有以下的优点和特点： 
1)本发明中，由于在第一块掩模版工艺中采用第二绝缘层，实现了工艺的平坦化，为后面的工艺增大了工艺容差；同时，采用透明金属电极做为薄膜晶体管的漏极，避免了接触电阻的问题。 
2)本发明相对于现有技术，实现了二次光刻掩模版制造TFT-LCD像素结构，掩模版次数的减少，节约了阵列工艺的成本和占机时间，提高了产能；另外，由于掩模版次数的减少，曝光的次数减少，降低了实现工艺的复杂度，提高了工艺容差，同时提高了产量和成品率。 
3)本发明可以很容易的利用常规液晶制造工艺实现薄膜晶体管的结构，整个流程实现简单方便。 
附图说明
图1为本发明采用第一块半色调或灰色调掩模版进行光刻后得到的图案； 
图1A为本发明第一块掩模版工艺中，进行曝光后图1中的截面图； 
图1A′为本发明第一块掩模版工艺中，进行曝光后图1中的B-B′截面图； 
图1B为本发明第一块掩模版工艺中，对无光刻胶区域进行刻蚀后A-A′截 面图； 
图1C为本发明第一块掩模版工艺中，对光刻胶进行灰化工艺后A-A′截面图； 
图1B′为本发明第一块掩模版工艺中，对光刻胶进行灰化工艺后B-B′截面图； 
图1C′为本发明第一块掩模版工艺中，对半导体层进行刻蚀后B-B′截面图； 
图1D为本发明第一块掩模版工艺中，沉积了第二绝缘层后A-A′截面图； 
图1E为本发明第一块掩模版工艺中，采用离地剥离(Lift-Off)工艺后A-A′截面图； 
图1D′为本发明第一块掩模版工艺中，沉积了第二绝缘层后B-B′截面图； 
图1E′为本发明第一块掩模版工艺中，采用Lift-Off工艺后B-B′截面图； 
图1′为在第一块掩模版整个工艺完成后的像素平面图； 
图2为本发明采用第二块半色调或灰色调掩模版工艺进行光刻后得到的图案； 
图2A为本发明第二块掩模版进行曝光后图2的A-A′截面图； 
图2B为本发明第二块掩模版工艺中，对无光刻胶区域进行刻蚀后A-A′截面图； 
图2C为本发明第二块掩模版工艺中，对光刻胶进行灰化工艺后A-A′截面图； 
图2D为本发明第二块掩模版工艺中，沉积了钝化层后A-A′截面图； 
图2E为本发明第二块掩模版工艺中，采用离地剥离工艺后A-A′截面图； 
图2F为本发明第二块掩模版工艺中，对源漏金属层进行刻蚀后A-A′截面图。 
具体实施方式
下面结合附图对本发明的具体实施作进一步详细的说明。 
图1是采用第一块半色调或灰色调掩模版工艺进行光刻后形成的图案，图 1A是本发明第一块掩模版工艺中，进行曝光后图1中的截面图，图1A′为本发明第一块掩模版工艺中，进行曝光后图1中的B-B′截面图；如图1、1A、1A′所示，在基板100上依次沉积栅金属层11、第一绝缘层12、半导体层13及掺杂半导体层14后，进行光刻胶涂敷、采用第一块半色调或灰色调掩模版进行掩模曝光后得到栅小岛图形，如图1所示，由图1、1A、1A′可知，栅线101及栅电极102外的其他区域没有光刻胶，栅线上的隔断槽103部位为第一次光刻的光刻胶部分保留区域的光刻胶15，栅线上除隔断槽103以外的其他区域为第一次光刻的光刻胶完全保留区域的光刻胶15′。然后进行刻蚀，将无光刻胶保护的区域刻蚀掉，即将无光刻胶区域下方的掺杂半导体层14、半导体层13、第一绝缘层12及栅金属层11刻蚀掉，对无光刻胶区域进行刻蚀后，图1中A-A′截面如图1B所示。然后进行光刻胶灰化工艺，灰化工艺后，图1中A-A′截面如图1C所示，图1中B-B′截面如图1B′所示，由图1B′可见栅线上隔断槽103位置上的掺杂半导体层14露出，完全保留区域的光刻胶15′变薄，接着对该掺杂半导体层14和掺杂半导体层下方的半导体层13进行刻蚀得到栅线上的隔断槽103，如图1C′所示。然后沉积第二绝缘层16对栅电极进行保护，沉积第二绝缘层16后A-A′截面如图1D所示，采用离地剥离工艺，除去完全保留区域的光刻胶15′的同时，剥离掉其上方的第二绝缘层后，A-A′截面如图1E所示；沉积第二绝缘层16后B-B′截面如图1D′所示，隔断槽103部位的半导体层13被第二绝缘层16所覆盖。 
其中，基板100为玻璃基板或橡胶基板，栅金属层11的材料为铝钕合金(Al/Nd)、铝(Al)、铜(Cu)、钼(Mo)、钼钨合金(Mo/W)或铬(Cr)的单层膜，或为Al/Nd、Al、Cu、Mo、Mo/W或Cr之一或任意组合所构成的复合膜；第一绝缘层12和第二绝缘层16的材料为氮化硅(SiNx)，氧化硅(SiOx)或氮氧化硅的单层膜，或为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜，且均为透明，可以使光线通过；半导体层13的材料为非晶硅(a-Si)、多晶硅(p-Si)等，掺杂半导体层14为硼(B)，磷(P)的掺杂物。 
以上就是第一块半色调或灰色调掩模版的全部工艺，在全部工艺完成后， 像素结构的顶视图如图1′所示。从上述第一层半色调或灰色调掩模版的工艺可以看出，本发明由于在第一块掩模版工艺中采用第二绝缘层，实现了工艺的平坦化，为后面的工艺增大了工艺容差，且利用了常规液晶制造薄膜晶体管的半色调或灰色调掩模版和离地剥离(Lift-Off)工艺，简单方便。 
然后，在第一层掩模版的全部工艺完成后的像素结构上方，依次沉积透明像素电极层21及源漏金属电极层22，进行光刻胶涂敷，采用第二块灰色调或半色调进行掩模、并进行曝光和显影后形成数据线形状201的光刻胶和像素电极形状202的光刻胶，如图2所示。数据线形状的光刻胶为比较薄的光刻胶，即第二次光刻光刻胶部分保留区域的光刻胶23，像素电极形状的光刻胶为比较厚的光刻胶，即第二次光刻光刻胶完全保留区域的光刻胶23′，其余部分为无光刻胶区域，具体如图2A所示。接着对无光刻胶保留区域进行刻蚀，将图2A中未被光刻胶保护区域的源漏金属电极层22、透明像素电极层21、掺杂半导层及半导层刻蚀掉，这样就形成了与源极兼数据线203和同时作为像素电极的漏极204，同时形成了源极203与漏极204之间的沟道。接着进行灰化工艺，如图2C所示，将在源极兼数据线203下层的源漏金属电极层22暴露出来，将在像素电极兼漏极204位置比较厚的光刻胶变薄；再进行钝化层24的沉积，如图2D所示；接着将光刻胶23′上方的钝化层连同光刻胶23′一同进行离地剥离，离地剥离后图2中的A-A′截面图参见图2E；由于源极兼数据线203区域得到了钝化层的保护，所以最后进行像素电极区域的刻蚀，将像素电极区域的源漏金属电极层22刻蚀掉，使得透明像素电极层21暴露出来，具体参见图2F。这样，就完成了TFT LCD的整个像素结构的制造过程。 
这里，透明像素电极层21为铟锡氧化物(ITO，Indium Tin Oxides)，ITO具有很好的导电性和透明性，可以切断对人体有害的电子辐射，紫外线及远红外线，因此，喷涂在像素结构的上方，在增强导电性和透明性的同时切断对人体有害的电子辐射、紫外线及红外线；源漏金属电极层22为Mo、Mo/W或Cr的单层膜，或为Mo、Mo/W或Cr之一或任意组合所构成的复合膜。 
另外，在所有的图中，用不同的图案表示不同的材料，但是，因为玻璃基 板100、栅绝缘层22、第二绝缘层16、及透明像素电极层21均为透明，所以在图中用纯色表示，具体的区分见对各个附图的说明。 
同时，本发明的第二块半色调或灰色调掩模版中，采用透明金属电极作为薄膜晶体管的漏极，避免了接触电阻的问题。 
由此可见，本发明只采用了二次掩模版，实现了二次光刻掩模版制造薄膜晶体管，掩模版次数的减少，节约了阵列工艺的成本和占机时间，提高了产能；另外，由于掩模版次数的减少，曝光的次数减少，提高了工艺容差，同时提高了产量和成品率；且利用了传统的半色调或灰色调掩模版工艺和Lift-Off工艺，整个流程实现简单方便。 
采用以上方法制造的二次掩模版薄膜晶体管包括：一透明基板100、一栅线101、一栅电极102、一第一绝缘层12、一半导体层13、一掺杂半导体层14、一第二绝缘层16、一源极兼数据线203、一漏极兼像素电极204，及钝化层24，这些部分是与现有技术相同的部分，本发明与现有技术中的像素结构相区别的部分在于：栅电极102和栅线101上方依次为第一绝缘层12、半导体层13和掺杂半导体层14；栅线上有隔断槽103，该隔断槽隔断栅线上的半导体层；第二绝缘层16覆盖在隔断槽103及栅线101和栅电极102外的玻璃基板上；源极和数据线203呈一体，其下方保留有透明像素电极层21；像素电极与漏极204呈一体位于第二绝缘层16上方，且在形成漏极204的位置与栅电极102上的掺杂半导体层14搭接；钝化层24覆盖在像素电极204之外的部分。 
其中，第二绝缘层16与掺杂半导体层14成同一水平面。所述源极兼数据线203下方保留有形成漏极兼像素电极204的透明像素电极层21。 
上述说明只描述了薄膜晶体管中一个TFT的结构及其形成工艺，实际上，在一个玻璃基板上有多个TFT，而且每次进行掩模版工艺的时候，可以同时制造多个TFT，因此，每个隔断槽可以很好的防止各个数据线之间的短路。 
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。 

Claims (11)

1.一种薄膜晶体管液晶显示器像素结构，其特征在于，该结构包括：形成于一透明基板上的一栅线和一栅电极；
依次形成于栅线和栅电极上方的一第一绝缘层、一半导体层和一掺杂半导体层；
其中，栅线上有一隔断槽，该隔断槽隔断栅线上的半导体层；
覆盖在所述隔断槽及没有形成栅线和栅电极的基板上的一第二绝缘层；
形成于所述第二绝缘层上的一像素电极，该像素电极与漏极呈一体，且在形成漏极的位置与栅电极上的掺杂半导体层搭接；
形成于掺杂半导体层上方的一数据线兼源极；
形成于所述源极和漏极之间的沟道；
覆盖在没有形成像素电极的基板上的一钝化层。
2.根据权利要求1所述的像素结构，其特征在于，所述第二绝缘层的表面与掺杂半导体层的表面平齐。
3.根据权利要求1所述的像素结构，其特征在于，所述数据线兼源极下方保留有形成像素电极的一像素电极层。
4.根据权利要求1所述的结构，其特征在于，所述栅线和栅电极为Al/Nd、Al、Cu、Mo、Mo/W或Cr的单层膜，或为Al/Nd、Al、Cu、Mo、Mo/W或Cr之一或任意组合所构成的复合膜。
5.根据权利要求1所述的结构，其特征在于，所述第一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜，或为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。
6.根据权利要求1所述的结构，其特征在于，所述源极或漏极为Mo、Mo/W或Cr的单层膜，或为Mo、Mo/W或Cr之一或任意组合所构成的复合膜。
7.一种二次掩模版薄膜晶体管液晶显示器像素结构的制造方法，其特征在于，该方法包括以下步骤：
步骤一，于洁净的透明基板上依次沉积栅金属层，第一绝缘层，半导体层，掺杂半导体层，涂敷光刻胶，采用第一块半色调或灰色调掩模版，经过曝光、显影后得到无光刻胶区域，光刻胶部分保留区域和光刻胶完全保留区域；刻蚀无光刻胶区域形成栅线和栅小岛图形；完成刻蚀后，对光刻胶进行灰化工艺，将光刻胶部分保留区域的光刻胶全部去除，去除一部分厚度的光刻胶全部保留区域的光刻胶，露出栅线上的掺杂半导体层，接着对掺杂半导体层和半导体层进行刻蚀，得到栅线上的隔断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，离地剥离掉栅线和栅小岛上方的第二绝缘层；
步骤二，于完成步骤一的透明基板上依次沉积像素电极层和源漏金属层，采用第二块半色调或灰色调掩模版，经过曝光显影后得到无光刻胶区域、光刻胶部分保留区域和光刻胶完全保留区域；刻蚀无光刻胶区域形成薄膜晶体管沟道，并得到像素电极和与其一体的漏极图形、及数据线和与其一体的源极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除光刻胶部分保留区域的光刻胶，去除一部分厚度的光刻胶完全保留区域的光刻胶，露出源极和与其一体的数据线；沉积钝化层，采用光刻胶离地剥离工艺，离地剥离掉像素电极上方的钝化层及光刻胶，并对像素电极和漏极区域的源漏金属层进行刻蚀，得到像素电极，露出像素电极部分图形。
8.根据权利要求7所述的方法，其特征在于，所述步骤一中第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅小岛以外的区域；光刻胶部分保留区域为形成栅线上的隔断槽区域。
9.根据权利要求7或8所述的方法，其特征在于，所述步骤一中刻蚀无光刻胶区域包括刻蚀掺杂半导体层、半导体层、第一绝缘层和栅金属层。
10.根据权利要求7所述的方法，其特征在于，所述步骤二中第二块掩膜版经过曝光显影后光刻胶完全保留区域为形成像素电极和与其一体的漏极区域；光刻胶部分保留区域为形成数据线和与其一体的源极；其他部分为无光刻胶区域。
11.根据权利要求7或10所述的方法，其特征在于，所述步骤二中刻蚀无光刻胶区域形成薄膜晶体管沟道包括刻蚀源漏金属层、像素电极层、掺杂半导体层及部分半导体层。
CN2008101024794A 2008-03-21 2008-03-21 一种薄膜晶体管液晶显示器像素结构及其制造方法 Active CN101539697B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101024794A CN101539697B (zh) 2008-03-21 2008-03-21 一种薄膜晶体管液晶显示器像素结构及其制造方法
US12/270,008 US7687330B2 (en) 2008-03-21 2008-11-13 TFT-LCD pixel structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101024794A CN101539697B (zh) 2008-03-21 2008-03-21 一种薄膜晶体管液晶显示器像素结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101539697A CN101539697A (zh) 2009-09-23
CN101539697B true CN101539697B (zh) 2012-04-04

Family

ID=41087979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101024794A Active CN101539697B (zh) 2008-03-21 2008-03-21 一种薄膜晶体管液晶显示器像素结构及其制造方法

Country Status (2)

Country Link
US (1) US7687330B2 (zh)
CN (1) CN101539697B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321958A (zh) * 2014-07-29 2016-02-10 三星显示有限公司 薄膜晶体管阵列面板及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100524781C (zh) * 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101872773A (zh) * 2010-06-28 2010-10-27 信利半导体有限公司 一种薄膜晶体管阵列基板、显示器及其制造方法
CN102157567B (zh) * 2011-03-18 2013-02-06 深圳南玻伟光导电膜有限公司 半导体薄膜晶体管
US20130071962A1 (en) * 2011-09-20 2013-03-21 Shijian Qin Method of Manufacturing TFT Array Substrate and TFT Array Substrate
CN102881657B (zh) * 2012-09-26 2015-01-07 京东方科技集团股份有限公司 一种cmos晶体管及其制造方法
CN103268046B (zh) * 2012-12-24 2016-01-06 上海中航光电子有限公司 薄膜晶体管液晶显示器、阵列基板及其制作方法
CN103091921B (zh) * 2013-01-28 2015-04-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103456742B (zh) * 2013-08-27 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104730782B (zh) * 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN109283758B (zh) * 2017-07-21 2021-09-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577418A (zh) * 2003-07-16 2005-02-09 三星Sdi株式会社 包括多晶硅薄膜晶体管的平板显示装置及其制造方法
CN1959509A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577418A (zh) * 2003-07-16 2005-02-09 三星Sdi株式会社 包括多晶硅薄膜晶体管的平板显示装置及其制造方法
CN1959509A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321958A (zh) * 2014-07-29 2016-02-10 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN105321958B (zh) * 2014-07-29 2020-11-13 三星显示有限公司 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
CN101539697A (zh) 2009-09-23
US20090236605A1 (en) 2009-09-24
US7687330B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN101539697B (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN100524781C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
CN108598089B (zh) Tft基板的制作方法及tft基板
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
JP4691681B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
CN101097371A (zh) 制造用于平板显示器件的薄膜晶体管的方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN102629569B (zh) 一种tft阵列基板及其制造方法
CN105529301A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
KR20040019593A (ko) 액정표시장치의 제조방법
CN104576526A (zh) 一种阵列基板及其制备方法和显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN100432812C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN113964191B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN100444012C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150630

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150630

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150630

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201201

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.