CN105321958A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN105321958A
CN105321958A CN201510437099.6A CN201510437099A CN105321958A CN 105321958 A CN105321958 A CN 105321958A CN 201510437099 A CN201510437099 A CN 201510437099A CN 105321958 A CN105321958 A CN 105321958A
Authority
CN
China
Prior art keywords
passivation layer
contact hole
electrode
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510437099.6A
Other languages
English (en)
Other versions
CN105321958B (zh
Inventor
全映宰
朴宰贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105321958A publication Critical patent/CN105321958A/zh
Application granted granted Critical
Publication of CN105321958B publication Critical patent/CN105321958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

本公开提供一种薄膜晶体管阵列面板及其制造方法。薄膜晶体管位于基板上。第一钝化层位于薄膜晶体管上。公共电极位于第一钝化层上。第二钝化层位于公共电极上。像素电极位于第二钝化层上。像素电极通过贯穿第一钝化层、公共电极和第二钝化层的第一接触孔联接到薄膜晶体管。第一接触孔的形成在公共电极中的第一部分大于第一接触孔的形成在第二钝化层中的第二部分。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器(LCD)通过向液晶层的液晶分子施加电场而使该液晶层的液晶分子配向以调节透射穿过液晶层的光的量来显示图像。
两个场产生电极利用不同的光学掩模形成在显示面板上。在制造工艺中使用的光学掩模的数目越大，制造工艺越昂贵。
发明内容
根据本发明的示范性实施方式，提供一种薄膜晶体管阵列面板。薄膜晶体管位于基板上。第一钝化层位于薄膜晶体管上。公共电极位于第一钝化层上。第二钝化层位于公共电极上。像素电极位于第二钝化层上。像素电极通过穿透第一钝化层、公共电极和第二钝化层的第一接触孔而联接到薄膜晶体管。第一接触孔的形成在公共电极中的第一部分大于第一接触孔的形成在第二钝化层中的第二部分。
根据本发明的示例性实施方式，提供一种薄膜晶体管阵列面板的制造方法。在基板上形成包括栅极绝缘层的薄膜晶体管。在薄膜晶体管上形成第一钝化层。在第一钝化层上形成公共电极。在公共电极上形成第二钝化层。通过蚀刻公共电极、第一钝化层和第二钝化层，形成第一接触孔。第一接触孔暴露薄膜晶体管。在第一接触孔中形成像素电极。像素电极联接到薄膜晶体管。第一接触孔的形成包括过蚀刻公共电极使得在第二钝化层下面形成第一空的空间(firstemptyspace)。像素电极覆盖第一空的空间而不填充第一空的空间。
附图说明
通过参照附图详细描述本发明的示例性实施方式，本发明的这些和其它的特征将变得更加明显，附图中：
图1是根据本发明的示例性实施方式的薄膜晶体管阵列面板的方框图；
图2是根据本发明的示例性实施方式的薄膜晶体管的一个像素的俯视平面图；
图3是根据本发明的示例性实施方式的栅极焊盘部分和信号线区域的局部俯视平面图；
图4是图2的沿线IV-IV'截取的截面图；
图5是图2的沿线V-V'截取的截面图；
图6是图2的沿线VI-VI'截取的截面图；
图7是图2的沿线VII-VII'截取的截面图；
图8、12、16、20、24、28、32和36是根据本发明示例性实施方式的图2的沿线IV-IV'截取的截面图；
图9、13、17、21、25、29、33和37是根据本发明示例性实施方式的图2的沿线V-V'截取的截面图；
图10、14、18、22、26、30、34和38是根据本发明示例性实施方式的图2的沿线VI-VI'截取的截面图；
图11、15、19、23、27、31、35和39是根据本发明示例性实施方式的图2的沿线VII-VII'截取的截面图；
图40是根据本发明示例性实施方式的薄膜晶体管阵列面板的一个像素的俯视平面图；
图41是根据本发明示例性实施方式的栅极焊盘部分和信号线区域的局部俯视平面图；
图42是图40的沿线IV'-IV”截取的截面图；
图43是图40的沿线V'-V”截取的截面图；
图44是图40的沿线VI'-VI”截取的截面图；
图45是图40的沿线VII'-VII”截取的截面图；
图46、50和54是根据本发明示例性实施方式的图40的沿线IV'-IV”截取的截面图；
图47、51和55是根据本发明示例性实施方式的图40的沿线V'-V"截取的截面图；
图48、52和56是根据本发明示例性实施方式的图40的沿线VI'-VI"截取的截面图；以及
图49、53和57是根据本发明示例性实施方式的沿线VII'-VII"截取的截面图。
具体实施方式
下面将参照附图详细描述本发明的示例性实施方式。然而，本发明可以以不同的形式实施，而不应被解释为限于这里阐明的实施方式。在附图中，为了清晰，可以夸大层和区域的厚度。还将理解，当一元件被称为“在”另一元件或基板“上”时，它可以直接在该另一元件或基板上，或者也可以存在居间元件。还将理解，当一元件被称为“联接到”或“连接到”另一元件时，它可以直接联接到或连接到所述另一元件，或者还可以存在居间元件。在整个说明书和附图中，相同的附图标记可以指代相同的元件。
首先，参照图1，将描述根据本发明示例性实施方式的薄膜晶体管阵列面板。
图1是根据本发明示例性实施方式的薄膜晶体管阵列面板的方框图。
如图1所示，显示装置包括：显示面板组件300，包括像素区域PX和联接到像素区域PX的栅极驱动器400；以及数据驱动器500，联接到像素区域PX。
此外，显示装置包括联接到数据驱动器500的灰度电压产生器(未示出)以及用于控制栅极驱动器400、数据驱动器500和灰度电压产生器的信号控制器(未示出)。
在制造工艺中，栅极驱动器400可以与显示面板组件300的像素区域PX同时形成。例如，栅极驱动器400可以一体地形成在显示区域PX的一个横向侧(lateralside)处使得其可以被黑矩阵覆盖。
像素区域PX包括多条信号线G1至Gn和D1至Dm以及联接到该多条信号线的多个像素。
信号线G1至Gn和D1至Dm包括用于传送栅信号(被称为扫描信号)的多条栅极线G1至Gn以及用于传送数据信号的多条数据线D1至Dm。
栅极线G1至Gn在行方向上延伸并基本上彼此平行，数据线D1至Dm在列方向上延伸并基本上彼此平行。
现在将参照图2至图7描述根据本发明示例性实施方式的薄膜晶体管阵列面板。
图2是根据本发明的示例性实施方式的一个像素的俯视平面图，图3是根据本发明示例性实施方式的栅极焊盘部分和信号线区域的局部俯视平面图，图4是图2的沿线IV-IV'截取的截面图，图5是图2的沿线V-V'截取的截面图，图6是图2的沿线VI-VI'截取的截面图，图7是图2的沿线VII-VII'截取的截面图。
参照图2至图7，多条栅极线121和多条存储电极线131位于由透明玻璃或塑料形成的绝缘基板110上。
栅极线121传送栅信号并主要在水平方向上延伸。
每条栅极线121包括多个突出的栅极电极124以及用于与另一层或外部驱动电路连接的宽的栅极焊盘部分129。
位于像素区域PX中的栅极线121可以延伸到栅极焊盘部分129。
用于产生栅信号的栅极驱动器400与像素区域PX一起集成在基板110上。可选地，栅极驱动器400可以安装在附接到绝缘基板110的柔性印刷电路膜(未示出)上。
被施加有预定电压(例如，公共电压)的存储电极线131包括基本上平行于栅极线121延伸的主干线(stemline)。
每条存储电极线131位于两条相邻的栅极线121之间，并可以定位得更靠近两条栅极线121中的一条或定位在两条栅极线121之间的中心处。
存储电极线131的形状和布置不限于以上描述并可以被不同地改变。
存储电极线131包括联接到公共电极270以被施加有公共电压的存储电极焊盘部分139。
公共电极270和像素电极191的重叠区域减小，因此存储电极线131可以补偿公共电极270和像素电极191之间的减小的电容。
栅极导体诸如栅极线121、栅极电极124和栅极焊盘部分129可以形成为单层，或包括两个或更多导电层的多层。包括存储电极焊盘部分139的存储电极线131可以形成为单层，或包括两个或更多导电层的多层。
例如，栅极导体诸如栅极线121、栅极电极124和栅极焊盘部分129可以由基于铝的金属诸如铝(Al)或铝合金、基于银的金属诸如银(Ag)或银合金、基于铜的金属诸如铜(Cu)或铜合金、基于钼的金属诸如钼(Mo)或钼合金、铬(Cr)、钽(Ta)、钛(Ti)等形成。
包括存储电极焊盘部分139的存储电极线131可以由基于铝的金属诸如铝(Al)或铝合金、基于银的金属诸如银(Ag)或银合金、基于铜的金属诸如铜(Cu)或铜合金、基于钼的金属诸如钼(Mo)或钼合金、铬(Cr)、钽(Ta)、钛(Ti)等形成。
栅极绝缘层140形成在栅极导体诸如栅极线121、栅极电极124和栅极焊盘部分129以及包括存储电极焊盘部分139的存储电极线131上。
栅极绝缘层140可以由无机绝缘材料诸如硅氮化物(SiNx)、硅氧化物(SiOx)或类似物形成。
由氢化非晶硅(a-Si)或多晶硅形成的半导体层152、154和159形成在栅极绝缘层140上。
欧姆接触162、163、165和169设置在半导体层152、154和159上。
欧姆接触162、163、165和169可以由诸如n+氢化非晶硅(其中n型杂质诸如磷以高浓度被掺杂)的材料、或硅化物形成。
半导体层152、154和159可以包括氧化物半导体，如果半导体层152、154和159是氧化物半导体，则欧姆接触162、163、165和169可以被省略。
数据导体，诸如数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179分别位于欧姆接触162、163、165和169上。数据线171的面对漏极电极175的部分可以用作源极电极173，如图2的晶体管区域TR所示。此外，数据层信号线172位于欧姆接触162上以联接到栅极焊盘部分129。数据层信号线172位于栅极驱动器400中，栅极焊盘部分129设置在像素区域PX中。数据线171传送数据信号并主要在竖直方向上延伸以交叉栅极线121。
每条数据线171包括源极电极173和宽的数据焊盘部分179。源极电极173部分地交叠半导体层154并形成U形，漏极电极175的一端延伸到U形的源极电极173中以形成晶体管区域TR。数据线171通过宽的数据焊盘部分179连接到另一层或外部驱动电路。
用于产生数据信号的数据驱动器500可以安装在附接到绝缘基板110的柔性印刷电路膜(未示出)上，或可以直接安装在绝缘基板110上。
漏极电极175包括面对源极电极173的一个杆状端部以及具有宽的区域的另一端部。所述一个杆状端部延伸到U形的源极电极173中。
欧姆接触169设置在数据焊盘部分179下面，并且欧姆接触169可以被省略。
数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)可以形成为单层或包括两个或更多导电层的多层。数据层信号线172可以被称为数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)中的部分。
数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)可以由难熔金属诸如铬(Cr)或其合金形成。
数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)的横向侧面(lateralside)可以以相对于绝缘基板110的表面的约30°至80°的角度倾斜。
上述的栅极电极124、源极电极173和漏极电极175与半导体层154一起形成作为开关元件的薄膜晶体管(TFT)。
除了薄膜晶体管的沟道区之外，半导体层154可以具有与数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)基本上相同的平面形状。
第一钝化层180位于栅极绝缘层140、数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)以及暴露的半导体层154上，第一钝化层180可以由有机绝缘材料或无机绝缘材料形成。例如，无机绝缘材料可以包括硅氮化物或硅氧化物。
有机绝缘材料可以具有光敏性并且其介电常数可以小于约4.0。
然而，第一钝化层180可以具有下无机层和上有机层的多层结构以具有有机层的绝缘性能而不损坏暴露的半导体层154。
接下来，有机层80、公共电极270和第二钝化层280位于第一钝化层180上。在某些实施方式中，有机层80可以被省略，公共电极270可以直接设置在第一和第二钝化层180和280之间。
本发明不限于此，滤色器(未示出)位于第一钝化层180上。
公共电极270可以在其形成工艺中比第一钝化层180进一步向内定位。例如，在像素电极191和漏极电极175彼此联接的第一接触孔185a周围，公共电极270可以比第一和第二钝化层180和280进一步向内定位。第一接触孔185a的位于公共电极270中的尺寸大于第一接触孔185a的位于第一和第二钝化层180和280中的尺寸。
公共电极270可以由透明导电材料诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。
公共电极270位于显示区域中，多个像素位于该显示区域以显示图像。
公共电极270可以形成为在绝缘基板110的整个表面上具有平面形状，并可以具有设置在与漏极电极175的周边相对应的区域中的开口。
例如，公共电极270可以具有像板一样的平面形状。
相邻的公共电极270可以彼此联接以接收从显示区域外部供给的固定的公共电压。
第二钝化层280位于公共电极270上以使像素电极191与公共电极270绝缘，第二钝化层280可以由与第一钝化层180的材料相同或类似的材料形成。
接下来，像素电极191、第一接触辅助物91、第二接触辅助物92和第三接触辅助物93分别位于第一接触孔185a、第二接触孔185b、第三接触孔185c和185d、以及第四接触孔185e中。
像素电极191、第一接触辅助物91、第二接触辅助物92和第三接触辅助物93可以由透明导电材料诸如ITO或IZO形成。
此外，像素电极191的厚度可以超过约或可以形成为超过公共电极270的厚度的两倍。通过像素电极191具有这样的厚度，像素电极191在制造工艺中形成并由于空的空间276而不会与公共电极270短路。本发明不限于此，厚度范围可以根据空的空间276的厚度而变化，使得像素电极191在制造工艺中被形成时不填充该空的空间。随后将描述该制造工艺。
像素电极191通过第一接触孔185a电联接到漏极电极175。像素电极191从漏极电极175接收数据电压。
被施加数据电压的像素电极191与被施加公共电压的公共电极270产生施加到液晶层(未示出)的电场。
像素电极191包括多个分支电极193、上和下水平部分192。分支电极193实质上彼此平行地延伸并彼此分离。上和下水平部分192连接分支电极193的上和下端部分。
像素电极191的分支电极193可以沿着数据线171弯曲。
第一接触辅助物91接触被第二接触孔185b暴露的存储电极焊盘部分139，第二接触辅助物92接触被第三接触孔185c和185d暴露的栅极焊盘部分129和数据层信号线172。
此外，第三接触辅助物93通过第四接触孔185e接触形成在绝缘基板110和栅极绝缘层140上的数据焊盘部分179。
相应的第一、第二和第三接触辅助物91、92和93增强相应的栅极焊盘部分129、存储电极焊盘部分139和数据焊盘部分179与从公共电极270、栅极驱动器400和数据驱动器500延伸的导线之间的粘合，并保护它们。
另外，参照图4，形成在第一接触孔185a所处的区域中的公共电极270被过蚀刻，使得空的空间276形成在第二钝化层280与有机层80之间。
例如，第一接触孔185a所处的区域的公共电极270比第一钝化层180和第二钝化层280进一步向内定位。
因此，形成在第一接触孔185a中的像素电极191不与公共电极270接触，因为空的空间276被插置在像素电极191和公共电极270之间。类似地，形成在第三接触孔185c和185d所处的区域中的公共电极270也比第二和第一钝化层280和180进一步向内形成。例如，公共电极270比第一和第二钝化层180和280进一步过蚀刻，从而形成第三接触孔185c和185d的具有相对大尺寸的部分。
因此，形成在第三接触孔185c和185d中的第二接触辅助物92不接触公共电极270，因为空的空间276被插置在接触辅助物92和公共电极270之间。
如上所述，公共电极270可以通过利用ITO蚀刻剂或类似物的湿蚀刻方法来蚀刻，例如可以增加蚀刻时间使得公共电极270比第二和第一钝化层280和180被进一步过蚀刻从而向内形成。
相反地，参照图5，在第二接触孔185b所处的区域中，公共电极270比第二钝化层280进一步突出。
例如，第二钝化层280部分地暴露公共电极270。
因而，形成在第二接触孔185b中的第一接触辅助物91可以使存储电极焊盘部分139与暴露的公共电极270联接从而施加公共电压到存储电极线131。
如图7所示，数据焊盘部分179形成在绝缘基板110和栅极绝缘层140上，并可以通过第四接触孔185e中的第三接触辅助物93联接到数据驱动器500以接收数据信号。
虽然未示出，但是配向层被涂覆在像素电极191和第二钝化层280上，并且配向层可以是在预定方向上被摩擦的水平配向层。可选地，配向层可以包括光反应材料以被光配向(photo-align)。
现在将参照图8至图39描述根据本发明示例性实施方式的薄膜晶体管阵列面板的制造方法。
图8、12、16、20、24、28、32和36是根据示例性实施方式的图2的沿线IV-IV'截取的截面图，图9、13、17、21、25、29、33和37是根据示例性实施方式的图2的沿线V-V'截取的截面图，图10、14、18、22、26、30、34和38是根据示例性实施方式的图2的沿线VI-VI'截取的截面图，图11、15、19、23、27、31、35和39是根据示例性实施方式的图2的沿线VII-VII'截取的截面图。
首先，参照图8至图11，包括栅极线121(具有栅极电极124和栅极焊盘部分129)的栅极导体121、124和129、以及包括存储电极焊盘部分139的存储电极线131形成在绝缘基板110上，并且栅极绝缘层140层叠在其上。
接着，非晶硅层150、欧姆接触层160和数据导电层170层叠在栅极绝缘层140上。
然后，光敏膜层叠在数据导电层170上并利用半色调掩模曝光和显影从而形成预定的光敏图案800。
参照图8，光敏图案800包括第一厚度的第一区域800a和第二厚度的第二区域800b，第二厚度为第一厚度的一半。第一区域800a形成在源极电极173和漏极电极175将被形成的区域中，第二区域800b形成在源极电极173和漏极电极175之间的空的空间将被形成的区域中。
利用光敏图案800作为单一的掩模，形成源极电极173、漏极电极175、欧姆接触163和165以及半导体层154。
另外，如图9所示，没有光敏图案被定位在存储电极焊盘部分139所处的区域中，并且如图10所示，在图6的联接到栅极焊盘部分129的数据层信号线172被形成的区域中形成第一厚度的光敏图案800a，。
类似地，第一厚度的光敏图案800a还形成在其上将形成数据焊盘部分179的区域中(参照图11)。
接着，参照图12至图15，利用光敏图案800作为掩模蚀刻数据导电层170、欧姆接触层160和非晶硅层150。
参照图12，在利用光敏图案800作为掩模的蚀刻工艺中，第二区域800b的光敏图案被去除，并且第二区域800b下面的数据导电层170和欧姆接触层160被去除以暴露非晶硅层150。
通过蚀刻形成各自分离的源极电极173、漏极电极175以及欧姆接触162、163和165。
然后，利用第一区域800a的剩余光敏图案作为掩模，进一步蚀刻非晶硅层150以形成部分暴露的半导体层154。
在图13中，除了栅极绝缘层140以外的数据导电层170、欧姆接触层160和非晶硅层150在蚀刻工艺中被蚀刻，因为没有光敏图案位于形成图5的存储电极焊盘部分139的区域上。
在图14中，因为用于形成数据层信号线172的光敏图案800a被定位在将形成图6的数据层信号线172的区域中，所以除了栅极绝缘层140和数据层信号线172(形成为三层结构152、162和172)以外的数据导电层170、欧姆接触层160和非晶硅层150被去除。
在图15中，因为用于形成数据焊盘部分179的光敏图案800a位于形成数据焊盘部分179的区域中，所以除了形成为三层结构159、169和179的数据焊盘部分179以外的数据导电层170、欧姆接触层160和非晶硅层150被去除。
参照图16至19，第一钝化层180、有机层80、公共电极导电层270和第二钝化层280分别层叠在图12至图15的所得结构的栅极绝缘层140、半导体层154和数据导体(诸如，数据线171、源极电极173、漏极电极175和数据焊盘部分179)上。
参照图20至图23，另一光敏图案810形成在层叠的第二钝化层280上以形成多个接触孔。
在图20中，用于形成图4的暴露漏极电极175的第一接触孔185a的光敏图案810a被形成为具有第一厚度。
在图21中，用于形成图5的暴露存储电极焊盘部分139的第二接触孔185b的光敏图案810被形成为具有第一厚度和为第一厚度的一半的第二厚度。在此情形下，用于第二接触孔185b的光敏图案810具有第一厚度的第一区域810a和第二厚度的第二区域810b。第二区域810b比第一区域810a更靠近第二接触孔185b。
在图22中，在暴露图6的栅极焊盘部分129和与其联接的数据层信号线172的第三接触孔185c和185d被形成的区域中，形成具有第一厚度的光敏图案810a。
在图23中，没有光敏图案位于形成有暴露数据焊盘部分179的第四接触孔185e的区域中。
参照图24至图27，利用前述光敏图案810作为掩模来蚀刻第二钝化层280。
然后，如图28至图31所示，利用被蚀刻的第二钝化层280和光敏图案810a作为掩模来蚀刻公共电极270，以形成蚀刻的公共电极270。
在此情形下，公共电极270可以比第二钝化层280被进一步过蚀刻以形成在第二钝化层280下面的空的空间。
例如，公共电极270可以通过利用铟锡氧化物(ITO)蚀刻剂或类似物的湿蚀刻方法蚀刻至形成第二钝化层280下面的空的空间的程度。
接着，参照图32至图35，利用光敏图案810、第二钝化层280和公共电极270作为掩模蚀刻有机层80。
在此情形下，具有第一厚度的光敏图案810a也被蚀刻为具有第二厚度，原来具有第二厚度的光敏图案810b被去除。本发明不限于此，在蚀刻工艺之后，光敏图案810a和810b可以具有各种厚度。
第二接触孔185b所处的区域的光敏图案810被去除第二厚度的光敏图案以向内形成，从而形成比形成在公共电极270中的接触孔大的接触孔。
接着，参照图36至图39，利用光敏图案810a作为掩模蚀刻第一钝化层180。
因此，第一接触孔185a的由被蚀刻的第一钝化层180限定的第一部分185a-1小于第一接触孔的由公共电极270限定的第二部分185a-2。
在图36中，当利用光敏图案810a作为掩模蚀刻第一钝化层180时，第二钝化层280也被蚀刻至第一接触孔185a的由第二钝化层280限定的第三部分185a-3小于第一接触孔185a的由公共电极270限定的第二部分185a-2的程度。
在图37中，位于第二接触孔185b所处的区域中的第二钝化层280利用光敏图案810a作为掩模来蚀刻至第二接触孔185b的由第二钝化层280限定的第三部分185b-3大于第二接触孔185b的由公共电极270限定的第二部分185b-2的程度。
因此，第二钝化层280部分地暴露公共电极270。
在图38中，位于第三接触孔185c所处的区域中的第二钝化层280利用光敏图案810a作为掩模被蚀刻至第三接触孔185c的由第二钝化层280限定的第三部分185c-3小于第三接触孔185c的由公共电极270限定的第二部分185c-2的程度。
类似地，位于第四接触孔185d所处的区域中的第二钝化层280利用光敏图案810a作为掩模来蚀刻至第四接触孔185d的由第二钝化层280限定的第三部分185d-3小于第四接触孔185d的由公共电极270限定的第二部分185d-2的程度。
接着，从图36至39的所得结构去除光敏图案810a。然后，像素电极191和接触辅助物91、92和93通过层叠然后图案化像素电极导电层而形成。可以形成图4至图7的薄膜晶体管阵列面板。
返回参照图2至图7，被第一接触孔185a暴露的漏极电极175联接到像素电极191。被第二接触孔185b暴露的存储电极焊盘部分139通过第一接触辅助物91联接到公共电极270。
被第三接触孔185c暴露的栅极焊盘部分129通过第二接触辅助物92联接到被第四接触孔185d暴露的数据层信号线172。数据焊盘部分179可以通过第三接触辅助物93联接到另一信号线(未示出)等。
为了防止像素电极191和公共电极270在形成第一接触孔185a的区域中短路，在第二钝化层280下面形成空的空间276。空的空间276由第二钝化层280、公共电极270和有机层80限定。第一接触孔185a的侧壁由第一钝化层180、有机层80、公共电极270和第二钝化层280限定。
空的空间被提供以防止像素电极191和公共电极270短路。例如，当像素电极191形成在第一接触孔185a中时，空的空间276没有被像素电极191填充。
相反地，在第二接触孔185b中，第二钝化层280部分地暴露公共电极270从而向存储电极线131施加公共电压，使得暴露的公共电极270和存储电极线131通过第一接触辅助物91联接以被施加公共电压。第二接触孔185b的侧壁由栅极绝缘层140、第一钝化层180、有机层80、公共电极270和第二钝化层280限定。
根据薄膜晶体管阵列面板的前述制造方法，该薄膜晶体管阵列面板可以通过四个掩模工艺来提供，从而减少显示面板的制造成本和制造时间。
现在将参照图40至图45描述根据本发明示例性实施方式的薄膜晶体管阵列面板。
图40是根据本发明示例性实施方式的薄膜晶体管阵列面板的一个像素的俯视平面图，图41是根据本发明示例性实施方式的栅极焊盘部分和信号线区域的局部俯视平面图，图42是图40的沿线IV'-IV”截取的截面图，图43是图40的沿线V'-V”截取的截面图，图44是图40的沿线VI'-VI”截取的截面图，图45是图40的沿线VII'-VII”截取的截面图。
首先，多条栅极线121、多条存储电极线131和多条栅极层信号线122位于由透明玻璃或塑料形成的绝缘基板110上。
栅极线121传送栅信号并主要在水平方向上延伸。
每条栅极线121包括多个突出的栅极电极124以及用于与另一层或外部驱动电路连接的宽的栅极焊盘部分129。
位于像素区域PX中的栅极线121可以延伸到位于图1的栅极驱动器400中的栅极焊盘部分129。
用于产生栅信号的栅极驱动器400被直接安装在基板110上，但是可以安装在被附接于绝缘基板110上的柔性印制电路膜(未示出)上或集成到绝缘基板110中。
栅极层信号线122可以与栅极线121和存储电极线131一体地形成，并可以如图45所示联接到数据焊盘部分179以传送数据信号。
栅极层信号线122可以安装在附接于绝缘基板110上的柔性印制电路膜上，或可以被集成到绝缘基板110中。
施加有预定电压(例如，公共电压)的存储电极线131包括基本上平行于栅极线121延伸的主干线。
每条存储电极线131位于两条相邻的栅极线121之间，并可以定位得更靠近所述两条栅极线121中的一条或定位在所述两条栅极线121之间的中心。
存储电极线131的形状和布置不限于前述描述并可以被不同地改变。
存储电极线131包括联接到公共电极270的存储电极焊盘部分139以被施加有公共电压。
公共电极270和像素电极191的重叠区域减小，因而存储电极线131可以补偿公共电极270和像素电极191之间的减小的电容。
存储电极焊盘部分139可以位于像素区域PX中，并可以如图40所示联接到形成在像素区域PX中的公共电极270，从而被施加有公共电压。
栅极导体诸如栅极线121、栅极电极124和栅极焊盘部分129可以形成为单层或者包括两个或更多导电层的多层。
栅极层信号线122可以形成为单层或者包括两个或更多导电层的多层。
包括存储电极焊盘部分139的存储电极线131可以形成为单层或者包括两个或更多导电层的多层。
例如，栅极导体(诸如栅极线121、栅极电极124和栅极焊盘部分129)、栅极层信号线122和存储电极线131可以由基于铝的金属诸如铝(Al)或铝合金、基于银的金属诸如银(Ag)或银合金、基于铜的金属诸如铜(Cu)或铜合金、基于钼的金属诸如钼(Mo)或钼合金、铬(Cr)、钽(Ta)、钛(Ti)等形成。
栅极绝缘层140形成在栅极导体(诸如栅极线121、栅极电极124和栅极焊盘部分129)、栅极层信号线122以及存储电极线131和139上。栅极绝缘层140可以由无机绝缘体诸如硅氮化物(SiNx)、硅氧化物(SiOx)或类似物形成。
由氢化非晶硅(a-Si)或多晶硅形成的半导体层154形成在栅极绝缘层140上。
欧姆接触162、163、165、166和169设置在半导体层154上。
欧姆接触162、163、165、166和169可以由诸如其中n型杂质诸如磷以高浓度掺杂的n+氢化非晶硅的材料、或硅化物形成。
半导体层154可以包括氧化物半导体，如果半导体层154为氧化物半导体，则欧姆接触163和165可以被省略。
半导体层154和欧姆接触162、163、165、166和169的横向侧面也相对于绝缘基板110的表面倾斜，其倾斜角为约30°至80°。
包括源极电极173和数据焊盘部分179的数据线171、以及包括漏极电极175的数据导体位于欧姆接触162、163、165和169上。
此外，形成位于存储电极焊盘部分139上的连接部分176和位于栅极焊盘部分129上的数据层信号线172。
数据线171传送数据信号并主要在竖直方向上延伸以交叉栅极线121。
每条数据线171包括交叠栅极电极124的源极电极173、以及联接到数据驱动器用于与另一层或外部驱动电路连接的宽的数据焊盘部分179。源极电极173是U形的。
用于产生数据信号的数据驱动器500可以安装在附接于绝缘基板110上的柔性印制电路膜(未示出)上，或可以直接安装在绝缘基板110上。
漏极电极175包括面对源极电极173的一个杆状端部以及具有宽的区域的另一端部。漏极电极175交叠栅极电极124。漏极电极175的杆状端部被U形的源极电极173围绕。
数据层信号线172位于栅极焊盘部分129上，并可以传送栅信号到栅极焊盘部分129。
欧姆接触169设置在数据焊盘部分179下面并可以被省略。
数据导体(诸如数据线171、数据层信号线172、漏极电极175、连接部分176和数据焊盘部分179)可以形成为单层，或形成为包括两个或更多导电层的多层。
数据导体(诸如数据线171、数据层信号线172、漏极电极175、连接部分176和数据焊盘部分179)由难熔金属诸如铬(Cr)或其合金形成。
栅极电极124、源极电极173和漏极电极175与半导体层154一起形成作为开关元件的薄膜晶体管(TFT)。
除了薄膜晶体管的沟道区之外，半导体层154可以具有与数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)基本上相同的平面形状。
第一钝化层180位于数据导体(诸如数据线171、数据层信号线172、源极电极173、漏极电极175和数据焊盘部分179)以及暴露的半导体层154上，第一钝化层180可以由有机绝缘材料或无机绝缘材料形成。
例如，无机绝缘材料可以包括硅氮化物和硅氧化物。
有机绝缘材料可以具有光敏性，其介电常数可以小于约4.0。
然而，第一钝化层180可以具有下无机层和上有机层的双层结构以确保有机层的绝缘性能而不损坏暴露的半导体层154。
接着，有机层80、公共电极270和第二钝化层280被定位在第一钝化层180上。
本发明不限于此。例如，滤色器(未示出)可以定位在第一钝化层180上。
公共电极270位于有机层80上。
第一接触孔185a的侧壁由第一钝化层180、有机层80、公共电极270和第二钝化层280限定。第一接触孔185a的侧壁的第二部分185a-2大于第一接触孔185a的侧壁的第三部分185a-3。第二部分185a-2由公共电极270限定。第三部分185a-3由第二钝化层280限定。像素电极191形成在第一接触孔185a中以连接到漏极电极175而不与公共电极270短路。
公共电极270可以由透明导电材料诸如ITO或IZO形成。
公共电极270位于显示区域中，多个像素位于该显示区域以显示图像。
公共电极270可以形成为在基板110的整个表面上具有平坦形状，并可以具有位于与漏极电极175的外围相对应的区域中的开口。
相邻的公共电极270可以彼此联接以接收从显示区域外部供给的固定的公共电压。
第二钝化层280位于公共电极270上以使像素电极191与公共电极270绝缘，第二钝化层280可以由与第一钝化层180的材料基本上相同或基本上类似的材料形成。
接着，像素电极191、第一接触辅助物91和第三接触辅助物93被分别定位在第一接触孔185a、第二接触孔185b和第四接触孔185e中。
像素电极191、第一接触辅助物91和第三接触辅助物93可以由透明导电材料诸如ITO或IZO形成。
此外，像素电极191的厚度可以超过约或可以形成为超过公共电极270的厚度的两倍。
当像素电极191形成在第一接触孔185a中时像素电极191没有被短路，因为空的空间276形成在第二钝化层280下面。空的空间276由第二钝化层280、公共电极270和有机层80限定。像素电极191不填充空的空间276。
像素电极191通过第一接触孔185a电联接到漏极电极175以接收数据电压。
像素电极191包括基本上彼此平行地延伸且彼此分离的多个分支电极193、以及连接分支电极193的上和下端部分的上和下水平部分192。
像素电极191的分支电极193可以沿着数据线171弯曲。
在第一接触孔185a所处的区域中形成的公共电极270被过蚀刻，使得空的空间276形成在第二钝化层280与有机层80之间。
例如，第一接触孔185a所处的区域的公共电极270比第一钝化层180和第二钝化层280进一步向内定位。
因此，形成在第一接触孔185a中的像素电极191不与公共电极270接触。
相反地，参照图43，在第二接触孔185b所处的区域中，公共电极270比第二钝化层280进一步突出。
例如，第二钝化层280部分地暴露公共电极270。
因而，形成在第二接触孔185b中的第一接触辅助物91可以使存储电极焊盘部分139与暴露的公共电极270联接从而将公共电压施加到存储电极线131。
参照图44，栅极焊盘部分129和数据层信号线172可以通过第三接触孔185c彼此直接接触，并可以通过数据层信号线172而被施加栅信号。
在本发明的当前示例性实施方式中，当数据层信号线172和栅极焊盘部分129通过相同的接触孔彼此联接时，由接触孔所占据的区域减小，因而边框(bezel)的宽度可以减小。
如图45所示，数据焊盘部分179通过第四接触孔185e形成在栅极层信号线122上，第三接触辅助物93形成在数据焊盘部分179上。
数据焊盘部分179可以通过栅极层信号线122或第三接触辅助物93联接到外部结构，并可以接收数据信号。
虽然未示出，但是配向层可以涂覆在像素电极191和第二钝化层280上，并且配向层可以是在预定方向上摩擦的水平配向层。
可选地，配向层可以包括光反应材料以被光配向。
在本发明的当前示例性实施方式中，与本发明的前述示例性实施方式不同，栅极焊盘部分129和数据层信号线172在相同的第三接触孔185c中联接到彼此。此外，存储电极焊盘部分139形成在像素区域PX中。因此，因为数据层信号线172仅利用设置在像素区域PX中的第三接触孔185c而连接到栅极焊盘部分129并且存储电极焊盘部分139形成在像素区域PX中，所以显示面板组件300的边框尺寸可以减小。
现在将参照46至图57描述根据本发明示例性实施方式的薄膜晶体管显示装置的制造方法。
与根据本发明的示例性实施方式的前述薄膜晶体管阵列面板相同或相似的结构和制造方法的描述可以被省略。
图46、50和54是根据示例性实施方式的图40的沿线IV'-IV”截取的截面图，图47、51和55是根据示例性实施方式的图40的沿线V'-V"截取的截面图，图48、52和56是根据示例性实施方式的图40的沿线VI'-VI"截取的截面图，图49、53和57是根据示例性实施方式的图40的沿线VII'-VII"截取的截面图。
首先，参照图46至49，在绝缘基板110上形成包括栅极线121、栅极电极124和栅极焊盘部分129的栅极导体121、124和129、栅极层信号线122、以及包括存储电极焊盘部分139的存储电极线131。在其上形成栅极绝缘层140和非晶硅层150。
接着，在非晶硅层150上形成具有不同的厚度的光敏图案800。例如，光敏图案800被形成为在将形成半导体层154的区域中具有第一厚度以及在除了将形成接触孔的区域以外的区域中具有例如第一厚度的一半的第二厚度。也就是，光敏图案800包括第一厚度的区域800a和第二厚度的区域800b。
图案800的形成可以通过利用半色调掩模形成，而不限于此。
接着，参照图50至图53，当利用光敏图案800作为掩模执行蚀刻时，在具有第一厚度的光敏图案800所处的区域中，具有第一厚度的光敏图案800a被蚀刻为具有第二厚度，而原来具有第二厚度的光敏图案800b被完全去除，在没有定位光敏图案的区域中非晶硅层150和栅极绝缘层140被蚀刻以形成开口。
接着，如图54至图57所示，当利用剩余的光敏图案800作为掩模蚀刻非晶硅层150时，除了位于半导体层154的形成区域(具有第二厚度的光敏图案800位于该处)中的一部分之外，所有的非晶硅层150被完全蚀刻，并形成位于栅极电极124上的半导体层154。
接着，通过层叠然后蚀刻欧姆接触层160和数据导电层170形成薄膜晶体管阵列面板与本发明的上述实施方式相同。
本实施方式的制造方法基本上类似于上述实施方式的制造方法，除了在形成半导体层154和数据导体171时使用一个掩模之外。在上述实施方式中，使用两个掩模来形成半导体层和数据线。
位于第二接触孔185b所处的区域中的连接部分176和欧姆接触166被进一步包括。栅极焊盘部分129和数据层信号线172通过第三接触孔185c彼此直接联接。栅极层信号线122在接触孔185e中交叠数据焊盘部分179。例如，欧姆接触169被插置在栅极层信号线122和数据焊盘部分179之间。可选地，栅极层信号线122可以与数据焊盘部分179接触。在此情形下，欧姆接触169可以被省略。欧姆接触166可以被称为连接部分166。
根据薄膜晶体管阵列面板的前述制造方法，可以利用一个掩模形成第二钝化层、有机层、公共电极和第一钝化层。
也就是，薄膜晶体管阵列面板能够利用少量的掩模来制造，从而具有降低制造成本并减少制造时间的优点。
虽然已经结合目前被认为可行的实施方式描述了本发明，但是将理解，本发明不限于所公开的实施方式，而是相反地，本发明旨在涵盖被包括在权利要求书的精神和范围内的各种变形和等同布置。

Claims (20)

1.一种薄膜晶体管阵列面板，包括：
基板；
薄膜晶体管，位于所述基板上；
第一钝化层，位于所述薄膜晶体管上；
公共电极，位于所述第一钝化层上；
第二钝化层，位于所述公共电极上；以及
像素电极，位于所述第二钝化层上并通过第一接触孔联接到所述薄膜晶体管，
其中所述第一接触孔贯穿所述第一钝化层、所述公共电极和所述第二钝化层，并且
其中所述第一接触孔的形成在所述公共电极中的第一部分大于所述第一接触孔的形成在所述第二钝化层中的第二部分。
2.根据权利要求1所述的薄膜晶体管阵列面板，还包括设置在所述公共电极和所述像素电极之间的空的空间。
3.根据权利要求1所述的薄膜晶体管阵列面板，其中所述像素电极具有大于的厚度。
4.根据权利要求1所述的薄膜晶体管阵列面板，还包括插置在所述第一钝化层和所述第二钝化层之间的有机层。
5.根据权利要求1所述的薄膜晶体管阵列面板，还包括设置在所述像素区域外面的存储电极焊盘，其中存储电极线从所述存储电极焊盘延伸到所述像素区域中，其中公共电压被施加到所述存储电极焊盘。
6.根据权利要求1所述的薄膜晶体管阵列面板，还包括栅极驱动器，
其中所述栅极驱动器包括利用接触辅助物电联接到所述像素区域的栅极焊盘部分的数据层信号线，其中所述接触辅助物通过位于所述栅极驱动器中的第四接触孔和位于所述像素区域中的第三接触孔而分别连接到所述数据层信号线和所述栅极焊盘部分。
7.根据权利要求1所述的薄膜晶体管阵列面板，还包括具有数据层信号线的栅极驱动器，其中所述数据层信号线从所述栅极驱动器延伸到位于所述像素区域中的第三接触孔，其中所述数据层信号线通过所述第三接触孔连接到所述栅极焊盘部分。
8.根据权利要求7所述的薄膜晶体管阵列面板，还包括设置在所述像素区域中的存储电极焊盘，其中所述存储电极焊盘通过设置在所述像素区域中的第二接触孔连接到所述公共电极。
9.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成包括栅极绝缘层的薄膜晶体管；
在所述薄膜晶体管上形成第一钝化层；
在所述第一钝化层上形成公共电极；
在所述公共电极上形成第二钝化层；
通过蚀刻所述公共电极、所述第一钝化层和所述第二钝化层形成第一接触孔，其中所述第一接触孔暴露所述薄膜晶体管；以及
在所述第一接触孔中形成像素电极，其中所述像素电极联接到所述薄膜晶体管，其中所述第一接触孔的形成包括过蚀刻所述公共电极使得第一空的空间形成在所述第二钝化层下面，并且其中所述像素电极覆盖所述第一空的空间而不填充所述第一空的空间。
10.根据权利要求9所述的制造方法，还包括：
形成存储电极焊盘部分；
通过蚀刻所述公共电极、所述第一钝化层、所述第二钝化层和所述栅极绝缘层而形成第二接触孔，以暴露所述存储电极焊盘部分；以及
在所述第二接触孔中形成第一接触辅助物，其中所述第一接触辅助物连接暴露的存储电极焊盘部分和被所述第二钝化层暴露的所述公共电极。
11.根据权利要求9所述的制造方法，还包括形成插置在所述第一钝化层和所述第二钝化层之间的有机层以及形成插置在所述第一钝化层和所述第二钝化层之间的滤色器中的至少一个。
12.根据权利要求9所述的制造方法，还包括：
利用相同的层形成存储电极线和栅极线。
13.根据权利要求10所述的制造方法，还包括：
利用半色调掩模在所述第二钝化层上形成光敏膜图案，其中围绕所述第二接触孔的附近形成的所述光敏膜图案的厚度比围绕所述第一接触孔的附近形成的所述光敏膜图案的厚度薄。
14.根据权利要求10所述的制造方法，其中所述第一接触孔的位于所述第二钝化层中的第一部分小于所述第一接触孔的位于所述公共电极中的第二部分，所述第二接触孔的位于所述第二钝化层中的第一部分大于所述第二接触孔的位于所述公共电极中的第二部分。
15.根据权利要求10所述的制造方法，其中所述第一接触辅助物与所述像素电极同时形成。
16.根据权利要求9所述的制造方法，其中所述薄膜晶体管的形成包括：
在所述基板上形成栅极线和栅极焊盘部分；
在所述栅极线上形成半导体层；以及
在所述半导体层上形成数据线，其中所述数据线与所述栅极线绝缘并且其中所述数据线交叉所述栅极线。
17.根据权利要求16所述的制造方法，还包括：
在所述基板上形成数据层信号线；
通过蚀刻所述公共电极、所述第一钝化层、所述第二钝化层和所述栅极绝缘层而形成第三接触孔，以暴露所述栅极焊盘部分；
通过蚀刻所述公共电极、所述第一钝化层和所述第二钝化层而形成第四接触孔，以暴露所述数据层信号线；
在所述第三接触孔和所述第四接触孔中形成第二接触辅助物，其中所述第二接触辅助物连接暴露的栅极焊盘部分和暴露的数据层信号线而不接触所述公共电极。
18.根据权利要求17所述的制造方法，其中：所述第二接触辅助物在不接触所述公共电极的情形下形成，其中第二空的空间形成在所述第二接触辅助物和所述公共电极之间。
19.根据权利要求18所述的制造方法，其中所述第二接触辅助物与所述像素电极同时形成。
20.根据权利要求10所述的制造方法，其中所述公共电极通过使用湿蚀刻方法来蚀刻，并通过控制蚀刻时间而被过蚀刻。
CN201510437099.6A 2014-07-29 2015-07-23 薄膜晶体管阵列面板及其制造方法 Active CN105321958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140096607A KR102261760B1 (ko) 2014-07-29 2014-07-29 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2014-0096607 2014-07-29

Publications (2)

Publication Number Publication Date
CN105321958A true CN105321958A (zh) 2016-02-10
CN105321958B CN105321958B (zh) 2020-11-13

Family

ID=55180843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510437099.6A Active CN105321958B (zh) 2014-07-29 2015-07-23 薄膜晶体管阵列面板及其制造方法

Country Status (3)

Country Link
US (1) US9761614B2 (zh)
KR (1) KR102261760B1 (zh)
CN (1) CN105321958B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490910A (zh) * 2016-06-13 2017-12-19 三星显示有限公司 显示装置
CN114002885A (zh) * 2021-10-29 2022-02-01 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204406009U (zh) * 2015-03-09 2015-06-17 京东方科技集团股份有限公司 阵列基板和显示装置
CN108352138B (zh) * 2015-11-06 2020-09-29 夏普株式会社 显示基板以及显示装置
KR20210138843A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093005A1 (en) * 2005-10-05 2007-04-26 Joo-Han Kim Thin film transistor panel and method of manufacture
CN101539697B (zh) * 2008-03-21 2012-04-04 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
US20120105416A1 (en) * 2007-04-04 2012-05-03 Samsung Electronics Co., Ltd. Display device and control method of the same
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686223B1 (ko) * 2000-04-28 2007-02-22 삼성전자주식회사 액정 표시 장치
KR20050069105A (ko) 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20060001165A (ko) 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP4895102B2 (ja) * 2005-06-09 2012-03-14 三星電子株式会社 薄膜トランジスタ表示板
JP4039444B2 (ja) 2005-07-15 2008-01-30 エプソンイメージングデバイス株式会社 液晶表示装置及び電子機器
JP5148819B2 (ja) 2005-08-16 2013-02-20 エルジー ディスプレイ カンパニー リミテッド 液晶表示素子
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8279388B2 (en) * 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4618336B2 (ja) 2008-06-16 2011-01-26 ソニー株式会社 液晶表示装置
KR101250319B1 (ko) 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101294237B1 (ko) 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101529557B1 (ko) 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101894328B1 (ko) 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093005A1 (en) * 2005-10-05 2007-04-26 Joo-Han Kim Thin film transistor panel and method of manufacture
US20120105416A1 (en) * 2007-04-04 2012-05-03 Samsung Electronics Co., Ltd. Display device and control method of the same
CN101539697B (zh) * 2008-03-21 2012-04-04 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490910A (zh) * 2016-06-13 2017-12-19 三星显示有限公司 显示装置
CN107490910B (zh) * 2016-06-13 2022-03-22 三星显示有限公司 显示装置
CN114002885A (zh) * 2021-10-29 2022-02-01 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置
CN114002885B (zh) * 2021-10-29 2023-08-08 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20160035750A1 (en) 2016-02-04
KR20160014846A (ko) 2016-02-12
US9761614B2 (en) 2017-09-12
KR102261760B1 (ko) 2021-06-07
CN105321958B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN100510861C (zh) 显示装置及其制造方法
CN102483546B (zh) 液晶显示装置及其制造方法
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
CN102593126B (zh) 面板及其制法
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN101308854A (zh) 薄膜晶体管阵列面板及其制造方法
US8187929B2 (en) Mask level reduction for MOSFET
CN105321958A (zh) 薄膜晶体管阵列面板及其制造方法
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
US7388229B2 (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
JP2014093521A (ja) 薄膜トランジスタアレイ基板及びその製造方法
TWI291762B (en) Thin film transistor array panel
CN103972240A (zh) 薄膜晶体管阵列面板
KR20140090852A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN100354736C (zh) 液晶显示面板器件及其制造方法
CN103913916A (zh) 一种阵列基板及其制造方法、液晶显示屏
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
KR20160148765A (ko) 표시 장치
US9153603B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
US6559914B1 (en) Conductive black matrix layer for LCD display connected to gate through two vias
US11372294B2 (en) Display device
JP5202254B2 (ja) 表示装置および表示装置の製造方法
CN104536227B (zh) 阵列基板、显示装置及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220802

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right