CN103913916A - 一种阵列基板及其制造方法、液晶显示屏 - Google Patents

一种阵列基板及其制造方法、液晶显示屏 Download PDF

Info

Publication number
CN103913916A
CN103913916A CN201410136950.7A CN201410136950A CN103913916A CN 103913916 A CN103913916 A CN 103913916A CN 201410136950 A CN201410136950 A CN 201410136950A CN 103913916 A CN103913916 A CN 103913916A
Authority
CN
China
Prior art keywords
electrode
line
layer
pixel
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410136950.7A
Other languages
English (en)
Other versions
CN103913916B (zh
Inventor
杨通
王国磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410136950.7A priority Critical patent/CN103913916B/zh
Publication of CN103913916A publication Critical patent/CN103913916A/zh
Priority to PCT/CN2014/084160 priority patent/WO2015149464A1/zh
Priority to US14/436,258 priority patent/US9524989B2/en
Application granted granted Critical
Publication of CN103913916B publication Critical patent/CN103913916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本发明公开了一种阵列基板及其制作方法、液晶显示屏。所述阵列基板包括：栅线、与所述栅线交叉设置的数据线、公共电极信号线以及由所述栅线和所述数据线划分出的多个像素，每个像素内包括驱动晶体管、与所述驱动晶体管的源极和漏极之一相连的像素电极以及与所述公共电极信号线电连接的公共电极，所述驱动晶体管的源极和漏极之另一个与所述数据线相连，所述公共电极信号线与所述栅线同层形成并与所述栅线同向延伸，其中，每个像素内还包括：与所述公共电极信号线同层形成并延所述数据线方向延伸的公共电极连通线，所述公共电极连通线与所述公共电极信号线以及所述公共电极电连接。本发明使得像素电阻值变小，减少了液晶显示屏整体画面偏绿的现象。

Description

一种阵列基板及其制造方法、液晶显示屏
技术领域
本发明涉及液晶显示屏技术领域，尤其涉及一种高级超维场转换技术(AD-SDS)模式的阵列基板及其制造方法、液晶显示屏。
背景技术
高级超维场转换技术(Advanced-Super Dimensional Switing，AD-SDS)是平面电场宽视角核心技术，其通过统一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(薄膜晶体管-液晶显示屏)画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹等优点。
AD-SDS显示模式的TFT液晶显示屏的工作方式均需要一个公共电极。对公共电极电平为直流的TFT液晶显示屏，理想状态下公共电极电压为稳定的电平。但是实际显示过程中，由于栅线和数据线上信号的变化，时常会通过公共电极与栅线和数据线间的耦合电容而影响公共电极的电压，使其不能保持稳定的电平。在显示屏尺寸较小的情况下，公共电极的尺寸较小且与栅线和数据信号线的交叠面积较小，所以公共电极的电阻值及其寄生电容值较小，公共电极电位受到的影响也较小，因此公共电极电压可以维持的较好且在整个面板的均一性比较好。
图1示出了现有技术中TFT液晶显示屏的结构示意图，图2(a)～图2(b)示出了现有技术中TFT液晶显示屏的制作工艺流程图。如图1及2所示，所述TFT液晶显示屏包括：基板101、公共电极102、栅极层103、有源层及源漏极104、钝化层105、像素电极106。从图2(b)可以看出，栅极层103上刻蚀形成有栅线1031、公共电极上方的公共电极信号线1032和公共电极下方的过孔区域1033。公共电极信号从外部输入点输入后，在水平方向的像素单元之间通过水平方向上的公共电极信号线1032传输，而在竖直方向即上下两行像素单元之间通过公共电极102上ITO材料传输至公共电极下方的过孔区域1033，然后通过连通过孔区域1033和下一行公共电极信号线之间的跳线传输下一行像素单元。公共电极102通常选用ITO材料，而一般ITO的方块电阻是金属层方块电阻的好几百倍，由于水平方向的多个像素单元的公共电极之间的公共电极信号线1032由栅极层103形成，而栅极层通常是金属材料构成，因此公共电极水平方向的电阻值即水平方向多个像素单元公共电极之间的公共电极信号线上的电阻值远小于竖直方向即公共电极信号线和过孔区域间的电阻值。由于水平方向上公共电极电压信号通过公共电极信号线传输，而竖直方向上通过公共电极传输至所述过孔区域，传输至所述过孔区域的公共电极信号通过跳线传输至下方像素单元的公共电极信号线，所述跳线用于连接所述过孔区域和下方像素单元的公共电极信号线，且由像素电极层即ITO层构成。因此，当液晶显示屏尺寸较大时，公共电极的尺寸较大且与栅线和数据信号线的交叠面积较大，因此公共电极受到的总体影响较大，且由于尺寸较大，距离公共电极信号输入点较远处的公共电极电压受到的影响不容易恢复，如此就会引起像素液晶偏转电压，导致显示色彩的差异。且由于人眼对绿色比较敏感，因此所看到的某些显示图案是显示屏整体画面偏绿。因此，为减小画面偏绿的现象，需要降低公共电极的电阻值。
发明内容
本发明所要解决的问题是如何减少公共电极上的电阻，以避免液晶显示屏整体画面偏绿的问题。
根据本发明一方面，其提供了一种阵列基板，其包括：栅线、与所述栅线交叉设置的数据线、公共电极信号线以及由所述栅线和所述数据线划分出的多个像素，每个像素内包括驱动晶体管、与所述驱动晶体管的源极和漏极之一相连的像素电极以及与所述公共电极信号线电连接的公共电极，所述驱动晶体管的源极和漏极之另一个与所述数据线相连，所述公共电极信号线与所述栅线同层形成并与所述栅线同向延伸，其中，每个像素内还包括：与所述公共电极信号线同层形成并延所述数据线方向延伸的公共电极连通线，所述公共电极连通线与所述公共电极信号线以及所述公共电极电连接。
其中，所述公共电极连通线经由过孔和跳线连接下一行像素单元的公共电极信号线。
其中，所述跳线与像素电极以相同材料同层形成。
其中，所述跳线由辅助导电层和所述像素电极所在的层层叠而成。
其中，所述栅线采用金属或金属化合物材料制成。
其中，所述栅线采用钕化铝、铝、铜、钼、钨化钼、或铬中的一种或多种的组合制成。
其中，所述公共电极和像素电极层采用铟锌氧化物和铟锡氧化物中的一种或两种的组合制成。
其中，所述导电层为金属层或低电阻率导电层。
根据本发明第二方面，其提供了一种液晶显示屏，其包括如上所述的阵列基板。
根据本发明第三方面，其提供了一种阵列基板的制作方法，其包括：
在基板上形成多个公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅极图形；其中，栅极图形包括栅线、公共电极信号线以及公共电极连通线；其中，所述公共电极信号线与所述栅线同向延伸，所述公共电极连通线、所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层、钝化层和像素电极层，并进行相应刻蚀形成多个驱动晶体管、与所述栅线交叉设置的数据线、多个与所述驱动晶体管的源极和漏极之一相连的像素电极；所述驱动晶体管的源极和漏极之另一个与所述数据线相连；
其中，所述多个驱动晶体管、多个所述像素电极以及多个所述公共电极构成多个像素，所述公共电极连通线延所述数据线方向延伸。
根据本发明第四方面，其提供了一种阵列基板的制作方法，其包括：
在基板上形成公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅极图形；其中，栅极图形包括栅线、公共电极信号线以及公共电极连通线；其中，所述公共电极信号线与所述栅线同向延伸，所述公共电极连通线、所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层和钝化层，并进行相应刻蚀形成多个驱动晶体管以及与所述栅线交叉设置的数据线，所述驱动晶体管的源极和漏极之一与所述数据线相连；
沉积导电层，刻蚀形成连接所述过孔区域和对应下一行像素单元的公共电极信号线的第一层跳线；
沉积像素电极层，并刻蚀形成像素电极层图形；其中，所述像素电极层图形包括与第一层跳线完全重合的第二层跳线以及多个与所述驱动晶体管的源极和漏极之另一个相连的像素电极；
其中，所述多个驱动晶体管、多个所述像素电极以及多个所述公共电极构成多个像素，所述公共电极连通线延所述数据线方向延伸。
本发明提出的液晶显示屏的每个像素单元通过栅极层将上公共电极信号线和与下公共电极信号线导电连接的过孔区域连通，进而使得上下像素单元间的电阻值变小。此外，本发明还提出在液晶显示屏的每个像素单元中与下公共电极信号线导电连接的过孔区域和下公共电极信号线之间的跳线区域处增加一层导电层，以进一步降低上下公共电极信号线之间的电阻值。对于任何尺寸的液晶显示屏而言，由于上下像素单元间的电阻值变小，在受到栅线和数据线影响后，距离外部公共电极信号较远处的公共电极电压能够及时得到补充，进而能够快速恢复正常的公共电极电压，不容易引起像素液晶的偏转电压偏离目标值，减少了液晶显示屏整体画面偏绿的现象。本发明第一实施例中提出的液晶显示屏尤其适合中小尺寸液晶显示屏，而第二实施例中提出的液晶显示屏尤其适合中大尺寸液晶显示屏。
附图说明
图1示出了现有技术中TFT液晶显示屏的结构示意图；
图2(a)～图2(b)示出了现有技术中TFT液晶显示屏的制作工艺流程图；
图3示出了本发明第一实施例中阵列基板的结构俯视图以及工艺制作流程图；
图4示出了本发明第二实施例中阵列基板的结构俯视图；
图5是本发明第一实施例提出的阵列基板的制作方法流程图；
图6是本发明第二实施例提出的阵列基板的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图3示出了本发明第一实施例中阵列基板的结构俯视图以及工艺制作流程图。如图3所示，所述阵列基板从其剖面结构上来说，包括：基板201、公共电极202、栅极层203、有源层及源漏极204、钝化层205、像素电极层206。如图3(a)所示，所述公共电极202以阵列形式分布在基板201上。如图3(b)所示，所述栅极层203覆盖形成有公共电极202的基板201上，且从图3(b)可以看出，栅极层203上刻蚀形成有栅线2031、公共电极202上方的公共电极信号线2032和公共电极下方的第一过孔区域2033，所述公共电极信号线2032用于连通同一行像素单元的公共电极。其中，每个像素单元的公共电极202上方的公共电极信号线2032和下方的第一过孔区域2033之间具有由栅极层203形成的公共电极连通线2034。
其中，有源层及源漏极204上形成有驱动晶体管的U型有源沟道2041、源极2042、漏极2043和数据线2044，所述数据线2044与所述栅线2031交叉设置，且所述栅线2031和所述数据线2044划分出所述多个像素单元。每个像素单元内包括驱动晶体管、像素电极2061以及与所述公共电极信号线2032电连接的公共电极202。所述像素电极2061由像素电极层206刻蚀形成，所述驱动晶体管的源极2042和漏极2043之一与所述数据线2044连接，另一个与所述像素电极2061连接。所述公共电极连通线2034延所述数据线2044方向延伸。
可选地，所述基板201由玻璃、石英或透明树脂等材料构成。
可选地，所述公共电极202由铟锡氧化物(ITO)或铟锌氧化物(IZO)材料制成，其是通过在基板201上沉积一层ITO或IZO形成公共电极层，并通过刻蚀所述公共电极层形成阵列分布的多个条状公共电极202，如图3(a)所示。可选地，所述公共电极202还可以是由ITO和IZO形成的复合材料制成。
可选地，所述栅极层203由金属材料构成，可以是一种金属材料制成或者多种金属材料复合制成。可选地，所述栅极层203可以由钕化铝Alnd、铝Al、铜Cu、钼Mo、钨化钼MoW、或铬Cr制成或者其中多种材料复合制成。
所述栅极层203沉积在形成有公共电极202的基板201上，沉积完成后对其进行刻蚀，在上下两行像素单元的公共电极202之间刻蚀形成栅线2031，在同一行像素单元的公共电极202上方刻蚀形成水平方向连通同一行像素单元公共电极的公共电极信号线2032，在每个公共电极202的左下方刻蚀形成第一过孔区域2033，且在同一个公共电极202上方的公共电极信号线2032和左下方的第一过孔区域2033之间刻蚀形成一条公共电极连通线2034，如图3(b)所示。其中，所述公共电极信号线2032与所述栅线2031同向延伸。
可选地，所述公共电极连通线2034可以是层叠在公共电极202左边缘的窄线条，为减小或不影响像素开口率大小，该线宽可以是工艺上允许的最小线宽，其具体线宽与工艺能力相关。
由于所述公共电极202和栅极层203之间没有绝缘层，因此公共电极202和栅极层203形成的公共电极信号线2032、第一过孔区域2033和公共电极连通线2034电性连接。
本发明中通过栅极层203将公共电极信号线2032和公共电极202下方的第一过孔区域2033连通，而第一过孔区域2033最终会通过跳线连接至下一行像素单元的公共电极信号线。由于栅极层203采用金属材料制成，因此本发明通过这种方式能够减小公共电极202在竖直方向上的电阻值，进而使得公共电极水平方向和竖直方向上的电阻值趋于平衡，能够避免产生整屏偏绿现象。此外，由于本发明通过栅极层203将公共电极信号线2032和公共电极202下方的第一过孔区域2033连通，其在制作工艺上并未增加工序，因此对显示屏的生产周期和成本影响甚微。
可选地，所述有源层和源漏极层204形成在栅极层203之上。具体地，先在栅极层203之上形成一层绝缘层，然后在绝缘层之上沉积一层活性材料，再沉积一层源漏极材料形成有源层和源漏极层204，所述有源层和源漏极层为有源层和源漏电极的复合层。所述有源层可以由a-Si、多晶Si或IGZO等制成，所述源漏极层可以由Mo/Al/Mo、Mo/Cu/Mo、Mo等单层或多层金属制成。
所述有源层和源漏极层204形成后，对其进行刻蚀形成薄膜晶体管TFT的U型沟道2041、源极2042、漏极2043和数据线2044，其中，所述数据线2044与所述栅线2031交叉设置，其与所述驱动晶体管的源极2042和漏极2043之一相连。具体过程如下：
在所述有源层和源漏极层204上涂布光阻胶，然后经由掩模板对光阻胶进行曝光，该掩膜板在薄膜晶体管TFT的U型沟道区域为部分透过光，源漏极图形区域不透光，其余无源漏极图形的部分全部透过，U型沟道区域上的光阻胶部分曝光，而其余无源漏极图形的区域全部曝光。光阻胶显影后，所有源漏极图形上方光阻胶全部存在，而U型沟道图形上方光阻胶部分存在，其余部分光阻胶完全不存在，下一步刻蚀工序中除了源漏极图形和U型沟道外的区域的有源层和源漏极层材料全部刻蚀掉，然后通过灰化工艺将U型沟道上的部分光阻胶灰化，再通过刻蚀把U型沟道上方的源漏极层和重掺杂有源层刻蚀掉，形成U型沟道2041、TFT源极2042、漏极2043和数据线2044。可选地，所述有源沟道2041层叠于栅线2031上，所述源极2041位于公共电极202的右下方，与公共电极202没有交叠，且所述源极2041与所述U型沟道2041连通。所述漏极2043位于数据线2044与栅线2031重叠的部分。所述数据线2044位于两列像素单元公共电极202之间，且每个像素单元的TFT漏极2043链接至所述数据线2044，如图3(c)所示。
可选地，所述钝化层205由绝缘材料制成，具体为在刻蚀完有源层和源漏极层204后，在其上沉积一层绝缘材料而形成钝化层205。之后，对所述钝化层进行刻蚀形成三种不同的过孔，分别为第一过孔2051、第二过孔2052和第三过孔2053，如图3(d)所示。所述第一过孔2051位于所述第一过孔区域2033上方，其是通过将钝化层205刻蚀成的小孔形状，使得所述第一过孔区域2033能够从所述小孔露出。所述第二过孔2052和第三过孔2053分别位于公共电极信号线2032和TFT源极2042上，其形成过程与第一过孔2051相同。
所述第一过孔2051和第二过孔2052通过像素电极层206连通后，用于连通上一行像素单元的公共电极和下一行的像素电极的公共电极；所述第三过孔2053用于连通所述TFT源极和像素电极。
可选地，所述像素电极层206的材料与公共电极202的材料相同，由铟锡氧化物(ITO)或铟锌氧化物(IZO)材料制成，或者由ITO和IZO形成的复合材料制成。
可选地，在钝化层205表面沉积像素电极层206后，对其刻蚀形成像素电极2061和跳线2062。所述像素电极2061位于公共电极202之上，且仅位于公共电极202上除公共电极信号线2032、第一过孔区域2033和公共电极连通线2034所在位置的区域内。所述跳线2062位于第一过孔2051和第二过孔2052之间，且通过所述第一过孔2051和第二过孔2052连通所述第一过孔区域2033和公共电极信号线2032，如图3(e)所示。所述像素电极2061与所述驱动薄膜晶体管的源极2042和漏极2043之另一个相连。
其中，所述每个像素单元包括驱动晶体管、多个所述像素电极2061以及多个所述公共电极202构成多个像素，所述公共电极连通线2034延所述数据线2044方向延伸。
本发明第二实施例提出了另一种阵列基板，如图4所示，与第一实施例中的液晶显示屏所不同的是，所述跳线为导电层和像素电极层206形成的双层跳线301。本实施例中，所述导电层位于像素电极层206的下方。
其中，所述导电层可以是低电阻率导电层或金属层，优选为金属层。
具体地，在沉积完成钝化层205并形成三种过孔后，沉积一层导电层，并对所述导电层进行刻蚀，形成第一层跳线。所述第一层跳线位于第一过孔2051和第二过孔2052之间，且通过所述第一过孔2051和第二过孔2052连通所述第一过孔区域2033和公共电极信号线2032。之后，再沉积像素电极层206，并刻蚀形成像素电极2051和第二层跳线。所述第二层跳线与第一层跳线完全重合，共同构成双层跳线301。
综上所示，如图3(a)～(e)所示，所述阵列基板从其整体结构上看，具体包括：栅线2031、与所述栅线2031交叉设置的数据线2044、公共电极信号线2032以及由所述栅线2031和所述数据线2044划分出的多个像素，每个像素内包括驱动晶体管、与所述驱动晶体管的源极2042和漏极2043之一相连的像素电极2061以及与所述公共电极信号线2032电连接的公共电极202，所述驱动晶体管的源极2042和漏极2043之另一个与所述数据线2044相连，所述公共电极信号线2032与所述栅线2031同层形成并与所述栅线2031同向延伸，其中，每个像素内还包括：与所述公共电极信号线2032同层形成并延所述数据线2044方向延伸的公共电极连通线2034，所述公共电极连通线2034与所述公共电极信号线2032以及所述公共电极202电连接。
图5示出了本发明第一实施例提出的阵列基板的制作方法。如图3和5所示，该方法包括：
在基板201上沉积一层公共电极层，并对其进行刻蚀形成阵列分布的多个条状公共电极202；
在形成有公共电极202的基板201上沉积栅极层203，并在上下两行像素单元间刻蚀形成栅线2031，在同一行像素单元的公共电极202上方刻蚀形成水平方向的公共电极信号线2032，在每个公共电极202的左下方刻蚀形成第一过孔区域2033，且在同一个公共电极202上方的公共电极信号线2032和左下方的第一过孔区域2033之间刻蚀形成一条公共电极连通线2034；其中，所述公共电极信号线2032与所述栅线2031同向延伸，所述公共电极连通线2034、所述公共电极信号线2032以及公共电极202分别电连接；
在刻蚀完栅极层后，沉积一层绝缘层，并在绝缘层上依次沉积有源层和源漏电极层204、钝化层205和像素电极层206，并进行相应的刻蚀形成多个驱动薄膜晶体管、数据线2044、第一过孔2051、第二过孔2052、第三过孔2053、像素电极2061和跳线2062；其中，所述驱动晶体管包括有源沟道2041、TFT源极2042、漏极2043，所述驱动薄膜晶体管的源极2042和漏极2043之一与像素电极2061相连，所述驱动晶体管的源极2042和漏极2043之另一个与所述数据线2044相连，所述数据线2944与所述栅线2031交叉设置。
其中，所述多个驱动晶体管、多个所述像素电极2061以及多个所述公共电极202构成多个像素，所述公共电极连通线2034延所述数据线2044方向延伸。
上述方法用于制备第一实施例提出的阵列基板，具体实现细节与第一实施例对应一致，在此不再赘述。
图6示出了本发明第二实施例提出的阵列基板的制作方法。如图4和图6所示，该方法包括：
在基板201上沉积一层公共电极层，并对其进行刻蚀形成阵列分布的多个条状公共电极202；
在形成有公共电极202的基板201上沉积栅极层203，并在上下两行像素单元间刻蚀形成栅线2031，在同一行像素单元的公共电极202上方刻蚀形成水平方向的公共电极信号线2032，在每个公共电极202的左下方刻蚀形成第一过孔区域2033，且在同一个公共电极202上方的公共电极信号线2032和左下方的第一过孔区域2033之间刻蚀形成一条公共电极连通线2034；其中，所述公共电极信号线2032与所述栅线2031同向延伸，所述公共电极连通线2034、所述公共电极信号线2032以及公共电极202分别电连接；
在刻蚀完栅极层后，沉积一层绝缘层，并在绝缘层上依次沉积有源层和源漏电极层204、钝化层205，并进行相应的刻蚀形成多个驱动薄膜晶体管、数据线2044、第一过孔2051、第二过孔2052和第三过孔2053；其中所述驱动晶体管包括有源沟道2041、TFT源极2042、漏极2043；所述数据线2044与所述栅线2031交叉设置，其与所述驱动晶体管的源极2042和漏极2043之一相连。
钝化层205上沉积一层导电层，并对其进行刻蚀形成第一层跳线，所述第一层跳线位于第一过孔2051和第二过孔2052之间，且通过所述第一过孔2051和第二过孔2052连通所述第一过孔区域2033和公共电极信号线2032。
沉积像素电极层206，并刻蚀形成多个像素电极2051和第二层跳线。所述第二层跳线与第一层跳线完全重合，共同构成双层跳线301。所述像素电极2061与所述驱动薄膜晶体管的源极2042和漏极2043之另一个相连。
其中，所述多个驱动晶体管、多个所述像素电极2061以及多个所述公共电极202构成多个像素，所述公共电极连通线2034延所述数据线2044方向延伸。
上述方法用于制备第二实施例提出的液晶显示屏，具体实现细节与第一实施例对应一致，在此不再赘述。
本发明提出的阵列基板的每个像素单元通过栅极层将上公共电极信号线和与下公共电极信号线导电连接的过孔区域连通，进而使得上下像素单元间的电阻值变小。此外，本发明还提出将液晶显示屏的每个像素单元中与下公共电极信号线导电连接的过孔区域和下公共电极信号线之间的跳线区域处增加一层导电层，以进一步降低上下公共电极信号线之间的电阻值。对于任何尺寸的液晶显示屏而言，由于上下像素单元间的电阻值变小，在受到栅线和数据线影响后，距离外部公共电极信号较远处的公共电极电压能够及时得到补充，进而能够快速恢复正常的公共电极电压，不容易引起像素液晶的偏转电压，减少了液晶显示屏整体画面偏绿的现象。本发明第一实施例中提出的阵列基板尤其适合中小尺寸液晶显示屏，而第二实施例中提出的阵列基板尤其适合中大尺寸液晶显示屏。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种阵列基板，其包括：栅线、与所述栅线交叉设置的数据线、公共电极信号线以及由所述栅线和所述数据线划分出的多个像素，每个像素内包括驱动晶体管、与所述驱动晶体管的源极和漏极之一相连的像素电极以及与所述公共电极信号线电连接的公共电极，所述驱动晶体管的源极和漏极之另一个与所述数据线相连，所述公共电极信号线与所述栅线同层形成并与所述栅线同向延伸，其中，每个像素内还包括：与所述公共电极信号线同层形成并延所述数据线方向延伸的公共电极连通线，所述公共电极连通线与所述公共电极信号线以及所述公共电极电连接。
2.如权利要求1所述的阵列基板，其中，所述公共电极连通线经由过孔和跳线连接下一行像素单元的公共电极信号线。
3.如权利要求2所述的液晶显示屏，其中，所述跳线与像素电极以相同材料同层形成。
4.如权利要求2所述的阵列基板，其中，所述跳线由辅助导电层和所述像素电极所在的层层叠而成。
5.如权利要求1所述的阵列基板，其中，所述栅线采用金属或金属化合物材料制成。
6.如权利要求5所述的阵列基板，其中，所述栅线采用钕化铝、铝、铜、钼、钨化钼、或铬中的一种或多种的组合制成。
7.如权利要求1所述的阵列基板，其中，所述公共电极和像素电极层采用铟锌氧化物和铟锡氧化物中的一种或两种的组合制成。
8.如权利要求1所述的阵列基板，其中，所述导电层为金属层或低电阻率导电层。
9.一种液晶显示屏，其包括如权利要求1～8之任一项所述的阵列基板。
10.一种阵列基板的制作方法，其包括：
在基板上形成多个公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅极图形；其中，栅极图形包括栅线、公共电极信号线以及公共电极连通线；其中，所述公共电极信号线与所述栅线同向延伸，所述公共电极连通线、所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层、钝化层和像素电极层，并进行相应刻蚀形成多个驱动晶体管、与所述栅线交叉设置的数据线、多个与所述驱动晶体管的源极和漏极之一相连的像素电极；所述驱动晶体管的源极和漏极之另一个与所述数据线相连；
其中，所述多个驱动晶体管、多个所述像素电极以及多个所述公共电极构成多个像素，所述公共电极连通线延所述数据线方向延伸。
11.一种阵列基板的制作方法，其包括：
在基板上形成公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅极图形；其中，栅极图形包括栅线、公共电极信号线以及公共电极连通线；其中，所述公共电极信号线与所述栅线同向延伸，所述公共电极连通线、所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层和钝化层，并进行相应刻蚀形成多个驱动晶体管以及与所述栅线交叉设置的数据线，所述驱动晶体管的源极和漏极之一与所述数据线相连；
沉积导电层，刻蚀形成连接所述过孔区域和对应下一行像素单元的公共电极信号线的第一层跳线；
沉积像素电极层，并刻蚀形成像素电极层图形；其中，所述像素电极层图形包括与第一层跳线完全重合的第二层跳线以及多个与所述驱动晶体管的源极和漏极之另一个相连的像素电极；
其中，所述多个驱动晶体管、多个所述像素电极以及多个所述公共电极构成多个像素，所述公共电极连通线延所述数据线方向延伸。
CN201410136950.7A 2014-04-04 2014-04-04 一种阵列基板及其制造方法、液晶显示屏 Active CN103913916B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410136950.7A CN103913916B (zh) 2014-04-04 2014-04-04 一种阵列基板及其制造方法、液晶显示屏
PCT/CN2014/084160 WO2015149464A1 (zh) 2014-04-04 2014-08-12 一种阵列基板及其制造方法、液晶显示屏
US14/436,258 US9524989B2 (en) 2014-04-04 2014-08-12 Array substrate and method of manufacturing the same, and liquid crystal display screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410136950.7A CN103913916B (zh) 2014-04-04 2014-04-04 一种阵列基板及其制造方法、液晶显示屏

Publications (2)

Publication Number Publication Date
CN103913916A true CN103913916A (zh) 2014-07-09
CN103913916B CN103913916B (zh) 2017-04-05

Family

ID=51039707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136950.7A Active CN103913916B (zh) 2014-04-04 2014-04-04 一种阵列基板及其制造方法、液晶显示屏

Country Status (3)

Country Link
US (1) US9524989B2 (zh)
CN (1) CN103913916B (zh)
WO (1) WO2015149464A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015149464A1 (zh) * 2014-04-04 2015-10-08 京东方科技集团股份有限公司 一种阵列基板及其制造方法、液晶显示屏

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
TWI638206B (zh) * 2015-09-01 2018-10-11 友達光電股份有限公司 主動元件陣列基板
KR20170085617A (ko) * 2016-01-14 2017-07-25 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108735777B (zh) * 2017-04-21 2020-11-06 群创光电股份有限公司 显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208693A1 (en) * 2001-12-11 2005-09-22 Youn Jae H Method of fabricating an in-plane switching liquid crystal display device
CN101334564A (zh) * 2007-06-28 2008-12-31 上海广电Nec液晶显示器有限公司 一种液晶显示装置及其制造方法
CN102445799A (zh) * 2010-10-08 2012-05-09 乐金显示有限公司 液晶显示装置
CN103018993A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203025451U (zh) * 2012-12-31 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203117619U (zh) * 2013-02-26 2013-08-07 合肥京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN203909443U (zh) * 2014-04-04 2014-10-29 合肥鑫晟光电科技有限公司 一种阵列基板和液晶显示屏

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN103913916B (zh) 2014-04-04 2017-04-05 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208693A1 (en) * 2001-12-11 2005-09-22 Youn Jae H Method of fabricating an in-plane switching liquid crystal display device
CN101334564A (zh) * 2007-06-28 2008-12-31 上海广电Nec液晶显示器有限公司 一种液晶显示装置及其制造方法
CN102445799A (zh) * 2010-10-08 2012-05-09 乐金显示有限公司 液晶显示装置
CN103018993A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203025451U (zh) * 2012-12-31 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203117619U (zh) * 2013-02-26 2013-08-07 合肥京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN203909443U (zh) * 2014-04-04 2014-10-29 合肥鑫晟光电科技有限公司 一种阵列基板和液晶显示屏

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015149464A1 (zh) * 2014-04-04 2015-10-08 京东方科技集团股份有限公司 一种阵列基板及其制造方法、液晶显示屏
US9524989B2 (en) 2014-04-04 2016-12-20 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and liquid crystal display screen

Also Published As

Publication number Publication date
US20160148951A1 (en) 2016-05-26
CN103913916B (zh) 2017-04-05
US9524989B2 (en) 2016-12-20
WO2015149464A1 (zh) 2015-10-08

Similar Documents

Publication Publication Date Title
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN104238207A (zh) 阵列基板及其制备方法、显示装置
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
WO2018192217A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
US10263017B2 (en) Pixel structure, display panel and manufacturing method of pixel structure
CN103367248A (zh) 阵列基板、制备方法以及显示装置
CN102468308A (zh) 阵列基板及其制造方法和液晶显示器
CN103094069B (zh) 像素结构
CN103913916A (zh) 一种阵列基板及其制造方法、液晶显示屏
CN103309100A (zh) 液晶显示装置及其制造方法
CN104465672A (zh) 阵列基板和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103163704B (zh) 像素结构、阵列基板及其制造方法
CN106662785A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN105321958A (zh) 薄膜晶体管阵列面板及其制造方法
CN102709235B (zh) 阵列基板及其制造方法、显示装置
CN203503657U (zh) 阵列基板以及显示装置
CN203909443U (zh) 一种阵列基板和液晶显示屏
US10247992B2 (en) Display device
CN103219341A (zh) 一种阵列基板及制备方法、显示装置
KR20130065256A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
WO2023060547A1 (zh) 阵列基板及其制备方法、显示装置
CN113820893B (zh) 显示面板和显示装置
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant