WO2015149464A1 - 一种阵列基板及其制造方法、液晶显示屏 - Google Patents

一种阵列基板及其制造方法、液晶显示屏 Download PDF

Info

Publication number
WO2015149464A1
WO2015149464A1 PCT/CN2014/084160 CN2014084160W WO2015149464A1 WO 2015149464 A1 WO2015149464 A1 WO 2015149464A1 CN 2014084160 W CN2014084160 W CN 2014084160W WO 2015149464 A1 WO2015149464 A1 WO 2015149464A1
Authority
WO
WIPO (PCT)
Prior art keywords
common electrode
layer
line
gate
pixel
Prior art date
Application number
PCT/CN2014/084160
Other languages
English (en)
French (fr)
Inventor
杨通
王国磊
Original Assignee
京东方科技集团股份有限公司
合肥鑫晟光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/436,258 priority Critical patent/US9524989B2/en
Publication of WO2015149464A1 publication Critical patent/WO2015149464A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

一种阵列基板及其制作方法、液晶显示屏。所述阵列基板包括：栅线（2031）、与所述栅线（2031）交叉设置的数据线（2044）、公共电极信号线（2032）以及由所述栅线（2031）和所述数据线（2044）划分出的多个像素，每个像素内包括驱动晶体管、与所述驱动晶体管的源极（2042）和漏极（2043）之一相连的像素电极（206）以及与所述公共电极信号线（2032）电连接的公共电极（202），所述驱动晶体管的源极（2042）和漏极（2043）之另一个与所述数据线（2044）相连，所述公共电极信号线（2032）与所述栅线（2031）同层形成并与所述栅线（2031）同向延伸，其中，每个像素内还包括：与所述公共电极信号线（2032）同层形成并沿所述数据线（2044）方向延伸的公共电极连通线（2034），所述公共电极连通线（2034）与所述公共电极信号线（2032）以及所述公共电极（202）电连接。使得像素电阻值变小，减少了液晶显示屏整体画面偏绿的现象。

Description

一种阵列基板及其制造方法、 液晶显示屏
技术领域
本发明涉及显示技术领域， 尤其涉及一种高级超维场转换技术
(AD-SDS) 模式的阵列基板及其制造方法、 液晶显示屏。 背景技术
高级超维场转换技术 ( Advanced-Super Dimensional Switing , AD-SDS)是平面电场宽视角核心技术， 其通过统一平面内像素电极边 缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电 场形成多维电场， 使液晶盒内像素电极间、 电极正上方所有取向液晶 分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增 大了透光效率。 高级超维场转换技术可以提高 TFT-LCD (薄膜晶体管- 液晶显示屏）画面品质，具有高透过率、宽视角、高开口率、低色差、 低响应时间、 无挤压水波纹等优点。
AD-SDS显示模式的 TFT液晶显示屏的工作方式均需要一个公共 电极。对公共电极电平为直流的 TFT液晶显示屏， 理想状态下公共电 极电压为稳定的电平。但是实际显示过程中， 由于栅线和数据线上信 号的变化，时常会通过公共电极与栅线和数据线间的耦合电容而影响 公共电极的电压， 使其不能保持稳定的电平。在显示屏尺寸较小的情 况下， 公共电极的尺寸较小且与栅线和数据信号线的交叠面积较小， 所以公共电极的电阻值及其寄生电容值较小，公共电极电位受到的影 响也较小，因此公共电极电压可以维持的较好且在整个面板的均一性 比较好。
图 1示出了现有技术中 TFT液晶显示屏的结构示意图， 图 2 ( a ) ~图2 ( e) 示出了现有技术中 TFT液晶显示屏的制作工艺流程图。 如 图 1及 2所示，所述 TFT液晶显示屏包括：基板 101、公共电极 102、 栅极层 103、 有源层及源漏极 104、 钝化层 105、 像素电极 106。 从图 2 ( b) 可以看出， 栅极层 103上刻蚀形成有栅线 1031、 公共电极上 方的公共电极信号线 1032和公共电极下方的过孔区域 1033。公共电 极信号从外部输入点输入后，在水平方向的像素单元之间通过水平方 向上的公共电极信号线 1032传输， 而在竖直方向即上下两行像素单 元之间通过公共电极 102上 ITO材料传输至公共电极下方的过孔区域 1033， 然后通过连通过孔区域 1033和下一行公共电极信号线之间的 跳线传输下一行像素单元。 公共电极 102通常选用 ITO材料， 而一般 ITO的方块电阻是金属层方块电阻的好几百倍， 由于水平方向的多个 像素单元的公共电极之间的公共电极信号线 1032由栅极层 103形成， 而栅极层通常是金属材料构成，因此公共电极水平方向的电阻值即水 平方向多个像素单元公共电极之间的公共电极信号线上的电阻值远 小于竖直方向即公共电极信号线和过孔区域间的电阻值。由于水平方 向上公共电极电压信号通过公共电极信号线传输，而竖直方向上通过 公共电极传输至所述过孔区域，传输至所述过孔区域的公共电极信号 通过跳线传输至下方像素单元的公共电极信号线，所述跳线用于连接 所述过孔区域和下方像素单元的公共电极信号线，且由像素电极层即 ITO层构成。 因此， 当液晶显示屏尺寸较大时， 公共电极的尺寸较大 且与栅线和数据信号线的交叠面积较大，因此公共电极受到的总体影 响较大， 且由于尺寸较大， 距离公共电极信号输入点较远处的公共电 极电压受到的影响不容易恢复， 如此就会引起像素液晶偏转电压， 导 致显示色彩的差异。且由于人眼对绿色比较敏感， 因此所看到的某些 显示图案是显示屏整体画面偏绿。 因此， 为减小画面偏绿的现象， 需 要降低公共电极的电阻值。 发明内容
本发明所要解决的问题是如何减少公共电极上的电阻，以避免液 晶显示屏整体画面偏绿的问题。
根据本发明一方面， 其提供了一种阵列基板， 其包括： 栅线、 与 所述栅线交叉设置的数据线、公共电极信号线以及由所述栅线和所述 数据线划分出的多个像素， 每个像素内包括驱动晶体管、与所述驱动 晶体管的源极和漏极之一相连的像素电极以及与所述公共电极信号 线电连接的公共电极，所述驱动晶体管的源极和漏极之另一个与所述 数据线相连，所述公共电极信号线与所述栅线同层形成并与所述栅线 同向延伸， 其中， 每个像素内还包括： 与所述公共电极信号线同层形 成并沿所述数据线方向延伸的公共电极连通线，所述公共电极连通线 与所述公共电极信号线以及所述公共电极电连接。
其中，所述公共电极连通线经由过孔和跳线连接下一行像素单元 的公共电极信号线。
其中， 所述跳线与像素电极以相同材料同层形成。
其中，所述跳线由辅助导电层和所述像素电极所在的层层叠而成。 其中， 所述栅线采用金属或金属化合物材料制成。
其中， 所述栅线采用钕化铝、 铝、 铜、 钼、 钨化钼、 或铬中的一 种或多种的组合制成。
其中，所述公共电极和像素电极层采用铟锌氧化物和铟锡氧化物 中的一种或两种的组合制成。
其中， 所述导电层为金属层或低电阻率导电层。
根据本发明第二方面， 其提供了一种液晶显示屏， 其包括如上所 述的阵列基板。
根据本发明第三方面， 其提供了一种阵列基板的制作方法， 其包 括：
在基板上形成多个公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅 极图形； 其中， 栅极图形包括栅线、 公共电极信号线以及公共电极连 通线； 其中， 所述公共电极信号线与所述栅线同向延伸， 所述公共电 极连通线、 所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层、钝化层和像素电极层， 并进行相应 刻蚀形成多个驱动晶体管、与所述栅线交叉设置的数据线、多个与所 述驱动晶体管的源极和漏极之一相连的像素电极；所述驱动晶体管的 源极和漏极之另一个与所述数据线相连；
其中， 所述多个驱动晶体管、多个所述像素电极以及多个所述公 共电极构成多个像素， 所述公共电极连通线沿所述数据线方向延伸。 根据本发明第四方面， 其提供了一种阵列基板的制作方法， 其包 括：
在基板上形成公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅 极图形； 其中， 栅极图形包括栅线、 公共电极信号线以及公共电极连 通线； 其中， 所述公共电极信号线与所述栅线同向延伸， 所述公共电 极连通线、 所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层和钝化层， 并进行相应刻蚀形成多个 驱动晶体管以及与所述栅线交叉设置的数据线，所述驱动晶体管的源 极和漏极之一与所述数据线相连；
沉积导电层，刻蚀形成连接所述过孔区域和对应下一行像素单元 的公共电极信号线的第一层跳线；
沉积像素电极层， 并刻蚀形成像素电极层图形； 其中， 所述像素 电极层图形包括与第一层跳线完全重合的第二层跳线以及多个与所 述驱动晶体管的源极和漏极之另一个相连的像素电极；
其中， 所述多个驱动晶体管、多个所述像素电极以及多个所述公 共电极构成多个像素， 所述公共电极连通线沿所述数据线方向延伸。
本发明提出的液晶显示屏的每个像素单元通过栅极层将上公共 电极信号线和与下公共电极信号线导电连接的过孔区域连通，进而使 得上下像素单元间的电阻值变小。此外， 本发明还提出在液晶显示屏 的每个像素单元中与下公共电极信号线导电连接的过孔区域和下公 共电极信号线之间的跳线区域处增加一层导电层，以进一歩降低上下 公共电极信号线之间的电阻值。对于任何尺寸的液晶显示屏而言， 由 于上下像素单元间的电阻值变小， 在受到栅线和数据线影响后， 距离 外部公共电极信号较远处的公共电极电压能够及时得到补充，进而能 够快速恢复正常的公共电极电压，不容易引起像素液晶的偏转电压偏 离目标值， 减少了液晶显示屏整体画面偏绿的现象。本发明第一实施 例中提出的液晶显示屏尤其适合中小尺寸液晶显示屏，而第二实施例 中提出的液晶显示屏尤其适合中大尺寸液晶显示屏。 附图说明
图 1示出了现有技术中 TFT液晶显示屏的结构示意图；
图 2 ( a )〜图 2 ( e)示出了现有技术中 TFT液晶显示屏的制作工 艺流程图；
图 3 ( a )〜图 3 ( e)示出了本发明第一实施例中阵列基板的结构 俯视图以及工艺制作流程图；
图 4示出了本发明第二实施例中阵列基板的结构俯视图； 图 5是本发明第一实施例提出的阵列基板的制作方法流程图； 图 6是本发明第二实施例提出的阵列基板的制作方法流程图。 具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白， 以下结合具 体实施例， 并参照附图， 对本发明作进一步的详细说明。
图 3 ( a )〜图 3 ( e)示出了本发明第一实施例中阵列基板的结构 俯视图以及工艺制作流程图。 如图 3 ( a )〜图 3 ( e)所示， 所述阵列 基板从其剖面结构上来说， 包括： 基板 201、 公共电极 202、 栅极层 203、有源层及源漏极 204、钝化层 205、像素电极层 206。如图 3 ( a ) 所示，所述公共电极 202以阵列形式分布在基板 201上。如图 3 ( b) 所示，所述栅极层 203覆盖形成有公共电极 202的基板 201上， 且从 图 3 ( b) 可以看出， 栅极层 203上刻蚀形成有栅线 2031、 公共电极 202 上方的公共电极信号线 2032 和公共电极下方的第一过孔区域 2033， 所述公共电极信号线 2032用于连通同一行像素单元的公共电 极。其中，每个像素单元的公共电极 202上方的公共电极信号线 2032 和下方的第一过孔区域 2033之间具有由栅极层 203形成的公共电极 连通线 2034。
其中，有源层及源漏极 204上形成有驱动晶体管的 U型有源沟道 2041、 源极 2042、 漏极 2043和数据线 2044， 所述数据线 2044与所 述栅线 2031交叉设置， 且所述栅线 2031和所述数据线 2044划分出 所述多个像素单元。每个像素单元内包括驱动晶体管、像素电极 2061 以及与所述公共电极信号线 2032 电连接的公共电极 202。 所述像素 电极 2061由像素电极层 206刻蚀形成， 所述驱动晶体管的源极 2042 和漏极 2043之一与所述数据线 2044连接， 另一个与所述像素电极 2061连接。所述公共电极连通线 2034沿所述数据线 2044方向延伸。
可选地， 所述基板 201由玻璃、 石英或透明树脂等材料构成。 可选地， 所述公共电极 202 由铟锡氧化物 （ITO) 或铟锌氧化物 ( IZO)材料制成，其是通过在基板 201上沉积一层 ITO或 IZO形成公 共电极层，并通过刻蚀所述公共电极层形成阵列分布的多个条状公共 电极 202， 如图 3 ( a )所示。 可选地， 所述公共电极 202还可以是由 ITO和 IZO形成的复合材料制成。
可选地， 所述栅极层 203由金属材料构成， 可以是一种金属材料 制成或者多种金属材料复合制成。可选地， 所述栅极层 203可以由钕 化铝 Alnd、 铝 Al、 铜 Cu、 钼 Mo、 钨化钼 MoW、 或铬 Cr制成或者其 中多种材料复合制成。
所述栅极层 203沉积在形成有公共电极 202的基板 201上，沉积 完成后对其进行刻蚀，在上下两行像素单元的公共电极 202之间刻蚀 形成栅线 2031， 在同一行像素单元的公共电极 202上方刻蚀形成水 平方向连通同一行像素单元公共电极的公共电极信号线 2032， 在每 个公共电极 202的左下方刻蚀形成第一过孔区域 2033， 且在同一个 公共电极 202上方的公共电极信号线 2032和左下方的第一过孔区域 2033之间刻蚀形成一条公共电极连通线 2034， 如图 3 ( b )所示。 其 中， 所述公共电极信号线 2032与所述栅线 2031同向延伸。
可选地， 所述公共电极连通线 2034可以是层叠在公共电极 202 左边缘的窄线条， 为减小或不影响像素开口率大小， 该线宽可以是工 艺上允许的最小线宽， 其具体线宽与工艺能力相关。
由于所述公共电极 202和栅极层 203之间没有绝缘层，因此公共 电极 202和栅极层 203形成的公共电极信号线 2032、 第一过孔区域 2033和公共电极连通线 2034电性连接。
本发明中通过栅极层 203 将公共电极信号线 2032 和公共电极 202下方的第一过孔区域 2033连通， 而第一过孔区域 2033最终会通 过跳线连接至下一行像素单元的公共电极信号线。由于栅极层 203采 用金属材料制成，因此本发明通过这种方式能够减小公共电极 202在 竖直方向上的电阻值，进而使得公共电极水平方向和竖直方向上的电 阻值趋于平衡， 能够避免产生整屏偏绿现象。 此外， 由于本发明通过 栅极层 203将公共电极信号线 2032和公共电极 202下方的第一过孔 区域 2033连通， 其在制作工艺上并未增加工序， 因此对显示屏的生 产周期和成本影响甚微。
可选地， 所述有源层和源漏极层 204形成在栅极层 203之上。具 体地， 先在栅极层 203之上形成一层绝缘层， 然后在绝缘层之上沉积 一层活性材料， 再沉积一层源漏极材料形成有源层和源漏极层 204， 所述有源层和源漏极层为有源层和源漏电极的复合层。所述有源层可 以由 a-Si、 多晶 Si或 IGZO等制成， 所述源漏极层可以由 Mo/AI/Mo、 Mo/Cu/Mo、 Mo等单层或多层金属制成。
所述有源层和源漏极层 204形成后，对其进行刻蚀形成薄膜晶体 管 TFT的 U型沟道 2041、 源极 2042、 漏极 2043和数据线 2044， 其 中，所述数据线 2044与所述栅线 2031交叉设置， 其与所述驱动晶体 管的源极 2042和漏极 2043之一相连。 具体过程如下：
在所述有源层和源漏极层 204上涂布光阻胶，然后经由掩模板对 光阻胶进行曝光， 该掩膜板在薄膜晶体管 TFT的 U型沟道区域为部 分透过光， 源漏极图形区域不透光， 其余无源漏极图形的部分全部透 过， U型沟道区域上的光阻胶部分曝光， 而其余无源漏极图形的区域 全部曝光。光阻胶显影后， 所有源漏极图形上方光阻胶全部存在， 而 U型沟道图形上方光阻胶部分存在， 其余部分光阻胶完全不存在， 下 一歩刻蚀工序中除了源漏极图形和 U 型沟道外的区域的有源层和源 漏极层材料全部刻蚀掉，然后通过灰化工艺将 U型沟道上的部分光阻 胶灰化，再通过刻蚀把 U型沟道上方的源漏极层和重掺杂有源层刻蚀 掉， 形成 U型沟道 2041、 TFT源极 2042、漏极 2043和数据线 2044。 可选地， 所述有源沟道 2041层叠于栅线 2031上， 所述源极 2041位 于公共电极 202 的右下方， 与公共电极 202没有交叠， 且所述源极 2041与所述 U型沟道 2041连通。所述漏极 2043位于数据线 2044与 栅线 2031重叠的部分。所述数据线 2044位于两列像素单元公共电极 202之间，且每个像素单元的 TFT漏极 2043链接至所述数据线 2044， 如图 3 ( c) 所示。
可选地， 所述钝化层 205由绝缘材料制成， 具体为在刻蚀完有源 层和源漏极层 204后， 在其上沉积一层绝缘材料而形成钝化层 205。 之后， 对所述钝化层进行刻蚀形成三种不同的过孔， 分别为第一过孔 2051、 第二过孔 2052和第三过孔 2053， 如图 3 ( d )所示。 所述第一 过孔 2051位于所述第一过孔区域 2033上方， 其是通过将钝化层 205 刻蚀成的小孔形状， 使得所述第一过孔区域 2033能够从所述小孔露 出。 所述第二过孔 2052和第三过孔 2053分别位于公共电极信号线 2032和 TFT源极 2042上， 其形成过程与第一过孔 2051相同。
所述第一过孔 2051和第二过孔 2052通过像素电极层 206连通后， 用于连通上一行像素单元的公共电极和下一行的像素电极的公共电 极； 所述第三过孔 2053用于连通所述 TFT源极和像素电极。
可选地，所述像素电极层 206的材料与公共电极 202的材料相同， 由铟锡氧化物 （ITO) 或铟锌氧化物 （IZO) 材料制成， 或者由 ITO和 IZO形成的复合材料制成。
可选地， 在钝化层 205表面沉积像素电极层 206后，对其刻蚀形 成像素电极 2061和跳线 2062。所述像素电极 2061位于公共电极 202 之上， 且仅位于公共电极 202上除公共电极信号线 2032、 第一过孔 区域 2033和公共电极连通线 2034所在位置的区域内。所述跳线 2062 位于第一过孔 2051和第二过孔 2052之间，且通过所述第一过孔 2051 和第二过孔 2052 连通所述第一过孔区域 2033 和公共电极信号线 2032, 如图 3 ( e )所示。 所述像素电极 2061与所述驱动薄膜晶体管 的源极 2042和漏极 2043之另一个相连。
其中， 所述每个像素单元包括驱动晶体管、 多个所述像素电极 2061以及多个所述公共电极 202构成多个像素， 所述公共电极连通 线 2034沿所述数据线 2044方向延伸。
本发明第二实施例提出了另一种阵列基板， 如图 4所示， 与第一 实施例中的液晶显示屏所不同的是，所述跳线为导电层和像素电极层 206形成的双层跳线 301。 本实施例中， 所述导电层位于像素电极层 206的下方。
其中， 所述导电层可以是低电阻率导电层或金属层， 优选为金属 层。
具体地， 在沉积完成钝化层 205并形成三种过孔后， 沉积一层导 电层， 并对所述导电层进行刻蚀， 形成第一层跳线。所述第一层跳线 位于第一过孔 2051和第二过孔 2052之间，且通过所述第一过孔 2051 和第二过孔 2052 连通所述第一过孔区域 2033 和公共电极信号线 2032。 之后， 再沉积像素电极层 206， 并刻蚀形成像素电极 2051和 第二层跳线。所述第二层跳线与第一层跳线完全重合， 共同构成双层 跳线 301。
综上所示， 如图 3 ( a ) ~3 ( e ) 所示， 所述阵列基板从其整体结 构上看， 具体包括： 栅线 2031、 与所述栅线 2031交叉设置的数据线 2044、公共电极信号线 2032以及由所述栅线 2031和所述数据线 2044 划分出的多个像素， 每个像素内包括驱动晶体管、与所述驱动晶体管 的源极 2042和漏极 2043之一相连的像素电极 2061以及与所述公共 电极信号线 2032电连接的公共电极 202，所述驱动晶体管的源极 2042 和漏极 2043之另一个与所述数据线 2044相连，所述公共电极信号线 2032与所述栅线 2031同层形成并与所述栅线 2031同向延伸，其中， 每个像素内还包括： 与所述公共电极信号线 2032同层形成并沿所述 数据线 2044方向延伸的公共电极连通线 2034， 所述公共电极连通线 2034与所述公共电极信号线 2032以及所述公共电极 202电连接。
图 5示出了本发明第一实施例提出的阵列基板的制作方法。如图 3和 5所示， 该方法包括：
在基板 201上沉积一层公共电极层，并对其进行刻蚀形成阵列分 布的多个条状公共电极 202;
在形成有公共电极 202的基板 201上沉积栅极层 203， 并在上下 两行像素单元间刻蚀形成栅线 2031， 在同一行像素单元的公共电极 202上方刻蚀形成水平方向的公共电极信号线 2032，在每个公共电极 202的左下方刻蚀形成第一过孔区域 2033， 且在同一个公共电极 202 上方的公共电极信号线 2032和左下方的第一过孔区域 2033之间刻蚀 形成一条公共电极连通线 2034; 其中， 所述公共电极信号线 2032与 所述栅线 2031同向延伸， 所述公共电极连通线 2034、 所述公共电极 信号线 2032以及公共电极 202分别电连接；
在刻蚀完栅极层后， 沉积一层绝缘层， 并在绝缘层上依次沉积有 源层和源漏电极层 204、 钝化层 205和像素电极层 206， 并进行相应 的刻蚀形成多个驱动薄膜晶体管、 数据线 2044、 第一过孔 2051、 第 二过孔 2052、 第三过孔 2053、 像素电极 2061和跳线 2062； 其中， 所述驱动晶体管包括有源沟道 2041、 TFT源极 2042、 漏极 2043， 所 述驱动薄膜晶体管的源极 2042和漏极 2043之一与像素电极 2061相 连，所述驱动晶体管的源极 2042和漏极 2043之另一个与所述数据线 2044相连， 所述数据线 2944与所述栅线 2031交叉设置。
其中， 所述多个驱动晶体管、 多个所述像素电极 2061以及多个 所述公共电极 202构成多个像素， 所述公共电极连通线 2034沿所述 数据线 2044方向延伸。
上述方法用于制备第一实施例提出的阵列基板，具体实现细节与 第一实施例对应一致， 在此不再赘述。
图 6示出了本发明第二实施例提出的阵列基板的制作方法。如图 4和图 6所示， 该方法包括：
在基板 201上沉积一层公共电极层，并对其进行刻蚀形成阵列分 布的多个条状公共电极 202;
在形成有公共电极 202的基板 201上沉积栅极层 203， 并在上下 两行像素单元间刻蚀形成栅线 2031， 在同一行像素单元的公共电极 202上方刻蚀形成水平方向的公共电极信号线 2032，在每个公共电极 202的左下方刻蚀形成第一过孔区域 2033， 且在同一个公共电极 202 上方的公共电极信号线 2032和左下方的第一过孔区域 2033之间刻蚀 形成一条公共电极连通线 2034; 其中， 所述公共电极信号线 2032与 所述栅线 2031同向延伸， 所述公共电极连通线 2034、 所述公共电极 信号线 2032以及公共电极 202分别电连接； 在刻蚀完栅极层后， 沉积一层绝缘层， 并在绝缘层上依次沉积有 源层和源漏电极层 204、 钝化层 205， 并进行相应的刻蚀形成多个驱 动薄膜晶体管、数据线 2044、第一过孔 2051、第二过孔 2052和第三 过孔 2053;其中所述驱动晶体管包括有源沟道 2041、TFT源极 2042、 漏极 2043; 所述数据线 2044与所述栅线 2031交叉设置， 其与所述 驱动晶体管的源极 2042和漏极 2043之一相连。
钝化层 205上沉积一层导电层，并对其进行刻蚀形成第一层跳线， 所述第一层跳线位于第一过孔 2051和第二过孔 2052之间，且通过所 述第一过孔 2051和第二过孔 2052连通所述第一过孔区域 2033和公 共电极信号线 2032。
沉积像素电极层 206， 并刻蚀形成多个像素电极 2051和第二层 跳线。 所述第二层跳线与第一层跳线完全重合， 共同构成双层跳线 301。 所述像素电极 2061与所述驱动薄膜晶体管的源极 2042和漏极 2043之另一个相连。
其中， 所述多个驱动晶体管、 多个所述像素电极 2061以及多个 所述公共电极 202构成多个像素， 所述公共电极连通线 2034沿所述 数据线 2044方向延伸。
上述方法用于制备第二实施例提出的液晶显示屏，具体实现细节 与第一实施例对应一致， 在此不再赘述。
本发明提出的阵列基板的每个像素单元通过栅极层将上公共电 极信号线和与下公共电极信号线导电连接的过孔区域连通，进而使得 上下像素单元间的电阻值变小。此外， 本发明还提出将液晶显示屏的 每个像素单元中与下公共电极信号线导电连接的过孔区域和下公共 电极信号线之间的跳线区域处增加一层导电层，以进一歩降低上下公 共电极信号线之间的电阻值。对于任何尺寸的液晶显示屏而言， 由于 上下像素单元间的电阻值变小， 在受到栅线和数据线影响后， 距离外 部公共电极信号较远处的公共电极电压能够及时得到补充，进而能够 快速恢复正常的公共电极电压， 不容易引起像素液晶的偏转电压， 减 少了液晶显示屏整体画面偏绿的现象。本发明第一实施例中提出的阵 列基板尤其适合中小尺寸液晶显示屏，而第二实施例中提出的阵列基 板尤其适合中大尺寸液晶显示屏。
以上所述的具体实施例， 对本发明的目的、技术方案和有益效果 进行了进一歩详细说明， 应理解的是， 以上所述仅为本发明的具体实 施例而已， 并不用于限制本发明， 凡在本发明的精神和原则之内， 所 做的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之 内。

Claims

权 利 要 求
1、 一种阵列基板， 其包括： 栅线、 与所述栅线交叉设置的数据 线、公共电极信号线以及由所述栅线和所述数据线划分出的多个像素， 每个像素内包括驱动晶体管、与所述驱动晶体管的源极和漏极之一相 连的像素电极以及与所述公共电极信号线电连接的公共电极，所述驱 动晶体管的源极和漏极之另一个与所述数据线相连，所述公共电极信 号线与所述栅线同层形成并与所述栅线同向延伸， 其中， 每个像素内 还包括：与所述公共电极信号线同层形成并沿所述数据线方向延伸的 公共电极连通线，所述公共电极连通线与所述公共电极信号线以及所 述公共电极电连接。
2、 如权利要求 1所述的阵列基板， 其中， 所述公共电极连通线 经由过孔和跳线连接下一行像素单元的公共电极信号线。
3、 如权利要求 2所述的阵列基板， 其中， 所述跳线与像素电极 以相同材料同层形成。
4、 如权利要求 2所述的阵列基板， 其中， 所述跳线由辅助导电 层和所述像素电极所在的层层叠而成。
5、 如权利要求 1所述的阵列基板， 其中， 所述栅线采用金属或 金属化合物材料制成。
6、如权利要求 5所述的阵列基板，其中，所述栅线采用钕化铝、 铝、 铜、 钼、 钨化钼、 或铬中的一种或多种的组合制成。
7、 如权利要求 1所述的阵列基板， 其中， 所述公共电极和像素 电极层采用铟锌氧化物和铟锡氧化物中的一种或两种的组合制成。
8、 如权利要求 1所述的阵列基板， 其中， 所述导电层为金属层 或低电阻率导电层。
9、 一种液晶显示屏， 其包括如权利要求 1~8之任一项所述的阵 列基板。
10、 一种阵列基板的制作方法， 其包括：
在基板上形成多个公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅 极图形； 其中， 栅极图形包括栅线、 公共电极信号线以及公共电极连 通线； 其中， 所述公共电极信号线与所述栅线同向延伸， 所述公共电 极连通线、 所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层、钝化层和像素电极层， 并进行相应 刻蚀形成多个驱动晶体管、与所述栅线交叉设置的数据线、多个与所 述驱动晶体管的源极和漏极之一相连的像素电极；所述驱动晶体管的 源极和漏极之另一个与所述数据线相连；
其中， 所述多个驱动晶体管、多个所述像素电极以及多个所述公 共电极构成多个像素， 所述公共电极连通线沿所述数据线方向延伸。
11、 一种阵列基板的制作方法， 其包括：
在基板上形成公共电极；
在形成有公共电极的基板上沉积栅极层，并对其进行刻蚀形成栅 极图形； 其中， 栅极图形包括栅线、 公共电极信号线以及公共电极连 通线； 其中， 所述公共电极信号线与所述栅线同向延伸， 所述公共电 极连通线、 所述公共电极信号线以及公共电极分别电连接；
依次沉积有源层、源漏极层和钝化层， 并进行相应刻蚀形成多个 驱动晶体管以及与所述栅线交叉设置的数据线，所述驱动晶体管的源 极和漏极之一与所述数据线相连；
沉积导电层，刻蚀形成连接所述过孔区域和对应下一行像素单元 的公共电极信号线的第一层跳线；
沉积像素电极层， 并刻蚀形成像素电极层图形； 其中， 所述像素 电极层图形包括与第一层跳线完全重合的第二层跳线以及多个与所 述驱动晶体管的源极和漏极之另一个相连的像素电极；
其中， 所述多个驱动晶体管、多个所述像素电极以及多个所述公 共电极构成多个像素， 所述公共电极连通线沿所述数据线方向延伸。
PCT/CN2014/084160 2014-04-04 2014-08-12 一种阵列基板及其制造方法、液晶显示屏 WO2015149464A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/436,258 US9524989B2 (en) 2014-04-04 2014-08-12 Array substrate and method of manufacturing the same, and liquid crystal display screen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410136950.7A CN103913916B (zh) 2014-04-04 2014-04-04 一种阵列基板及其制造方法、液晶显示屏
CN201410136950.7 2014-04-04

Publications (1)

Publication Number Publication Date
WO2015149464A1 true WO2015149464A1 (zh) 2015-10-08

Family

ID=51039707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/084160 WO2015149464A1 (zh) 2014-04-04 2014-08-12 一种阵列基板及其制造方法、液晶显示屏

Country Status (3)

Country Link
US (1) US9524989B2 (zh)
CN (1) CN103913916B (zh)
WO (1) WO2015149464A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972043A (zh) * 2016-01-14 2017-07-21 三星显示有限公司 显示面板及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913916B (zh) 2014-04-04 2017-04-05 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
TWI638206B (zh) * 2015-09-01 2018-10-11 友達光電股份有限公司 主動元件陣列基板
CN108735777B (zh) * 2017-04-21 2020-11-06 群创光电股份有限公司 显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208693A1 (en) * 2001-12-11 2005-09-22 Youn Jae H Method of fabricating an in-plane switching liquid crystal display device
CN101334564A (zh) * 2007-06-28 2008-12-31 上海广电Nec液晶显示器有限公司 一种液晶显示装置及其制造方法
CN103018993A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203025451U (zh) * 2012-12-31 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203117619U (zh) * 2013-02-26 2013-08-07 合肥京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN103913916A (zh) * 2014-04-04 2014-07-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
CN203909443U (zh) * 2014-04-04 2014-10-29 合肥鑫晟光电科技有限公司 一种阵列基板和液晶显示屏

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790977B1 (ko) * 2010-10-08 2017-10-26 엘지디스플레이 주식회사 액정표시장치
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208693A1 (en) * 2001-12-11 2005-09-22 Youn Jae H Method of fabricating an in-plane switching liquid crystal display device
CN101334564A (zh) * 2007-06-28 2008-12-31 上海广电Nec液晶显示器有限公司 一种液晶显示装置及其制造方法
CN103018993A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203025451U (zh) * 2012-12-31 2013-06-26 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶屏及显示装置
CN203117619U (zh) * 2013-02-26 2013-08-07 合肥京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN103913916A (zh) * 2014-04-04 2014-07-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
CN203909443U (zh) * 2014-04-04 2014-10-29 合肥鑫晟光电科技有限公司 一种阵列基板和液晶显示屏

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972043A (zh) * 2016-01-14 2017-07-21 三星显示有限公司 显示面板及其制造方法
CN106972043B (zh) * 2016-01-14 2023-05-19 三星显示有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
CN103913916A (zh) 2014-07-09
CN103913916B (zh) 2017-04-05
US9524989B2 (en) 2016-12-20
US20160148951A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP4767242B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
EP2770369B1 (en) Pixel unit, array substrate, and manufacturing method for array substrate
WO2016206452A1 (zh) 一种阵列基板及其制作方法、显示面板、显示装置
US20130341624A1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Method for Manufacturing the Same
WO2015149464A1 (zh) 一种阵列基板及其制造方法、液晶显示屏
KR20130054772A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TW201312237A (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20110070564A (ko) 횡전계방식 액정표시장치 및 그 제조방법
CN203909443U (zh) 一种阵列基板和液晶显示屏
KR20130065256A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20120075034A (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
CN113820893B (zh) 显示面板和显示装置
KR101808342B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20150072654A (ko) 액정표시장치 및 그 제조방법
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130013719A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130029568A (ko) 액정표시장치용 어레이기판의 제조방법
JP2008233767A (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
KR20130003963A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14436258

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14888281

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30.03.2017)

122 Ep: pct application non-entry in european phase

Ref document number: 14888281

Country of ref document: EP

Kind code of ref document: A1