KR20110070564A - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

횡전계방식 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110070564A
KR20110070564A KR1020090127422A KR20090127422A KR20110070564A KR 20110070564 A KR20110070564 A KR 20110070564A KR 1020090127422 A KR1020090127422 A KR 1020090127422A KR 20090127422 A KR20090127422 A KR 20090127422A KR 20110070564 A KR20110070564 A KR 20110070564A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
substrate
pixel
Prior art date
Application number
KR1020090127422A
Other languages
English (en)
Other versions
KR101680134B1 (ko
Inventor
김정오
이정일
김강일
방정호
홍기상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127422A priority Critical patent/KR101680134B1/ko
Publication of KR20110070564A publication Critical patent/KR20110070564A/ko
Application granted granted Critical
Publication of KR101680134B1 publication Critical patent/KR101680134B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 횡전계(In Plane Switching; IPS)방식 액정표시장치 및 그 제조방법은 보호막과 1차 투명도전막을 증착하고 회절노광을 이용하여 콘택홀과 화소전극을 형성한 후, 그 위에 2차 투명도전막을 증착하고 투명도전막의 선택적 식각을 통해 상기 화소전극과 자기 정렬(self align)되도록 공통전극을 형성함으로써 마스크수를 감소시키는 동시에 잔상문제를 해결하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인 및 공통라인을 형성하는 단계; 제 2 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 액티브층을 형성하는 한편, 상기 액티브층 상부에 제 2 도전막으로 이루어진 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 보호막 및 제 1 투명도전막을 증착한 후, 제 3 마스크공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판의 화소부에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 한편, 상기 화소영역에 상기 제 1 투명도전막으로 이루어진 다수개의 화소전극을 형성하는 단계; 상기 제 3 마스크공정을 통해 상기 보호막 및 제 1 투명도전막을 선택적으로 패터닝함으로써 상기 화소전극들 사이에 상기 제 1 기판 표면을 노출시키는 홀 패턴을 형성하는 단계; 상기 화소전극이 형성된 제 1 기판 위에 2차 투명도전막을 증착하고 상기 제 2 투명도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 2 투명도전막으로 이루어지며 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 제 2 투명도전막패턴을 형성하는 한편, 상기 홀 패턴 내에 상기 제 2 투명도전막으로 이루어지며 상기 화소전극과 자기 정렬되는 공통전극을 형성하는 단계; 상기 공통전극과 화소전극 및 제 2 투명도전막패턴이 형성된 제 1 기판 위에 제 3 도전막을 증착한 후, 제 4 마스크공정을 통해 상기 제 2 투명도전막패턴 및 제 3 도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 3 도전막으로 이루어지며 상기 드레인전극과 화소전극을 전기적으로 접속하는 연결전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
투명도전막, 회절노광, 화소전극, 공통전극, 자기 정렬

Description

횡전계방식 액정표시장치 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하는 동시에 잔상문제를 개선한 횡전계방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영 역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 도면을 참조하여 상세히 설명한다.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 공통전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판을 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 일반적인 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16) 과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(미도시)을 포함한다.
상기 화소영역 내에는 박스형태의 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 상기 화소전극(18)은 상기 공통전극(8)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(18) 내에 다수개의 슬릿(18s)을 포함하고 있다.
이때, 상기 화소전극(18)은 보호막(미도시)에 형성된 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하며, 상기 공통전극(8)은 상기 게이트라인(16)에 대해 평행하게 배치된 공통라인(8l)과 연결되어 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되고 있다.
도 3a 내지 도 3f는 상기 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)과 공통라인(8l) 및 게이트라인(미도시)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)과 공통라인(8l) 및 게이트라인이 형성된 어레이 기판(10) 전면(全面)에 차례대로 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 게이트절연막(15a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(24)을 형성한다.
이때, 상기 액티브층(24) 위에는 상기 액티브층(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(25)이 형성되게 된다.
이후, 도 3c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 투명한 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 공통라인(8l) 위에 상기 공통라인(8l)과 전기적으로 접속하는 공통전극(8)을 형성한다.
그리고, 도 3d에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브층(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 또한, 상기 제 4 마스크공정을 통해 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(17)을 형성하게 된다.
이때, 상기 액티브층(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 4 마스크공정을 통해 소정영역이 제거됨으로써 상기 액티브층(24)과 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25')을 형성하게 된다.
다음으로, 도 3e에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23) 및 데이터라인(17)이 형성된 어레이 기판(10) 전면에 보호막(15b)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 보호막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 3f에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 6 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다. 이때, 상기 화소전극(18)은 그 하부의 상기 공통전극(8)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(18) 내에 다수개의 슬릿(18s)을 포함하고 있다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브층, 공통전극, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 6번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공 정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
또한, 상기의 프린지 필드형 액정표시장치는 시야각이 160도 정도로 넓은 장점을 가지고 있으나, 상기 도 3f에 도시된 바와 같이 화소전극(18)과 공통전극(8) 사이에 기생 커패시턴스(parasitic capacitance)가 형성됨에 따라 10″급 이상의 고(高)투과 패널에 대해서 잔상특성이 나쁘다는 단점을 가지고 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 어레이 기판을 제작하도록 한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 10″급 이상의 고투과 패널에 대한 잔상문제를 해결한 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 제 1 도전막으로 형성된 게이트전극과 게이트라인 및 공통라인; 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 형성된 액티브층, 상기 액티브층 상부에 제 2 도전막으로 형성된 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 보호막; 상기 보호막의 일부 영역이 제거되어 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀; 상기 보호막이 형성된 화소영역에 제 1 투명도전막으로 형성된 다수개의 화소전극; 상기 화소전극들 사이의 상기 제 1 기판 표면에 제 2 투명도전막으로 자기 정렬되도록 형성된 다수개의 공통전 극; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며 상기 제 2 투명도전막으로 이루어진 연결전극패턴; 상기 연결전극패턴이 형성된 제 1 기판 위에 제 3 도전막으로 형성되며 상기 연결전극패턴과 화소전극을 전기적으로 접속시키는 연결전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
본 발명의 횡전계방식 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인 및 공통라인을 형성하는 단계; 제 2 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 액티브층을 형성하는 한편, 상기 액티브층 상부에 제 2 도전막으로 이루어진 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 보호막 및 제 1 투명도전막을 증착한 후, 제 3 마스크공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판의 화소부에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 한편, 상기 화소영역에 상기 제 1 투명도전막으로 이루어진 다수개의 화소전극을 형성하는 단계; 상기 제 3 마스크공정을 통해 상기 보호막 및 제 1 투명도전막을 선택적으로 패터닝함으로써 상기 화소전극들 사이에 상기 제 1 기판 표면을 노출시키는 홀 패턴을 형성하는 단계; 상기 화소전극이 형성된 제 1 기판 위에 2차 투명도전막을 증착하고 상기 제 2 투명도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 2 투명도전막으로 이루어지며 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 제 2 투명도전막패턴을 형성하는 한편, 상기 홀 패턴 내에 상기 제 2 투명도전막으로 이루어지며 상기 화소전극과 자기 정렬되는 공통전극을 형성하는 단계; 상기 공통전극과 화소전극 및 제 2 투명도전막패턴이 형성된 제 1 기판 위에 제 3 도전막을 증착한 후, 제 4 마스크공정을 통해 상기 제 2 투명도전막패턴 및 제 3 도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 3 도전막으로 이루어지며 상기 드레인전극과 화소전극을 전기적으로 접속하는 연결전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 수율을 향상시키는 동시에 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 잔상특성을 개선함에 따라 액정표시패널의 화질을 향상시키는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 설명의 편의를 위해 데이터패드부와 게이트패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하 여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(108)과 화소전극(118)이 교대로 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 연결전극(195)을 통해 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다. 이때, 도면에는 소오스전극(122)의 형태가 "U"자형으로 되어 있어 채널의 형태가 "U"자형인 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터의 채널 형태에 관계없이 적용 가능하다.
이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 1 콘택홀(140a)과 상기 연결전극(195)을 통해 상기 화소전극(118)에 전기 적으로 접속하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
이때, 상기 화소영역의 일측 가장자리에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 공통라인(108L)이 형성되어 있으며, 상기 공통라인(108L)은 상기 화소영역 쪽으로 돌출한 돌출부를 가지고 있어 상기 공통라인(108L)의 돌출부에 상기 공통전극(108)이 연결되게 된다.
또한, 상기 공통라인(108L) 상부에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 스토리지전극(126)이 형성되어 있고, 상기 스토리지전극(126) 상부에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 화소전극라인(118l)이 형성되어 있다. 이때, 상기 스토리지전극(126)은 그 상부의 화소전극라인(118l)의 일부와 오버랩되어 스토리지 커패시터(storage capacitor; Cst)를 구성하게 되며, 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이때, 상기 다수개의 공통전극(108)은 그 일측이 상기 공통라인(108L)의 돌출부에 연결되며, 상기 다수개의 화소전극(118)은 그 일측이 상기 화소전극라인(118l)에 연결되어 상기 연결전극(195)을 통해 상기 드레인전극(123)에 전기적으로 접속하게 된다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 데이터라인(117)과 게이트라인(116)에 각각 전기적으로 접속하는 데이터패드전극(127p)과 게이트패드전극(126p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호와 주사신호를 각각 상기 데이터라인(117)과 게이트라인(116)에 전달하게 된다.
즉, 상기 데이터라인(117)과 게이트라인(116)은 구동회로부 쪽으로 연장되어 각각 해당하는 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드라인(117p)과 게이트패드라인(116p)은 상기 데이터패드라인(117p)과 게이트패드라인(116p)에 각각 전기적으로 접속된 데이터패드전극(127p)과 게이트패드전극(126p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
참고로, 도면부호 140b 및 140c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하고 상기 게이트패드전극(126p)은 상기 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
여기서, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크(half tone mask)를 이용하여 액티브층과 소오스/드레인전극 및 데이터라인을 한번의 마스크공정(제 2 마스크공정)으로 형성하며, 회절 마스크와 투명도전막의 선택적 식각을 통해 콘택홀과 공통전극 및 화소전극을 한번의 마스크공정(제 3 마스크공정)으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
특히, 상기 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 보호막과 1차 투명도전막을 증착하고 회절노광을 이용하여 콘택홀과 화소전극을 형성한 후, 그 위에 2차 투명도전막을 증착하고 투명도전막의 선택적 식각을 통해 상기 화소전극과 자기 정렬되도록 공통전극을 형성함으로써 고투과 패널의 잔상문제를 해결할 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5d는 상기 도 4에 도시된 어레이 기판의 A-A'선과 B-B선 및 C-C선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 6a 내지 도 6c는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116) 및 공통라인(108l)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 공통라인(108l)은 화소영역 가장자리에 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 형성되는 한편, 후술할 공통전극과의 연결을 위해 상기 화소영역 쪽으로 돌출된 소정의 돌출부를 가질 수 있다.
그리고, 상기 게이트전극(121)과 게이트라인(116)과 공통라인(108l) 및 게이 트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)과 공통라인(108l) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 절연막, 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 절연막, 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 게이트전극(121) 위에 게이트절연막(115a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성하는 한편, 상기 액티브층(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성하게 된다.
이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라 인(117p)을 형성하게 된다.
또한, 상기 제 2 마스크공정을 통해 상기 공통라인(108l) 상부에 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 스토리지전극(126)을 형성하게 된다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 스토리지전극(126) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어진 제 1 비정질 실리콘 박막패턴(120')과 제 4 n+ 비정질 실리콘 박막패턴(125"")이 형성되게 된다.
또한, 상기 데이터패드라인(117p) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어진 제 2 비정질 실리콘 박막패턴(120")과 제 5 n+ 비정질 실리콘 박막패턴(125'"")이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 2 마스크공정)을 통해 동시에 형성할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 7a 내지 도 7f는 상기 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인, 공통라 인(108l) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 절연막(115),비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(130)은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 제 1 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 제 1 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 제 1 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 1 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(170e)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 1 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)을 마스크로 하여, 그 하부에 형성된 절연막, 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 게이트전극(121) 상부에 게이트절연(115a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)이 형성되는 한편, 상기 게이트패드부가 오픈되어 상기 게이트패드라인(116p)이 노출되게 된다.
이때, 상기 액티브층(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 1 도전막패턴(130')이 형성되게 된다.
또한, 상기 공통라인(108l) 상부에는 상기 게이트절연막(115a)이 개재된 상태에서 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막으 로 이루어진 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125") 및 제 2 도전막패턴(130")이 형성되게 된다.
또한, 상기 어레이 기판(110)의 데이터패드부에는 상기 게이트절연막(115a)이 개재된 상태에서 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막으로 이루어진 제 2 비정질 실리콘 박막패턴(120")과 제 3 n+ 비정질 실리콘 박막패턴(125'") 및 제 3 도전막패턴(130'")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 7e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 5 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 데이터패드라인영역 및 상기 공통라인(108l) 상부에만 남아있게 된다.
이후, 도 7f에 도시된 바와 같이, 상기 남아있는 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')을 마스크로 하여 상기 n+ 비정질 실리콘 박막과 제 2 도전막의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(미도시)을 형성한다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(121, 123)과 실질적으로 동일한 형태로 패터닝되어 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 제 1 비정질 실리콘 박막패턴(120') 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막을 이루어진 제 4 n+ 비정질 실리콘 박막패턴(125"")과 스토리지전극(126)이 형성되게 된다.
또한, 상기 제 2 비정질 실리콘 박막패턴(120") 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막을 이루어진 제 5 n+ 비정질 실리콘 박막패턴(125'"")과 데이터패드라인(117p)이 형성되게 된다.
이와 같이 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인을 한번의 마스크공정을 통해 형성할 수 있게 된다.
다음으로, 도 5c에 도시된 바와 같이, 상기 액티브층(124), 소오스/드레인전극(122, 123), 데이터라인, 스토리지전극(126) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 보호막(115b) 및 제 1 투명도전막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부와 데이터패드부 및 게이트패드부에 각각 상기 드레인전극(123)과 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 형성하는 한편, 상기 화소영역에 상기 제 1 투명도전막으로 이루어진 다수개의 화소전극(118)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 보호막(115b) 및 제 1 투명도전막 을 선택적으로 제거함으로써 상기 화소전극(118)들 사이에 상기 어레이 기판(110) 표면을 노출시키는 홀 패턴이 형성되게 된다.
그리고, 그 위에 2차 투명도전막을 증착하고 상기 제 2 투명도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 2 투명도전막으로 이루어지며 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 제 2 투명도전막패턴(155')이 형성되는 한편, 상기 홀 패턴 내에 상기 제 2 투명도전막으로 이루어지며 상기 화소전극(118)과 자기 정렬되는 공통전극(107)이 형성되게 된다.
또한, 상기 데이터패드부 및 게이트패드부에 상기 제 2 투명도전막으로 이루어지며 각각 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성되게 되는데, 이하 상기 제 3 마스크공정을 다음의 도면을 참조하여 상세히 설명한다.
도 8a 내지 도 8j는 상기 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 8a에 도시된 바와 같이, 상기 액티브층(124), 소오스/드레인전극(122, 123), 데이터라인, 스토리지전극(126) 및 데이터패드라인(117p)이 형성된 어레이 기판(110) 전면에 보호막(115b) 및 제 1 투명도전막(150)을 증착한다.
이때, 상기 제 1 투명도전막(150)은 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
그리고, 도 8b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후, 본 발명의 실시예에 따른 회절 마스크(280)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 회절 마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절 마스크(280)를 투과한 광만이 상기 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 회절 마스크(280)를 통해 노광된 상기 제 2 감광막(270)을 현상하고 나면, 도 8c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 9 감광막패턴(270i)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 제 1 투명도전막(150) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(270d) 내지 제 9 감광막패턴(270i)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 8d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 9 감광막패턴(270i)을 마스크로 하여, 그 하부에 형성된 보호막(115b) 및 제 1 투명도전막(150)을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부와 데이터패드부 및 게이트패드부에 각각 상기 드레인전극(123)과 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)이 형성되는 한편, 상기 화소영역에 상기 어레이 기판(110)의 일부를 노출시키는 홀 패턴(H)이 형성되게 된다.
상기 홀 패턴(H)은 공통전극이 형성될 공통전극영역에 형성되며, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 형성될 수 있다.
이때, 상기 제 1 투명도전막(150)은 습식각을 이용하여 선택적으로 제거함으로써 그 상부의 제 1 감광막패턴(270a) 내지 제 9 감광막패턴(270i)보다 그 폭이 줄어든 형태로 오버식각(over etch)될 수 있으며, 이에 따라 후술할 제 2 투명도전막의 선택적 식각이 원활하게 진행될 수 있게 된다.
이후, 상기 제 1 감광막패턴(270a) 내지 제 9 감광막패턴(270i)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 8e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴 내지 제 9 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴 내지 제 9 감광막패턴의 두께만큼이 제거된 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c')으로 상기 차단영역(III)에 대응하는 화소전극영역에만 남아있게 된다.
이후, 도 8f에 도시된 바와 같이, 상기 남아있는 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c')을 마스크로 하여 상기 제 1 투명도전막의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 1 투명도전막으로 이루어진 다수개의 화소전극(118)을 형성한다.
이후, 도 8g에 도시된 바와 같이, 상기의 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c')이 남아있는 상태에서 기판(110) 전면에 제 2 투명도전막(155)을 형성한다.
이때, 상기 제 2 투명도전막(155)은 공통전극과 데이터패드전극패턴 및 게이트패드전극패턴을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다. 이때, 상기 제 2 투명도전막(155)의 증착 전에 플라즈마 또는 열처리를 하여 상기 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c')의 표면을 소수화시키는 공정을 진행할 수 있다. 이는 상기 제 2 투명도전막(155) 표면이 친수성이라 상기 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c')과의 계면상태를 나쁘게 하여 후에 상기 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c') 위에 형성된 제 2 투명도전막(155)만을 원활하게 선택적으로 제거하기 위한 것이다.
이후, 도 8h에 도시된 바와 같이, 상기 제 2 투명도전막(155)이 형성된 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 3 감광막(370)을 형성한다.
그리고, 도 8i에 도시된 바와 같이, 상기 제 3 감광막의 일부를 제거하는 애 싱공정을 진행하여 상기 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c') 상부의 상기 제 2 투명도전막(155)이 외부로 노출되도록 한다. 이때, 상기 제 3 감광막은 상기 애싱공정을 통해 그 두께의 일부가 제거되어 제 13 감광막패턴(370')으로 남아있게 된다.
이후, 상기 노출된 제 2 투명도전막(155)과 제 10 감광막패턴(270a') 내지 제 12 감광막패턴(270c') 및 제 13 감광막패턴(370')을 선택적으로 제거하게 되면, 도 8j에 도시된 바와 같이 공통전극영역에 상기 제 2 투명도전막으로 이루어진 다수개의 공통전극(108)이 형성되는 동시에 상기 화소부와 데이터패드부 및 게이트패드부에 상기 제 2 투명도전막으로 이루어진 제 2 투명도전막패턴(155')과 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성되게 된다.
이때, 상기 공통전극(108)은 상기 화소전극(118)들 사이의 홀 패턴 내에 형성됨에 따라 상기 화소전극(118)과 자기 정렬을 이루게 되며, 상기 제 2 투명도전막패턴(155')은 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.
또한, 상기 공통전극(108)은 그 일측이 하부의 공통라인(108l)의 돌출부에 연결되게 된다.
이와 같이 상기 공통전극(108)과 화소전극(118)이 동일층 내에 자기 정렬되도록 형성되어 상기 공통전극(108)과 화소전극(118) 사이에 생성되는 기생 커패시턴스를 현저하게 감소시켜 줌으로써 10″급 이상의 고투과 패널에 대한 잔상문제를 해결할 수 있게 된다.
또한, 상기 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')은 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인(17p) 및 게이트패드라인(116p)에 전기적으로 접속하게 된다.
참고로, 도 10을 참조하면, 본 발명의 실시예에 따른 화소전극과 공통전극이 자기 정렬되어 있음을 알 수 있으며, 이때 상기 화소전극은 제 1 투명도전막으로 형성되고 상기 공통전극은 제 2 투명도전막으로 형성된다.
다음으로, 도 5d 및 도 6c에 도시된 바와 같이, 상기 공통전극(108), 화소전극(118), 제 2 투명도전막패턴(155'), 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성된 어레이 기판(110) 위에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 투명도전막 및 제 3 도전막을 선택적으로 제거함으로써 상기 화소부에 상기 제 3 도전막으로 이루어지며 상기 드레인전극(123)과 화소전극(118)을 전기적으로 접속하는 연결전극(195)을 형성하게 된다.
이때, 상기 제 4 마스크공정을 통해 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 상기 제 4 도전막으로 이루어지며 각각 상기 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')에 연결되는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
여기서, 본 발명의 실시예에 따른 상기 연결전극(195)과 게이트패드전극(126p)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제4 마스크공정)을 통해 동시에 형성할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한 다.
도 9a 내지 도 9f는 상기 도 5d에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도이다.
도 9a에 도시된 바와 같이, 상기 상기 공통전극(108), 화소전극(118), 제 2 투명도전막패턴(155'), 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')이 형성된 어레이 기판(110) 위에 제 3 도전막(190)을 형성한다.
이때, 상기 제 3 도전막(190)은 연결전극과 데이터패드전극 및 게이트패드전극을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 3 도전막(190)은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
그리고, 도 9b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 4 감광막(470)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(480)를 통해 상기 제 4 감광막(470)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(480)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(480)를 투과한 광만이 상기 제 4 감광막(470)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(480)를 통해 노광된 상기 제 4 감광막(470)을 현상하고 나면, 도 9c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 4 감광막이 완전히 제거되어 상기 제 3 도전막(190) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(470a) 내지 제 3 감광막패턴(470c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(470d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 4 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 9d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)을 마스크로 하여, 그 하부에 형성된 제 2 투명도전막 및 제 3 도전막을 선택적으로 제거하게 되면, 상기 화소부에 상기 제 2 투명도전막으로 이루어진 연결전극패턴(155")이 형성되는 한편, 상기 연결전극패턴(155")을 포함하는 화소영역에 상기 제 3 도전막으로 이루어진 제 3 도전막패턴(190')이 형성되게 된다.
또한, 상기 데이터패드부 및 게이트패드부에는 상기 제 3 도전막으로 이루어지며, 각각 그 하부의 데이터패드전극패턴(127p') 및 게이트패드전극패턴(126p')에 연결되는 데이터패드전극(127p) 및 게이트패드전극(126p)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(470a) 내지 제 4 감광막패턴(470d)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 9e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(470a') 내지 제 7 감광막패턴(470c')으로 상기 차단영역(III)에 대응하는 연결전극영역 및 상기 데이터패드전극(127p)과 게이트패드전극(126p) 상부에만 남아있게 된다.
이후, 도 9f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(470a') 내지 제 7 감광막패턴(470c')을 마스크로 하여 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 3 도전막으로 이루어지며 상기 연결전극패턴(155')을 통해 상기 드레인전극(123)과 화소전극(118)을 전기적으로 접속시키는 연결전극(195)을 형성하는 한편, 상기 공통전극(108)과 화소전극(118)이 외부로 노출되도록 화소영역을 오픈시킨다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
상기 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터 및 산화물 반도체를 이용한 산화물 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 3a 내지 도 3f는 상기 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5d는 상기 도 4에 도시된 어레이 기판의 A-A'선과 B-B선 및 C-C선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6c는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7f는 상기 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 8a 내지 도 8j는 상기 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
도 9a 내지 도 9f는 상기 도 5d에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 4 마스크공정을 구체적으로 나타내는 단면도.
도 10은 본 발명의 실시예에 따른 화소전극과 공통전극이 자기 정렬된 상태를 보여주는 주사전자현미경 사진.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 공통전극 108l : 공통라인
110 : 어레이 기판 116 : 게이트라인
117 : 데이터라인 118 : 화소전극
118l : 화소전극라인 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
124 : 액티브층 126 : 스토리지전극
195 : 연결전극

Claims (14)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인 및 공통라인을 형성하는 단계;
    제 2 마스크공정을 통해 게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 액티브층을 형성하는 한편, 상기 액티브층 상부에 제 2 도전막으로 이루어진 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 보호막 및 제 1 투명도전막을 증착한 후, 제 3 마스크공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판의 화소부에 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 한편, 상기 화소영역에 상기 제 1 투명도전막으로 이루어진 다수개의 화소전극을 형성하는 단계;
    상기 제 3 마스크공정을 통해 상기 보호막 및 제 1 투명도전막을 선택적으로 패터닝함으로써 상기 화소전극들 사이에 상기 제 1 기판 표면을 노출시키는 홀 패턴을 형성하는 단계;
    상기 화소전극이 형성된 제 1 기판 위에 2차 투명도전막을 증착하고 상기 제 2 투명도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 2 투명도전막으 로 이루어지며 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 제 2 투명도전막패턴을 형성하는 한편, 상기 홀 패턴 내에 상기 제 2 투명도전막으로 이루어지며 상기 화소전극과 자기 정렬되는 공통전극을 형성하는 단계;
    상기 공통전극과 화소전극 및 제 2 투명도전막패턴이 형성된 제 1 기판 위에 제 3 도전막을 증착한 후, 제 4 마스크공정을 통해 상기 제 2 투명도전막패턴 및 제 3 도전막을 선택적으로 패터닝함으로써 상기 화소부에 상기 제 3 도전막으로 이루어지며 상기 드레인전극과 화소전극을 전기적으로 접속하는 연결전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 횡전계방식 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 통해 상기 제 1 기판의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 마스크공정을 통해 상기 공통라인 상부에 상기 게이트라인에 대해 평행한 방향으로 스토리지전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 제 2 마스크공정을 통해 상기 제 1 기판의 데이터패 드부에 상기 제 2 도전막으로 이루어진 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 제 3 마스크공정을 통해 상기 제 1 기판의 화소부와 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인 및 게이트패드라인의 일부를 노출시키는 제 2 콘택홀 및 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 제 5 항에 있어서, 상기 제 3 마스크공정을 통해 상기 데이터패드부 및 게이트패드부에 상기 제 2 투명도전막으로 이루어지며 각각 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인 및 게이트패드라인에 전기적으로 접속하는 데이터패드전극패턴 및 게이트패드전극패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 제 4 마스크공정을 통해 상기 제 1 기판의 데이터패드부 및 게이트패드부에 상기 제 3 도전막으로 이루어지며 각각 상기 데이터패드전극패턴 및 게이트패드전극패턴에 연결되는 데이터패드전극 및 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  8. 화소부와 데이터패드부 및 게이트패드부로 구분되는 제 1 기판;
    상기 제 1 기판의 화소부에 제 1 도전막으로 형성된 게이트전극과 게이트라인 및 공통라인;
    게이트절연막이 개재된 상태에서 상기 게이트전극 상부에 형성된 액티브층, 상기 액티브층 상부에 제 2 도전막으로 형성된 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 액티브층과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 보호막;
    상기 보호막의 일부 영역이 제거되어 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀;
    상기 보호막이 형성된 화소영역에 제 1 투명도전막으로 형성된 다수개의 화소전극;
    상기 화소전극들 사이의 상기 제 1 기판 표면에 제 2 투명도전막으로 자기 정렬되도록 형성된 다수개의 공통전극;
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하며 상기 제 2 투명도전막으로 이루어진 연결전극패턴;
    상기 연결전극패턴이 형성된 제 1 기판 위에 제 3 도전막으로 형성되며 상기 연결전극패턴과 화소전극을 전기적으로 접속시키는 연결전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 횡전계방식 액정표시장치.
  9. 제 8 항에 있어서, 상기 제 1 기판의 게이트패드부에 상기 제 1 도전막으로 형성된 게이트패드라인 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  10. 제 8 항에 있어서, 상기 공통라인 상부에 상기 게이트라인에 대해 평행한 방향으로 형성된 스토리지전극을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  11. 제 9 항에 있어서, 상기 제 1 기판의 데이터패드부에 상기 제 2 도전막으로 형성된 데이터패드라인을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  12. 제 11 항에 있어서, 상기 보호막의 일부 영역이 제거되어 각각 상기 데이터패드라인 및 게이트패드라인의 일부를 노출시키는 제 2 콘택홀 및 제 3 콘택홀을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  13. 제 12 항에 있어서, 상기 제 2 투명도전막으로 이루어지며 각각 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 데이터패드라인 및 게이트패드라인에 전기적으로 접속하는 데이터패드전극패턴 및 게이트패드전극패턴을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  14. 제 13 항에 있어서, 상기 제 3 도전막으로 이루어지며 각각 상기 데이터패드전극패턴 및 게이트패드전극패턴에 연결되는 데이터패드전극 및 게이트패드전극을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1020090127422A 2009-12-18 2009-12-18 횡전계방식 액정표시장치 및 그 제조방법 KR101680134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127422A KR101680134B1 (ko) 2009-12-18 2009-12-18 횡전계방식 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127422A KR101680134B1 (ko) 2009-12-18 2009-12-18 횡전계방식 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110070564A true KR20110070564A (ko) 2011-06-24
KR101680134B1 KR101680134B1 (ko) 2016-11-29

Family

ID=44402055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127422A KR101680134B1 (ko) 2009-12-18 2009-12-18 횡전계방식 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101680134B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130034548A (ko) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US9608015B2 (en) 2013-08-23 2017-03-28 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20190052536A (ko) * 2017-11-08 2019-05-16 엘지디스플레이 주식회사 표시 장치
KR102131047B1 (ko) * 2019-01-09 2020-07-07 성균관대학교산학협력단 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130034548A (ko) * 2011-09-28 2013-04-05 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US9608015B2 (en) 2013-08-23 2017-03-28 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20190052536A (ko) * 2017-11-08 2019-05-16 엘지디스플레이 주식회사 표시 장치
KR102131047B1 (ko) * 2019-01-09 2020-07-07 성균관대학교산학협력단 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Also Published As

Publication number Publication date
KR101680134B1 (ko) 2016-11-29

Similar Documents

Publication Publication Date Title
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
CN103123429A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
KR20070068918A (ko) 액정표시장치 및 그 제조방법
KR20070071163A (ko) 액정표시장치의 제조방법
KR20080003187A (ko) 액정표시장치 및 그 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20130065246A (ko) 프린지 필드형 액정표시장치의 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20090041799A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102061680B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant