KR102131047B1 - 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법 - Google Patents

박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법 Download PDF

Info

Publication number
KR102131047B1
KR102131047B1 KR1020190002680A KR20190002680A KR102131047B1 KR 102131047 B1 KR102131047 B1 KR 102131047B1 KR 1020190002680 A KR1020190002680 A KR 1020190002680A KR 20190002680 A KR20190002680 A KR 20190002680A KR 102131047 B1 KR102131047 B1 KR 102131047B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
flat panel
etching
panel display
Prior art date
Application number
KR1020190002680A
Other languages
English (en)
Inventor
조성민
김성진
정호균
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020190002680A priority Critical patent/KR102131047B1/ko
Application granted granted Critical
Publication of KR102131047B1 publication Critical patent/KR102131047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법은 (a)기판의 상부에 박막트랜지스터를 위한 복수의 소재층을 형성하는 단계; (b) 소재층의 상부에 유기발광디스플레이 픽셀을 위한 다층박막을 형성하는 단계; (c) 다층박막의 상부에 3차원 식각마스크를 형성하는 단계; (d) 3차원 식각마스크를 통해 다층박막에 한 쌍의 제1홀을 형성하고, 최상부 층 아래의 소재층에 한 쌍의 제2홀을 형성하는 단계; 및 (e) 한 쌍의 제1홀 사이의 다층박막과 최상부층을 식각하여 소스 전극층과 드레인 전극층을 분리시키는 단계를 포함한다.

Description

박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법{SELF-ALIGNED FABRICATION METHOD OF FLAT PANEL DISPLAY PIXELS INCLUDING THIN FILM TRANSISTORS}
본 발명은 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법에 관한 것이다.
평판 디스플레이는 점차 대형화가 되는 추세이며 플렉서블 디스플레이를 넘어 롤러블 디스플레이로까지 발전하고 있다. 대면적 플렉서블 디스플레이나 롤러블 디스플레이가 가능해지기 위해서는 대규모의 생산 장치나 설비가 요구되며 플라스틱 기판과 같이 유연성이 있는 기판의 활용이 필수적이다. 플렉서블 디스플레이나 롤러블 디스플레이의 제작을 위하여 폴리이미드 등과 같은 고분자 박막을 유리 기판 상에 코팅하고 상부에 박막트랜지스터 후판과 디스플레이 소자를 증착한 후 디스플레이가 형성된 고분자 박막을 유리 기판으로부터 박리하여 완성하는 방법을 사용하고 있다. 이와같은 평판디스플레이의 생산 장치로는 유리 기판을 활용하는 클러스터 장치나 혹은 인라인 공정 장치를 사용하고 있으며 대면적 평판 디스플레이의 구현을 위하여 대규모의 공정 장치의 활용이 필수적이다.
이에 따라 생산 공정을 단순화하고 상대적으로 소규모의 생산 장치를 사용하여 생산비를 낮추기 위한 방안으로서, 고분자 박막을 유리 기판에 코팅하고 모든 공정이 끝난 후에 박리하는 기존의 방법 대신에 플라스틱 기판을 직접 사용하여 그 상부에 디스플레이를 형성하는 롤투롤 공정이 개발되고 있다. 롤투롤 공정은 기존의 인라인 공정과 유사하기는 하지만 유연성이 없는 대면적 유리 기판을 사용하는 대신에 유연성이 있는 플라스틱 롤을 활용할 수 있기 때문에 공정 장치의 규모를 줄일 수 있다는 장점이 있다.
이와 관련하여, 롤투롤 공정이 가능하고 디스플레이 생산 방법을 단순화하기 위한 방안으로서 선행기술인 미국 특허 공보 제7202179호(발명의 명칭: Method of forming at least one thin film device)는 자기정렬 임프린트 리소그래피(self-aligned imprint lithography, SAIL)로 명명된 자기정렬이 가능한 박막트랜지스터의 제조방법에 대해 개시하고 있다.
그러나, 이 방법을 통해서 제작된 박막트랜지스터 후판에 유기발광소자와 같은 디스플레이 소자나 전극 배선을 연결하기 위해서는 박막트랜지스터와 디스플레이 소자를 연결하기 위한 비아를 절연체 층에 형성해야 하기 때문에 별도의 포토리소그래피 공정과 정렬공정이 필요하다는 문제가 있다. 또한 자기정렬 공정의 장점인 정렬오차를 완전히 제거할 수 없으며 따라서 고해상도의 평판 디스플레이 픽셀의 제작이 어려워진다는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위하여, 본 발명의 일 실시예는 박막트랜지스터와 디스플레이 소자의 연결을 위한 정렬 문제점을 해결하기 위하여 박막트랜지스터와 디스플레이 소자를 동시에 자기정렬 공정을 통해 제작하는 방법을 제공하는 데에 그 목적이 있다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 더 존재할 수 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법은 (a)기판의 상부에 박막트랜지스터를 위한 복수의 소재층을 형성하는 단계; (b) 소재층의 상부에 유기발광디스플레이 픽셀을 위한 다층박막을 형성하는 단계; (c) 다층박막의 상부에 3차원 식각마스크를 형성하는 단계; (d) 3차원 식각마스크를 통해 다층박막에 한 쌍의 제1홀을 형성하고, 최상부 층 아래의 소재층에 한 쌍의 제2홀을 형성하는 단계; 및 (e) 한 쌍의 제1홀 사이의 다층박막과 최상부층을 식각하여 소스 전극층과 드레인 전극층을 분리시키는 단계를 포함한다.
본 발명의 일 실시예에 의하면, 여러 장의 서로 다른 식각마스크 층을 하나로 묶은 형태로 구성된 3차원 식각마스크를 임프린트 리소그래피 공정을 사용하여 제작한 후, 3차원 식각마스크의 한 층씩 플라즈마 식각으로 제거하여 서로 다른 패턴의 식각마스크가 노출되도록 함으로써 다층 박막부터 플라즈마 식각하여 하부의 구조물을 자기정렬 방식으로 제작할 수 있다.
더불어, 디스플레이 픽셀을 구성하는 박막트랜지스터뿐만이 아니라 디스플레이소자를 다층박막으로 집적함으로써 자기정렬 방식으로 박막트랜지스터와 디스플레이소자를 포함하는 디스플레이 픽셀을 간단하게 제조할 수 있다.
이에 따라 별도의 포토리소그래피를 위한 정렬과정 없이 고해상도의 디스플레이 픽셀을 제조할 수 있다는 효과가 있다.
도 1의 (a)는 기존의 포토리소그래피 방식을 이용하여 평판 디스플레이 픽 구조의 단면도이고, 도 1의 (b)는 본 발명의 일 실시예에 따른 자기정렬 방식을 이용한 박막트랜지스터를 포함하는 평판 디스플레이 픽셀 구조의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 일 실시예에 따른 소재층 및 다층박막을 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 3차원 식각마스크를 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 소재층 및 다층박막에 제1홀 및 제2홀을 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 8 내지 도 9는 본 발명의 일 실시예에 따른 소스 전극층과 드레인 전극층을 분리하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 10 내지 도12는 본 발명의 일 실시예에 따른 3차원 식각마스크를 제거하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1의 (a)는 기존의 포토리소그래피 방식을 이용하여 평판 디스플레이 픽 구조의 단면도이고, 도 1의 (b)는 본 발명의 일 실시예에 따른 자기정렬 방식을 이용한 박막트랜지스터를 포함하는 평판 디스플레이 픽셀 구조의 단면도이다.
도 1의 (a)를 참조하면, 기존의 평판 디스플레이 픽셀 제조 방법은 유리 기판(100) 상에 박막트랜지스터를 구성하는 소재를 한 층씩(201, 203, 205, 207) 순서대로 증착하면서 각 층 마다 포토리소그래피 방법으로 패턴을 형성하여 쌓아올려서 박막트랜지스터 후판을 형성한 후 최종적으로는 디스플레이 소자를 증착하여 완성하였다. 그러나, 이와 같은 기존의 방법은 대면적 평판 디스플레이의 구현을 위하여 대규모의 공정 장치가 요구되었다.
이에 따라, 도 1의 (b)를 참조하면, 본 발명의 일실시예에 따른 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법은 유리나 플라스틱 기판(100) 상에 박막트랜지스터(200)를 구성하는 복수의 소재층(200)과 유기발광디스플레이(300)를 구성하는 여러 층의 소재를 순서대로 증착하여 다층박막(300)을 준비한 후, 그 상부에 여러 층의 3차원 식각마스크(400)를 형성한다. 이어서, 3차원 식각마스크(400)를 층 순서대로 식각하여 층 별로 다른 패턴을 가지는 3차원 식각마스크(400)를 통해 하부의 박막트랜지스터(200)와 유기발광디스플레이(300) 층들을 식각함으로써 포토리소그래피 공정을 위한 정렬 과정의 필요 없이 자기정렬 방식으로 간단하게 완성할 수 있다는 효과가 있다.
도 2는 본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법은 기판의 상부에 박막트랜지스터를 위한 복수의 소재층을 형성하는 단계(S110), 소재층의 상부에 유기발광디스플레이 픽셀을 위한 다층박막을 형성하는 단계(S120), 다층박막의 상부에 3차원 식각마스크를 형성하는 단계(S130), 3차원 식각마스크를 통해 다층박막에 한 쌍의 제1홀을 형성하고, 최상부 층 아래의 소재층에 한 쌍의 제2홀을 형성하는 단계(S140) 및 한 쌍의 제1홀 사이의 다층박막과 최상부층을 식각하여 소스 전극층과 드레인 전극층을 분리시키는 단계(S150)를 포함한다.
도 3은 본 발명의 일 실시예에 따른 소재층 및 다층박막을 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 3의 (a)는 본 발명의 일 실시예에 따른 복수의 소재층을 도시한 단면도이다.
도 3의 (a)를 참조하면, 소재층(200)을 형성하는 단계(S110)는 기판(100)의 상부에 게이트 전극층(202), 게이트 산화막층(204), 활성반도체층(206), 소스 및 드레인 전극층(208)을 순차적으로 증착하는 단계를 포함한다. 즉, 소재층(200)은 게이트 전극층(202), 게이트 산화막층(204), 활성반도체층(206), 소스 및 드레인 전극층(208)이 순차적으로 적층된 것일 수 있다.
예시적으로, 게이트 전극층(202)은 알루미늄 등과 같은 금속이 사용될 수 있으며 게이트 산화막층(204)은 실리콘 산화막 혹은 실리콘 질화막 등이 활용될 수 있다. 활성반도체층(206)은 인듐갈륨아연산화물 반도체 박막이 사용될 수 있으나 이에 국한되는 것은 아니며 반도체 특성을 가지는 다른 종류의 반도체 박막이 사용될 수도 있다. 소스 및 드레인 전극층(208)은 크롬, 알루미늄, 은 및 몰리브덴 등 다양한 금속소재가 사용될 수 있다.
도 3의 (b)는 본 발명의 일 실시예에 따른 다층박막을 도시한 단면도이다.
도 3의 (b)를 참조하면, 다층박막(300)을 형성하는 단계(S120)는 소재층(200)의 상부에 하부전극층(302), 유기발광소자층(304), 상부전극층(306) 및 박막봉지층(308)을 순차적으로 증착하는 단계를 포함한다. 즉, 다층박막(300)은 하부전극층(302), 유기발광소자층(304), 상부전극층(306) 및 박막봉지층(308)이 순차적으로 적층된 것 일 수 있다.
예시적으로, 하부전극층(302)은 인듐주석산화물이나 아연산화물 등의 투명한 전도성소재나 알루미늄이나 은 등의 금속소재가 사용될 수 있으나 이에 국한되는 것은 아니다.
일 예로, 하부전극층(302)이 인듐주석산화물 또는 아연산화물로 이루어지는 경우, 유기발광소자층(304)의 양극으로 이용될 수 있다. 다른 예로, 하부전극층(302)이 크롬, 알루미늄, 은 및 몰리브덴 중 적어도 하나로 이루어지는 경우, 유기발광소자층(304)의 음극으로 이용될 수 있다. 이 경우, 소재층(200)의 소스 및 드레인 전극층(208)이 하부전극층(302)과 동일한 물질로 이루어지는 경우, 하부전극층(302)은 생략이 가능하다.
예시적으로, 유기발광소자층(304)은 전자나 정공의 주입층, 수송층, 및 발광층 등 여러 층의 유기물 박막으로 이루어질 수 있다. 유기발광소자층(304)의 구조는 제작하고자 하는 디스플레이의 기능에 따라 달라질 수 있다. 상부전극층(306)은 인듐주석산화물이나 아연산화물 등의 투명한 전도성 소재나 혹은 매우 얇아서 빛을 투과할 수 있는 반투명의 금속 박막이 사용될 수 있으며 전술한 몇 가지의 박막이 함께 활용될 수 있다. 또한, 박막봉지층(308)은 실리콘 질화물 및 알루미늄산화물 등 수분이나 산소의 투과를 효율적으로 억제할 수 있는 소재가 사용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 3차원 식각마스크를 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
3차원 식각마스크를 형성하는 단계(S130)는 다층박막의 상부에 식각마스크용 레진을 형성하는 단계 및 식각마스크용 레진에 3차원 구조의 스탬프로 임프린트 한 후, 가열 또는 빛 조사에 의해 3차원 패턴을 경화시켜, 3차원 식각마스크를 형성하는 단계를 포함한다.
구체적으로, 도 4의 (a)를 참조하면, S130단계는 다층박막(300)의 상부에 식각마스크용 레진(400a)을 형성할 수 있다. 예시적으로, 식각마스크용 레진(400a)은 자외선 경화나 열 경화가 가능한 고분자 레진이며 아크릴계나 에폭시계의 레진이 사용될 수도 있다.
다음으로, 도 4의 (b)를 참조하면, S130단계는 식각마스크용 레진(400a)에 3차원 구조의 스탬프로 임프린트 한 후, 가열 또는 빛 조사에 의해 3차원 패턴을 경화시켜, 3차원 식각마스크(400)를 형성할 수 있다.
여기서, 3차원 식각마스크(400)는 복수의 레이어층으로 구성될 수 있다. 예시적으로, 3차원 패턴은 서로 다른 패턴으로 구성된 적어도 4개의 층이 순차적으로 적층된 형태로 형성될 수 있다.
즉, 3차원 식각마스크(400)는 각 층별로 서로 다른 패턴을 가지는 복수의 레이어층으로 구성될 수 있다. 이에 따라, 각 층에 형성된 각각의 패턴이 하나의 3차원 패턴을 형성할 수 있다. 이와 같은 여러 층으로 형성된 3차원 식각마스크(400)의 가장 낮은 층부터 순서대로 한층 씩 식각할 수 있으며, 노출되는 다층박막(300) 또는 소재층(200)을 플라즈마 식각(이방성 수직 식각)하여 평판 디스플레이 픽셀을 자기정렬 방식으로 제작할 수 있다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 소재층 및 다층박막에 제1홀 및 제2홀을 형성하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
도 5 내지 도 7을 참조하면 제1홀 및 제2홀을 형성하는 단계(S140)는 3차원 식각마스크(400)의 제1층을 식각하여 두 곳의 영역(401)을 노출시키는 단계, 노출된 두 곳의 영역(401)에 위치한 다층박막(300)을 이방성 수직 식각하여 한 쌍의 제1홀(310, 312)을 형성하는 단계, 제1 홀(310, 312)에 의해 노출된 최상부 층인 소스 및 드레인 전극층(208)에 복수의 구멍(214)을 형성하는 단계 및 구멍(214)을 통해 소스 및 드레인 전극층(208) 아래의 소재층(200)에 언더컷 식각하여 제1홀(310, 312)과 대응하는 한 쌍의 제2홀(210, 212)을 형성하는 단계를 포함한다.
도 5는 3차원 식각마스크(400)를 플라즈마 식각을 이용하여 3차원 식각마스크(400)의 가장 낮은 층(제1층)이 플라즈마 기체에 노출될 때까지 식각하여 얻은 구조물의 단면도이다.
도 5를 참조하면, S140단계는 3차원 식각마스크(400)의 제1층을 식각하여 두 곳의 영역(401)을 노출시킬 수 있다. 예시적으로 식각마스크(400)의 플라즈마 식각은 3차원 구조물의 형태가 그대로 유지될 수 있도록 수직방향의 식각만 일어날 수 있도록 아르곤 등과 같은 기체 플라즈마를 이용하여 식각할 수 있다. 한편, 산소를 포함한 기체 플라즈마를 사용하는 경우에는 등방성 식각이 일어나기 때문에 구조물의 형태가 변하기 때문에 조심하여야 한다.
도 6을 참조하면, S140단계는 노출된 두 곳의 영역(401)에 위치한 다층박막(300)을 이방성 수직 식각하여 한 쌍의 제1홀(310, 312)을 형성할 수 있다. 예를 들어, 노출되어 있는 박막봉지층(308)은 염화붕소, 염소 등의 식각기체를 사용한 플라즈마를 사용하여 식각할 수 있으며 상부전극층(306), 유기발광소자층(304) 및 하부전극(302)을 순차적으로 플라즈마 식각을 통하여 제1홀(310, 312)를 형성할 수 있다.
도 7은 소스 및 드레인 전극층(208)의 특정 부분에 형성된 복수의 구멍(214)을 통해 그 하부에 위치하고 있는 활성반도체층(206), 게이트 산화막층(204) 및 게이트 전극층(202)이 플라즈마 식각되어 형성되는 제2홀(210, 212)의 평면을 나타낸다.
도 7을 참조하면, 소스 및 드레인 전극층(208)을 남겨놓은 상태로 하부의 활성반도체층(206), 게이트 산화막층(204) 및 게이트 전극층(202)을 플라즈마 식각하기 위하여 소스 및 드레인 전극층(208)의 특정부분에 구멍을 뚫고 이 구멍을 통해 소스 및 드레인 전극층(208) 부분을 우회하여 언더컷 식각을 수행함으로써 하부의 층들(202, 204, 206)이 식각되도록 하여 언더컷 식각된 제2홀(210, 212)을 통해 게이트 전극층(202)의 형태를 구성할 수 있다.
예시적으로, 도 5 내지 도 7에 도시되지는 않았지만 소스 및 드레인 전극층(208)에 형성된 구멍의 패턴은 3차원 식각마스크(400)에 반영이 되어있기 때문에 도 6에 도시된 플라즈마 식각 과정에서 소스 및 드레인 전극층(208)의 특정 부분에 구멍을 형성할 수 있고 계속적으로 이 구멍을 통해 소스 및 드레인 전극층(208)을 우회하여 언더컷 식각이 수행될 수 있다.
즉, 도 6에 도시된 것처럼, 3차원 식각마스크(400)의 노출된 두 곳의 영역(401)을 통한 이방성 수직 식각에 의해, 다층박막(300)에 제1홀(310, 312)이 형성되고, 노출된 제1홀(310, 312) 부분에 위치하는 구멍을 통한 언더컷 식각에 의해, 소스 및 드레인 전극층(208)을 제외한 소재층(200)에 제2홀(210, 212)이 형성될 수 있다.
도 8 내지 도 9는 본 발명의 일 실시예에 따른 소스 전극층과 드레인 전극층을 분리하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
소스 전극층과 드레인 전극층(208)을 분리시키는 단계(S150)는 3차원 식각마스크(400)의 제2층을 식각하여 한 쌍의 제1홀(310, 312) 사이의 한 곳의 영역(402)을 노출시키는 단계, 노출된 한 곳의 영역(402)에 위치한 다층박막(300)과 전극 및 드레인 전극층(208)을 이방성 수직 식각하여 제3홀(314)을 형성하는 단계를 포함하며, 제3홀(314)에 의해, 소스 전극층 및 드레인 전극층(208)이 분리되는 것일 수 있다.
도 8을 참조하면, S140단계가 종료된 후, 도 6에 도시된 3차원 식각마스크(400)의 가장 낮은 층(제2층)이 노출되도록 3차원 식각마스크(400)를 식각하여 한 쌍의 제1홀(310, 312) 사이의 한 곳의 영역(402)을 노출시킬 수 있다.
도 9를 참조하면, 3차원 식각마스크(400)의 노출된 한 곳의 영역(402)을 통해 박막봉지층(308), 상부전극층(306), 유기발광소자층(304) 및 하부전극층(302)을 순차적으로 플라즈마 식각을 통하여 제거하고 최종적으로 소스 및 드레인 전극층(208)까지 플라즈마 식각하여 소스 전극층과 드레인 전극층을 분리시킬 수 있다.
이를 통해, 소스 및 드레인전극층(208)의 소스와 드레인이 서로 분리되고 활성반도체층(206)을 통해서만 연결이 되도록 하여 게이트 전극층(202) 및 게이트 산화막층(204)에 의해서 소스와 드레인 사이의 전류 흐름을 조절할 수 있다.
도10 내지 도12는 본 발명의 일 실시예에 따른 3차원 식각마스크를 제거하는 방법을 설명하기 위한 세부 과정을 도시한 도면이다.
본 발명의 평판 디스플레이 픽셀의 자기정렬 제조방법은 3 차원 식각 마스크를 제거하는 단계를 더 포함할 수 있다.
도 10을 참조하면, 3차원 식각마스크(400)의 제3층을 식각하여 세 곳의 영역(403)을 노출시킬 수 있다. 즉, 소스와 드레인 전극층을 분리시킨 후에, 3차원 식각마스크(400)의 가장 낮은 층(제3층)이 노출되도록 식각마스크(400)를 식각하여 세 곳의 영역(403)을 노출시킬 수 있다.
도 11을 참조하면, 노출된 세 곳의 영역(403)에 위치한 다층박막(300)을 순차적으로 식각할 수 있다. 예시적으로, 3차원 식각마스크(400)의 노출된 부분(403)을 통해 박막봉지층(308), 상부전극층(306), 유기발광소자층(304) 및 하부전극층(302)을 순차적으로 플라즈마 식각을 통하여 노출된 세 곳의 영역(403)에 대응하는 다층박막(300)을 제거할 수 있다.
도 12를 참조하면, 다층박막(300) 상부에 남은 3차원 식각 마스크(400)를 제거할 수 있다. 예를 들어, 최종적으로 남아있는 식각마스크(400)를 제거하여 얻은 박막트랜지스터(200)를 포함한 자기정렬 공정을 통해 제조한 유기발광디스플레이(300) 픽셀을 제조할 수 있다.
따라서, 본 발명은 임프린트 리소그래피 방법으로 제조된 3차원 식각마스크를 이용하여 자기정렬 방식으로 디스플레이 픽셀을 제작하며, 박막트랜지스터로 구성된 후판을 먼저 제작한 후 별도로 디스플레이소자를 증착하지 않고, 박막트랜지스터와 디스플레이소자를 동시에 자기정렬 방식으로 제작할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판
200: 박막트랜지스터, 소재층
202: 게이트 전극층
204: 게이트산화물층
206: 활성반도체층
208: 소스 및 드레인 전극층
210, 212: 제2홀
300: 유기발광디스플레이, 다층박막
302: 하부전극층
304: 유기발광소자층
306: 상부전극층
308: 박막봉지층
310, 312: 제1홀
314: 제3홀

Claims (10)

  1. 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법에 있어서,
    (a) 기판의 상부에 박막트랜지스터를 위한 복수의 소재층을 형성하는 단계;
    (b) 상기 소재층의 상부에 유기발광디스플레이 픽셀을 위한 다층박막을 형성하는 단계;
    (c) 상기 다층박막의 상부에 3차원 식각마스크를 형성하는 단계;
    (d) 상기 3차원 식각마스크를 통해 다층박막에 한 쌍의 제1홀을 형성하고, 상기 복수의 소재층 중 최상부 층 아래의 소재층에 한 쌍의 제2홀을 형성하는 단계; 및
    (e) 상기 한 쌍의 제1홀 사이의 다층박막과 상기 복수의 소재층 중 최상부 층을 식각하여 소스 전극층과 드레인 전극층을 분리시키는 단계를 포함하는,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  2. 제1항에 있어서,
    상기 (a) 단계는,
    상기 기판의 상부에 게이트 전극층, 게이트 산화막층, 활성반도체층, 소스 및 드레인 전극층을 포함하는 상기 소재층을 순차적으로 증착하는 단계를 포함하는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  3. 제2항에 있어서,
    상기 (b) 단계는,
    상기 소재층의 상부에 하부전극층, 유기발광소자층, 상부전극층 및 박막봉지층을 포함하는 상기 다층박막을 순차적으로 증착하는 단계를 포함하는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  4. 제3항에 있어서,
    상기 하부전극층이 인듐주석산화물 또는 아연산화물로 이루어지는 경우, 상기 유기발광소자층의 양극으로 이용되는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  5. 제3항에 있어서,
    상기 하부전극층이 크롬, 알루미늄, 은 및 몰리브덴 중 적어도 하나로 이루어지는 경우, 상기 유기발광소자층의 음극으로 이용되는 것이되,
    상기 소스 및 드레인 전극층이 상기 하부전극층과 동일한 물질로 이루어지는 경우, 상기 하부전극층은 생략이 가능한 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  6. 제3항에 있어서,
    상기 (c) 단계는,
    (c-1) 상기 다층박막의 상부에 식각마스크용 레진을 형성하는 단계; 및
    (c-2) 상기 식각마스크용 레진에 3차원 구조의 스탬프로 임프린트 한 후, 가열 또는 빛 조사에 의해 3차원 패턴을 경화시켜, 3차원 식각마스크를 형성하는 단계를 포함하는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  7. 제6항에 있어서,
    상기 3차원 식각마스크는, 복수의 레이어층으로 구성되며,
    상기 3차원 패턴은 서로 다른 패턴으로 구성된 적어도 4개의 층이 순차적으로 적층된 형태로 형성되는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  8. 제7항에 있어서,
    상기 (d) 단계는,
    (d-1) 상기 3차원 식각마스크의 제1층을 식각하여 두 곳의 영역을 노출시키는 단계;
    (d-2) 상기 노출된 두 곳의 영역에 위치한 상기 다층박막을 이방성 수직 식각하여 상기 한 쌍의 제1홀을 형성하는 단계;
    (d-3) 상기 제1 홀에 의해 노출된 상기 최상부 층인 소스 및 드레인 전극층에 복수의 구멍을 형성하는 단계; 및
    (d-4) 상기 구멍을 통해 상기 소스 및 드레인 전극층 아래의 소재층에 언더컷 식각하여 상기 제1홀과 대응하는 한 쌍의 제2홀을 형성하는 단계를 포함하는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  9. 제8항에 있어서,
    상기 (e) 단계는,
    (e-1) 상기 3차원 식각마스크의 제2층을 식각하여 상기 한 쌍의 제1홀 사이의 한 곳의 영역을 노출시키는 단계; 및
    (e-2) 상기 노출된 한 곳의 영역에 위치한 상기 다층박막과 상기 전극 및 드레인 전극층을 이방성 수직 식각하여 제3홀을 형성하는 단계를 포함하되,
    상기 제3홀에 의해, 상기 소스 전극층 및 드레인 전극층이 분리되는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
  10. 제9항에 있어서,
    (f) 상기 3 차원 식각 마스크를 제거하는 단계를 더 포함하되,
    상기 (f) 단계는,
    (f-1) 상기 3차원 식각마스크의 제3층을 식각하여 세 곳의 영역을 노출시키는 단계;
    (f-2) 상기 노출된 세 곳의 영역에 위치한 상기 다층박막을 순차적으로 식각하는 단계; 및
    (f-3) 상기 다층박막 상부에 남은 3차원 식각 마스크를 제거하는 단계를 포함하는 것인,
    평판 디스플레이 픽셀의 자기정렬 제조방법.
KR1020190002680A 2019-01-09 2019-01-09 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법 KR102131047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190002680A KR102131047B1 (ko) 2019-01-09 2019-01-09 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190002680A KR102131047B1 (ko) 2019-01-09 2019-01-09 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Publications (1)

Publication Number Publication Date
KR102131047B1 true KR102131047B1 (ko) 2020-07-07

Family

ID=71602672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190002680A KR102131047B1 (ko) 2019-01-09 2019-01-09 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Country Status (1)

Country Link
KR (1) KR102131047B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084732A (ko) * 1998-05-11 1999-12-06 윤종용 액정 표시 장치의 제조 방법
JP2005236284A (ja) * 2004-02-10 2005-09-02 Hewlett-Packard Development Co Lp 薄膜デバイスを形成する方法および薄膜デバイスを形成するシステム
JP2011503670A (ja) * 2007-11-20 2011-01-27 イーストマン コダック カンパニー ディスプレイ回路を製造するための多色マスク方法
KR20110070564A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20130012291A (ko) * 2011-07-25 2013-02-04 (재)한국나노기술원 임프린트 리소그래피와 리프트 오프 공정을 이용한 3차원 구조의 정렬된 나노구조체 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990084732A (ko) * 1998-05-11 1999-12-06 윤종용 액정 표시 장치의 제조 방법
JP2005236284A (ja) * 2004-02-10 2005-09-02 Hewlett-Packard Development Co Lp 薄膜デバイスを形成する方法および薄膜デバイスを形成するシステム
JP2011503670A (ja) * 2007-11-20 2011-01-27 イーストマン コダック カンパニー ディスプレイ回路を製造するための多色マスク方法
KR20110070564A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20130012291A (ko) * 2011-07-25 2013-02-04 (재)한국나노기술원 임프린트 리소그래피와 리프트 오프 공정을 이용한 3차원 구조의 정렬된 나노구조체 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shunpu Li, et al., A review of thin-film transistors/circuits fabrication with 3D self-aligned imprint lithography. *

Similar Documents

Publication Publication Date Title
CN110416269B (zh) 一种显示面板和显示面板的制作方法
CN109742121B (zh) 一种柔性基板及其制备方法、显示装置
US11903234B2 (en) Display substrate, preparation method thereof and display device
CN106449696B (zh) 有机发光显示装置及其制造方法
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
US11985840B2 (en) Display substrate, manufacturing method thereof and display device
KR101274719B1 (ko) 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN109390372B (zh) 像素结构及其形成方法、显示屏
US9842890B2 (en) Method of manufacturing display device
US20200203494A1 (en) Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device
CN111463242B (zh) 一种显示面板、其制作方法及显示装置
US20180261798A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
US10529790B2 (en) Organic light-emitting diode display and method of manufacturing the same with no cladding process
CN113421904B (zh) 显示面板及其制作方法
US20220285454A1 (en) Display panel, manufacturing method thereof and display device
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
US20220262890A1 (en) Display substrate and display apparatus
JP6837410B2 (ja) 発光領域を含むディスプレイ装置
CN104124266A (zh) 有机发光二极管显示器及其制造方法
CN112103322B (zh) 显示面板及其制备方法、显示装置
US20220123064A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US20230329069A1 (en) Display panel and method for forming the same
CN109003989B (zh) 阵列基板及其制备方法、显示面板和显示装置
TWI419336B (zh) 半導體元件及其製作方法
CN110752220B (zh) 一种显示基板及其制备方法和显示面板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant