KR19990084732A - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR19990084732A
KR19990084732A KR1019980016708A KR19980016708A KR19990084732A KR 19990084732 A KR19990084732 A KR 19990084732A KR 1019980016708 A KR1019980016708 A KR 1019980016708A KR 19980016708 A KR19980016708 A KR 19980016708A KR 19990084732 A KR19990084732 A KR 19990084732A
Authority
KR
South Korea
Prior art keywords
gate
storage capacitor
pattern
electrode
photosensitive resist
Prior art date
Application number
KR1019980016708A
Other languages
English (en)
Other versions
KR100590742B1 (ko
Inventor
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980016708A priority Critical patent/KR100590742B1/ko
Priority to US09/105,732 priority patent/US6022753A/en
Publication of KR19990084732A publication Critical patent/KR19990084732A/ko
Priority to US10/071,647 priority patent/USRE38901E1/en
Priority to US11/141,675 priority patent/USRE41426E1/en
Application granted granted Critical
Publication of KR100590742B1 publication Critical patent/KR100590742B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 패턴, 데이터 패턴, 유지 용량용 패턴 및 유지 용량용 전극이 형성되어 있는 기판 위에 ITO막 및 음성의 감광성 레지스트를 차례로 적층하고 전면 노광을 통하여 ITO막을 패터닝하여 화소 전극을 형성한다. 음성의 감광성 레지스트는 빛이 노출되는 부분만 남게 되므로 화소 영역 사이에 존재하는 불순물에 의한 화소 불량을 제거할 수 있다. 배면 노광 및 전면 노광을 이용하는 경우에는 배면 노광시 드레인 전극과 화소 전극이 연결되는 부분, 유지 용량용 배선이 지나는 부분, 게이트 패드 및 데이터 패드의 상부에 ITO막을 남기기 어려우므로 이 부분에 개구부 패턴이 형성되어 있는 마스크를 이용하여 전면 노광한 다음, ITO막을 패터닝한다. 여기서, 표시 영역밖에는 ITO 패턴이 전면적으로 남게 되므로 양성의 감광성 레지스트를 이용하여 게이트 패드 및 데이터 패드의 상부에만 게이트/데이터 패드용 ITO 전극을 각각 형성한다. 이때, 화소 전극은 데이터선과 자기 정렬(self-aligned)되어 데이터선과 화소 전극 사이에서 발생하는 기생 용량은 균일한 동시에 최소가 되며, 최대의 개구율을 확보면서도 오정렬을 고려할 필요가 없다. 여기서, 표시 영역을 제외한 부분에 빛을 차단할 수 있는 플레이트(plate)를 이용하여 배면 노광을 실시하는 경우에는 제1 마스크를 이용하여 게이트/데이터 패드용 ITO 전극을 각각 형성할 수 있다.

Description

액정 표시 장치의 제조 방법
본 발명은 액정 표시 장치의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판 사이에 액정을 주입하고, 전극에 가하는 전압의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
이러한 액정 표시 장치에서 각각의 단위 화소에는 투명한 도전 물질로 이루어져 있으며, 표시 동작을 하는 화소 전극이 형성되어 있다. 이러한 화소 전극은 배선을 통하여 인가되는 신호에 의하여 구동되는데, 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 이들 배선은 박막 트랜지스터 등의 스위칭 소자를 통하여 화소 전극과 연결되어 있다. 이때, 스위칭 소자는 게이트선으로부터의 주사 신호에 통하여 화소 전극에 전달되는 데이터선으로부터의 화상 신호를 제어한다. 또한, 각각의 화소에는 화소 전극과 축전기를 형성하여 화소 전극에 인가된 화상 신호를 다음 신호가 인가될 때까지 유지시켜 주는 유지 용량용 배선이 형성되어 있다.
여기서, 화소 전극을 형성할 때에는 양성의 감광성 레지스트를 사용하여 패터닝한다.
그러나, 화소 전극을 패터닝하는 단계에서 단위 화소들 사이 양성의 감광성 레지스트 위에 불순물 입자 등이 존재하게 되면, 불순물 입자 하부의 양성의 감광성 레지스트는 노광되지 않으므로 현상 후에도 계속 남게 된다. 결국, 불순물 입자에 의한 패턴이 화소 사이에 형성되고, 이들은 화소에 형성되어 있는 화소 전극들을 서로 단락시키게 된다.
또한, 액정 표시 장치의 개구율을 최대로 확보하기 위해서 화소 전극과 배선들이 서로 중첩되도록 형성한다.
그러나, 화소 전극과 데이터선은 제조 공정에서 발생하는 오정렬을 고려하여 일정 부분 이상으로 중첩하도록 형성해야 하기 때문에 둘 사이의 기생 용량이 증가하는 문제점이 발생한다.
이를 방지하기 위해서는 화소 전극과 데이터선 사이에 형성되어 있는 절연막이 두꺼워야 한다. 그러나, 화소 전극과 유지 용량용 배선 사이에 형성되는 유지 용량이 감소하는 문제점이 발생한다.
또한, 제조 공정 중 사진 공정에서 노광 장치로 스테퍼(stepper)를 이용하는 경우에는 하나의 기판을 몇 개의 블록으로 나누어 노광 공정을 실시하게 되는데, 이때 오정렬이 발생하면 화소 전극과 데이터선이 중첩되는 면적이 블록을 단위로 다르게 된다. 이로 인하여 블록을 단위로 화소 전극과 데이터선 사이에서 발생하는 기생 용량의 차이가 발생하는 스티치 현상이 발생한다.
본 발명에 과제는 이러한 문제점을 해결하기 위한 것으로서, 화소 전극이 단락되는 것을 방지할 수 있는 액정 표시 장치의 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 최대의 개구율을 확보하면서 화소 전극과 데이터선 사이의 기생 용량은 최소가 되며, 스티치 현상이 없는 액정 표시 장치의 제조 방법을 제공하기 위한 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 2는 도 1에서 II-II 부분을 도시한 단면도이고,
도 3은 도 1에서 III-III 부분을 도시한 단면도이고,
도 4는 도 1에서 IV-IV 부분을 도시한 단면도이고,
도 5a 내지 도 5d, 도 6a 내지 도 6d, 도 7a 내지 도 7d, 도 8a 내지 도 8d, 도 9a 내지 도 9d 및 도 10a 내지 도 10d는 도 1의 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 도면이고,
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 12은 도 11에서 XII-XII 부분을 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치의 제조 방법에서는, 게이트선 및 게이트 전극을 포함하는 게이트 패턴 및 게이트선과 교차하여 화소 영역을 정의하는 데이터선 및 소스/드레인 전극을 포함하는 데이터 패턴이 형성되어 있는 기판 위에 보호막을 적층한 다음, 보호막을 패터닝하여 드레인 전극의 일부가 드러나도록 한다. 이어, 투명 도전막을 적층하고 음성의 감광성 레지스트를 도포한 다음, 화소 영역 및 노출된 드레인 전극 상부의 음성의 감광성 레지스트를 노출시키는 개구부 패턴이 형성되어 있는 마스크를 이용하여 기판의 전면을 통하여 빛을 조사하고 투명 도전막을 패터닝하여 화소 전극을 형성한다.
이때, 전면 노광시 마스크에 개구부 패턴을 추가하여 게이트선 및 데이터선과 각각 연결되어 있으며, 표시 영역 이외의 부분에 형성되어 있는 게이트 패드 및 데이터 패드의 상부의 상부에 투명 도전막을 남기는 것이 바람직하다.
여기서, 보호막을 패터닝할 때 게이트 패드 및 데이터 패드도 노출시키는 것이 바람직하다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법에서는 음성의 감광성 레지스트는 빛이 조사되지 않은 부분이 제거되는 특징을 가지므로 화소 영역 사이에 불순물들이 존재하더라도 불순물에 의한 패턴은 형성되지 않게 된다.
또한, 본 발명에 따른 다른 액정 표시 장치의 제조 방법에서는, 게이트선 및 게이트 전극을 포함하는 게이트 패턴 및 게이트선과 교차하여 화소 영역을 정의하는 데이터선 및 소스/드레인 전극을 포함하는 데이터 패턴이 형성되어 있는 기판 위에 보호막을 적층한 다음, 보호막을 패터닝하여 드레인 전극의 일부가 드러나도록 한다. 이어, 투명 도전막과 음성의 감광성 레지스트를 차례로 적층하고 기판의 배면을 통하여 빛을 조사한 다음, 투명 도전막 중 드레인 전극과 연결되는 부분 위의 음성의 감광성 레지스트를 노출시키는 개구부 패턴이 형성되어 있는 제1 마스크를 이용하여 기판의 전면을 통하여 빛을 조사하고 투명 도전막을 패터닝하여 화소 전극을 형성한다.
이렇게 배면 노광 및 전면 노광을 통하여 화소 전극을 형성하는 경우에는, 게이트선 및 데이터선과 각각 연결되어 있으며, 표시 영역 이외의 부분에 형성되어 있는 게이트 패드 및 데이터 패드의 상부에 투명 도전막을 남기기 위해서 두 가지 방법을 선택할 수 있다.
첫 번째 방법으로는, 배면 노광시 표시 영역 이외의 부분에는 빛이 조사되지 않도록 하고, 제1 마스크를 이용하여 게이트 패드 및 데이터 패드 위의 음성의 감광성 레지스트를 남긴 다음, 투명 도전막을 패터닝하는 것이다.
두 번째 방법으로는, 배면 노광을 기판의 전면에 실시하고, 제1 마스크를 이용하여 게이트 패드 및 데이터 패드 상부의 음성의 감광성 레지스트를 전면 노광한 다음, 투명 도전막을 패터닝하여 표시 영역밖에 제1 도전막 패턴을 형성하고, 양성의 감광성 레지스트를 이용하여 제1 도전막 패턴을 패터닝하는 것이다.
여기서, 보호막을 패터닝할 때 게이트 패드 및 데이터 패드도 노출시키는 것이 바람직하며, 투명 도전막으로는 ITO(indium thin oxide)를 사용하는 것이 바람직하다.
이러한 본 발명에 따른 다른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 화소 전극은 배면 노광을 통하여 형성되므로 게이트선 및 데이터선과 자기 정합인 구조가 된다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 제조 방법의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 내지 도 4를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 2는 도 1에서 II-II 부분을 도시한 단위 화소부의 단면도이고, 도 3은 도 1에서 III-III 부분을 도시한 게이트 패드부의 단면도이고, 도 4는 도 1에서 IV-IV 부분을 도시한 데이터 패드부의 단면이다.
게이트 전극(210)을 포함하는 게이트선(200) 및 게이트선(200)의 끝에 연결되어 화상이 표시되는 표시 영역밖에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 투명한 절연 기판(100) 위에 가로 방향으로 형성되어 있다. 여기에서 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다. 기판(100) 위에는 또한, 유지 용량용 배선(900) 및 유지 용량용 배선(900)의 끝에 연결되어 표시 영역밖에 있는 유지 용량용 패드(910)로 이루어진 유지 용량용 패턴이 가로 방향으로 형성되어 있다.
게이트 패턴(200, 210, 220) 및 유지 용량용 패턴(900, 910) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220) 및 유지 용량용 패드(910)의 상부를 노출시키는 접촉 구멍(720, 740)을 가지고 있다. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 규소(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(510, 520)이 게이트 전극(210)의 양쪽에 형성되어 있다. 여기에서, 비정질 규소층(400)은 박막 트랜지스터의 채널층으로, n+비정질 규소층(510)은 비정질 규소층(400)과 금속 전극의 접촉 저항을 줄이기 위한 접촉 저항층으로의 기능을 가지며, 비정질 규소 대신 채널의 역할을 할 수 있는 다른 물질을 사용할 수도 있다.
게이트 절연층(300) 위에는 또한 게이트선(200)과 교차하여 화소 영역(P)을 정의하는 데이터선(600)이 세로로 형성되어 있고 그 한 쪽 끝 표시 영역밖에는 데이터 패드(630)가 연결되어 외부로부터의 화상 신호를 받는다. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 규소층(510) 위에 형성되어 있으며, 게이트 전극(210)에 대하여 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 규소층(520) 위에는 드레인 전극(620)이 형성되어 있다. 또한, 유지 용량용 배선(900) 상부의 게이트 절연층(300) 위에는 가로 방향으로 유지 용량용 전극(640)이 형성되어 있다. 여기에서, 소스 전극(610), 비정질 규소층(400) 및 n+비정질 규소층(510, 520)은 개구율을 높이기 위하여 게이트선(200)의 폭 안에 들어가도록 형성하는 것이 바람직하며, 드레인 전극(620) 또한 게이트선(200) 바깥으로 나오는 부분이 최소가 되도록 하는 것이 좋다.
데이터 패턴(600, 610, 620, 630) 및 이 데이터 패턴으로 가려지지 않은 비정질 규소층(400) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220), 드레인 전극(620), 데이터 패드(630), 유지 용량용 전극(640) 및 유지 용량용 패드(910)를 노출시키는 접촉 구멍(720, 710, 730, 750, 740)이 각각 형성되어 있다.
마지막으로, 보호막(700) 위에는 접촉 구멍(710, 750)을 통하여 드레인 전극(620) 및 유지 용량용 전극(640)과 연결되어 있으며 ITO 등의 투명한 도전 물질로 만들어진 화소 전극(810)이 형성되어 있다. 이때, 화소 전극(810)과 게이트선(200)의 게이트 전극(210) 및 데이터선(600)은 자기 정합으로 형성되어 이들은 1μm 이하로 미세하게 중첩되어 있으며, 게이트 전극(210)을 제외한 전단의 게이트선(200)과는 다른 부분보다 넓게 중첩되어 있어 유지 용량을 크게 하고 있다.
한편, 접촉 구멍(720)을 통하여 노출된 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(820), 접촉 구멍(730)을 통하여 노출된 데이터 패드(630)는 외부로부터의 데이터 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(830) 및 접촉 구멍(740)을 통하여 유지 용량용 패드(910)는 외부로부터 유지 전극 신호를 전달하는 유지 용량용 ITO 전극(840)과 각각 연결되어 있다.
여기서, 유지 용량용 패드부의 구조는 도 3의 게이트 패드부의 구조와 동일하며, 표시 영역은 화소 영역(P)의 집합이다.
그러면, 도 1 내지 도 4에서 도시한 박막 트랜지스터 기판을 제조하는 방법에 대하여 상세하게 설명하기로 한다.
우선, 음성의 감광성 레지스트를 이용하고, 전면 노광만을 실시하여 화소 전극을 형성하는 경우를 도 5a 내지 도 5d 및 도 6a 내지 도 6d를 참고로 하여 설명한다.
여기서, 도 5a 및 도 6a는 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 5b 및 도 6b는 액정 표시 장치용 박막 트랜지스터 기판에서 화소부의 구조를 도시한 단면도이고, 도 5c 및 도 6c는 액정 표시 장치용 박막 트랜지스터 기판에서 게이트 패드부의 구조를 도시한 단면도이고, 도 5d 및 도 6d는 액정 표시 장치용 박막 트랜지스터 기판에서 데이터 패드부의 구조를 도시한 단면도이다.
또한, 도 5b, 도 5c 및 도 5d는 도 5a에서 Vb-Vb, Vc-Vc 및 Vd-Vd 선을 따라 도시한 단면도이고, 도 6b, 도 6c 및 도 6d는 도 6a에서 VIb-VIb, VIc-VIc 및 VId-VId 선을 따라 도시한 단면도이다.
도 5a, 도 5b, 도 5c 및 도 5d에 도시한 바와 같이, 투명한 절연 기판(100) 위에 도전 물질을 적층하고 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함한 게이트 패턴 및 유지 용량용 배선(900) 및 유지 용량용 패드(910)를 포함한 유지 용량용 패턴을 형성한다. 다음, 질화규소로 이루어진 게이트 절연층(300), 수소화된 비정질 규소층(400) 및 N형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층을 차례로 적층한 후, 도핑된 비정질 규소층 및 비정질 규소층(400)을 사진 식각한다. 이어, 도전 물질을 적층하고 사진 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620) 및 데이터 패드(630)를 포함하는 데이터 패턴 및 유지 용량용 전극(640)을 형성한다. 이어, 데이터 패턴(600, 610, 620, 630)을 마스크로 삼아 노출된 도핑된 비정질 규소층을 식각하여 도핑된 비정질 규소층(510, 520) 사이의 비정질 규소층(400)을 노출시킨다. 다음, 보호막(700)을 적층한 후 절연막(300)과 함께 사진 식각하여, 게이트 패드(220), 드레인 전극(620), 데이터 패드(630), 유지 용량용 패드(910) 및 유지 용량용 전극(640)을 노출시키는 접촉 구멍(720, 710, 730, 740, 750)을 형성한다.
이와 같이, 본 발명의 실시예에서는 게이트 패턴 및 유지 용량용 패턴, 게이트 절연층, 비정질 규소층, 도핑된 비정질 규소층, 데이터 패턴, 유지 용량용 전극, 보호막의 순서로 형성하는 하부 게이트형 TFT 구조를 채택하고 있지만, 이와는 달리 채널층, 게이트 절연층, 게이트 패턴, 층간 절연층, 데이터 패턴, 보호막 등의 순서로 형성하는 상부 게이트형 TFT 구조로 형성할 수도 있으며, 기타 다른 구조로 형성할 수도 있다.
다음, 도 6a, 도 6b, 도 6c 및 도 6d에서 보는 바와 같이, 기판(100)의 상부에 투명 도전막인 ITO막(800) 및 음성의 감광성 레지스트(1000)를 적층한다. 여기서, 음성의 감광성 레지스트(1000)는 사진 공정시 빛에 조사된 부분이 남게 되는 특징을 가진다. 다음, 화소 영역(P)과 게이트 패드(220) 및 데이터 패드(630) 상부의 음성의 감광성 레지스트(1000)를 노출시키는 개구부 패턴이 형성되어 있는 마스크를 이용하여 기판(100)의 상부에서 빛을 조사하는 전면 노광을 실시한다. 이때, 음성의 감광성 레지스트(1000)에 빛이 조사되는 부분은 도 6a, 도 6b, 도 6c 및 도 6d에서 빗금친 부분이 된다. 결국, 음성의 감광성 레지스트(1000)를 현상하면 빗금친 부분의 레지스트만 남게 되고, 남겨진 레지스트 패턴을 마스크로 ITO막(800)을 식각하면 도 1 내지 도 4에서와 같은 화소 전극(810), 게이트 패드용 ITO 전극(820) 및 데이터 패드용 ITO 전극(830)을 얻을 수 있다.
이와 같이, 음성의 감광성 레지스트를 사용하여 화소 전극(810)을 형성하면, 양성의 감광성 레지스트를 사용하여 마스크를 이용한 전면 노광만으로 화소 전극(810)을 형성하는 경우보다 화소 불량이 감소한다. 왜냐하면, 후자의 경우에는 화소 영역(P) 사이, 즉 게이트선(200)이나 데이터선(600) 등이 있는 부분이 빛에 노출되도록 하는 마스크를 사용하여 전면 노광을 한다. 이때, 화소 영역(P) 사이 레지스트 위에 불순물 입자 등이 존재하여 빛을 차단하면 레지스트를 현상한 후에도 불순물 입자 하부의 레지스트는 계속 남아 있고 결국 이 부분의 ITO막이 제거되지 못한다. 이러한 ITO막은 인접한 화소 영역(P)에 형성되어 있는 화소 전극(810)을 서로 단락시킬 가능성이 있다. 그러나 음의 레지스트는 빛에 노출되지 않은 부분이 제거되는 것이므로 이런 문제점이 발생하지 않는다.
이러한 본 발명의 실시예에서는 화소 전극(810)을 게이트선(200), 게이트 전극(210) 및 데이터선(600)과 중첩되도록 형성하였지만, 서로 중첩되지 않도록 형성할 수도 있다.
다음, 음성의 감광성 레지스트를 이용하고, 배면 노광 및 전면 노광을 실시하여 화소 전극을 형성하는 경우를 도 5a 내지 도 5d, 도 7a 내지 도 7d, 도 8a 내지 도 8d 및 도 9a 내지 도 9d를 참고로 하여 설명한다.
여기서, 도 7a, 도 8a 및 도 9a는 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 7b 도 8b 및 도 9b는 액정 표시 장치용 박막 트랜지스터 기판에서 화소부의 구조를 도시한 단면도이고, 도 7c 도 8c 및 도 9c는 액정 표시 장치용 박막 트랜지스터 기판에서 게이트 패드부의 구조를 도시한 단면도이고, 도 7d, 도 8d 및 도 9d는 액정 표시 장치용 박막 트랜지스터 기판에서 데이터 패드부의 구조를 도시한 단면도이다.
또한, 도 7b, 도 7c 및 도 7d는 도 7a에서 VIIb-VIIb, VIIc-VIIc 및 VIId-VIId 선을 따라 도시한 단면도이고, 도 8b, 도 8c 및 도 8d는 도 8a에서 VIIIb-VIIIb, VIIIc-VIIIc 및 VIIId-VIIId 선을 따라 도시한 단면도이고, 도 9b, 도 9c 및 도 9d는 도 9a에서 IXb-IXb, IXc-IXc 및 IXd-IXd 선을 따라 도시한 단면도이다.
도 7a, 도 7b, 도 7c 및 도 7d에서 보는 바와 같이, 도 5a 내지 도 5d에 도시된 기판(100)의 상부에 투명 도전막인 ITO막(800) 및 빛에 조사된 부분이 남는 음성의 감광성 레지스트(1000)를 적층하고, 기판(100)의 하부면에서 빛을 조사하는 배면 노광을 실시한다. 그러면, 게이트 패턴(200, 210, 220), 데이터 패턴(600, 610, 620, 630), 유지 용량용 패턴(900, 910) 및 유지 용량용 전극(640)은 기판(100)의 하부로부터 입사하는 빛을 차단하기 때문에, 음성의 감광성 레지스트(1000)에 빛이 조사되지 않는 부분은 도 7a, 도 7b, 도 7c 및 도 7d에서는 빗금친 부분이 된다.
그러나, 이렇게 배면 노광만을 실시하여 ITO막(800)을 패터닝하는 경우에는 도 7a, 도 7b, 도 7c 및 도 7d에서 보는 바와 같이 화소 전극이 두 부분(A, B)으로 나뉘어 서로 연결되지 못할 뿐아니라 드레인 전극(620)과도 연결되지 못하여 신호를 인가받을 수 없다. 또한, 게이트 패드(220) 및 데이터 패드(630)의 상부에는 ITO막(800)이 남지 않고 그 주위에만 ITO막이 남게된다. 그러므로, 드레인 전극(620), 유지 용량용 배선(900) 중 데이터선(600)과 중첩되는 부분을 제외한 나머지 부분, 게이트 패드(220) 및 데이터 패드(630)에 대응하는 부분에 개구부 패턴이 형성되어 있는 제1 마스크를 이용하여 기판(100)의 전면에서 노광하고 현상하면, 표시 영역 안에서는 화소 전극에 해당하는 모양으로 레지스트 패턴이 남지만, 표시 영역밖에는 모든 영역에 레지스트막이 존재한다. 레지스트 패턴을 식각 마스크로 ITO막(800)을 식각하면 도 8a, 8b, 8c 및 도 8d에서 보는 바와 같이 표시 영역의 화소 전극(810)과 표시 영역 바깥의 ITO 패턴(850)이 형성된다. 도 8a에서 빗금친 부분은 ITO막이 제거된 부분이다.
이와 같이, 음성의 감광성 레지스트를 사용하여 화소 전극(810)을 형성하면, 양성의 감광성 레지스트를 사용하여 마스크를 이용한 전면 노광만으로 화소 전극(810)을 형성하는 경우보다 앞에서 설명한 바와 같이 화소 불량이 감소한다.
여기서, 유지 용량용 배선(900)과 화소 전극(810)과 연결된 유지 용량용 전극(640)이 만드는 축전기의 유지 용량이 충분히 확보되지 않는 경우에는 도 8a 및 도 8b에서 보는 바와 같이 화소 전극(810)이 전단의 게이트선(200)과 충분히 중첩하도록 제1 마스크를 제작하여 화소 전극(810)을 형성할 수도 있다. 여기에서, 전단의 게이트선이란 이웃하는 상부의 화소 전극(810)에 주사 신호를 인가하는 게이트선(200)을 말한다.
앞에서 언급한 공정에서는 배면 노광을 먼저 실시한 후 제1 마스크를 이용한 전면 노광을 실시하여 화소 전극(810) 및 ITO 패턴(850)을 형성하였지만, 제1 마스크를 이용한 전면 노광을 먼저 실시하고 배면 노광을 나중에 실시하여 화소 전극(810) 및 ITO 패턴(850)을 형성할 수도 있다.
그러나, 이때 도 8a, 도 8c 및 도 8d에서 보는 바와 같이, 표시 영역밖에는 ITO패턴(850)이 전면적으로 남게 된다. 그러므로 게이트 패드(220) 및 데이터 패드(630)의 상부에만 ITO막을 남기는 공정이 필요하다.
따라서, 도 9a, 도 9b, 도 9c 및 도 9d에서 보는 바와 같이, 기판(100)의 상부에 양성의 감광성 레지스트(2000)를 도포하고, 표시 영역과 게이트 패드(220) 및 데이터 패드(630)에 대응하는 부분을 가리는 제2 마스크를 이용하여 전면 노광을 실시한다. 이때, 제2 마스크에는 서로 인접한 화소 전극(810)끼리 단락되는 것을 확실하게 방지하기 위해 화소 전극(810)을 가리고 화소 전극(810) 사이만이 빛에 노출되도록 패턴이 형성될 수도 있다. 도 9a, 도 9b, 도 9c 및 도 9d에서 빗금친 부분은 빛이 조사되지 않는 부분을 나타낸 것으로 양성의 감광성 레지스트(2000)가 남는 부분이며, 결과적으로 남겨진 감광성 레지스트(2000)를 마스크로 하여 ITO를 식각하면 도 1, 도 3 및 도 4에서와 같은 게이트 패드용 ITO 전극(820)과 데이터 패드용 ITO 전극(830)을 얻을 수 있다.
여기서, 전면 노광이란 기판(100)의 상부에서 빛을 조사하는 것이며, 배면 노광을 기판(100)의 하부에서 빛을 조사하는 것을 의미한다.
이렇게 게이트 패드용 ITO 전극(820)과 데이터 패드용 ITO 전극(830)을 형성하기 위하여 제2 마스크를 이용하는 경우에는 도 9a 및 도 9b에서 보는 바와 같이, 화소 전극(810)들의 사이를 노광 패터닝하여 화소 전극(810)끼리 단락되는 불량을 확실히 제거하여 공정 수율을 향상시킬 수 있다.
이렇게 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 음성의 감광성 레지스트를 사용하고 배면 노광으로 화소 전극(810)을 형성하면 화소 전극(810)과 게이트선(200) 및 데이트선(600)은 자기 정렬(self-aligned) 구조가 된다.
그러므로, 데이터선(600)과 화소 전극(810) 사이에서 발생하는 기생 용량을 최소화할 수 있으며, 이에 따라 기생 용량을 줄이기 위해 두껍게 형성했던 보호막(700)의 두께를 얇게 할 수 있다.
또한, 비용을 줄이기 위하여 양성의 감광성 레지스트를 사용하는 단계를 생략하고 배면 노광 및 전면 노광과 제1 마스크만을 사용하여 형성할 수도 있다. 이를 도 5a 내지 도 5d 및 도 10a 내지 도 10d를 참조하여 상세하게 설명하면 다음과 같다.
여기서, 도 10a는 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 10b는 액정 표시 장치용 박막 트랜지스터 기판에서 화소부의 구조를 도시한 단면도이고, 도 10c는 액정 표시 장치용 박막 트랜지스터 기판에서 게이트 패드부의 구조를 도시한 단면도이고, 도 10d는 액정 표시 장치용 박막 트랜지스터 기판에서 데이터 패드부의 구조를 도시한 단면도이다.
또한, 도 10b, 도 10c 및 도 10d는 도 10a에서 Xb-Xb, Xc-Xc 및 Xd-Xd 선을 따라 도시한 단면도이다.
도 5a 내지 도 5d에서 도시한 기판(100)의 상부에 ITO막(800) 및 음성의 감광성 레지스트(1000)를 적층한 다음 배면 노광을 실시한다. 이때, 패드(220, 630, 910)가 형성되어 있는 표시 영역밖에는 빛을 차단할 수 있는 플레이트(plate)를 기판(100)의 하부에 정렬한 다음 배면 노광을 실시한다. 그러면, 화소부 또는 표시 영역에서 음성의 감광성 레지스트(1000)에 빛이 조사되는 부분은 도 10a 및 도 10b에서 빗금친 부분이 된다. 이때, 패드(220, 630, 910)가 형성되어 있는 표시 영역밖에는 플레이트에 의해 빛이 차단되었기 때문에 도 10a, 도 10c 및 도 10d에서 보는 바와 같이 빛이 조사되지 않은 상태로 음성의 감광성 레지스트(1000)가 남게 된다. 이어, 드레인 전극(620), 데이터선(600)과 중첩되는 부분을 제외한 유지 용량용 배선(900), 게이트 패드(220), 데이터 패드(630) 및 전단의 게이트선(200)에 대응하는 부분에 개구부 패턴이 형성되어 있는 제1 마스크를 이용하여 노광 공정을 실시하고 ITO막(800)을 패터닝하면 도 1, 도3 및 도 4에서 보는 바와 같은 게이트 패드용 ITO 전극(820)과 데이터 패드용 ITO 전극(830)을 형성할 수 있다.
이러한 경우에도, 노광 순서를 바꾸어 제1 마스크를 이용하여 전면 노광을 먼저 실시하고, 플레이트를 이용한 배면 노광을 나중에 실시하더라도 동일한 구조의 박막 트랜지스터 기판을 제작할 수 있다.
한편, 유지 용량용 ITO 전극(840)은 게이트 패드용 ITO 전극(820)과 동일한 제조 공정을 통하여 형성된다.
여기서, 유지 용량이 화소 전극(810)과 전단의 게이트선(200)의 중첩으로도 충분히 확보된다면, 별도의 유지 용량용 패턴(900, 910) 및 유지 용량용 전극(640)을 형성하지 않아도 된다. 이때, 유지 용량이 불충분하다면, 유지 용량용 전극(640)을 전단의 게이트선(200)과 중첩되도록 형성하여 유지 용량을 늘려줄 수도 있다. 이러한 구조를 상세하게 설명하면 다음과 같다.
도 11은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 평면도이고, 도 12는 도 11에서 XII-XII 부분을 도시한 단면도이다. 여기서, 도 1 내지 도 4의 도면 부호와 동일한 도면 부호는 동일한 기능을 가진다.
대부분의 구조는 도 1 및 도 2의 구조와 동일하지만, 유지 용량용 패턴이 없으며, 유지 용량용 전극(640)이 전단의 게이트선(200)의 게이트 절연층(300) 위에 형성되어 있으며, 접촉 구멍(750)을 통하여 화소 전극(810)과 연결되어 있다.
여기서, 게이트 패드와 데이터 패드의 구조는 도 3 및 도 4와 동일하여 생략하였다.
따라서, 본 발명에 따른 액정 표시 장치의 제조 방법에서는 음성의 감광성 레지스트를 사용하여 화소 전극을 형성함으로써 화소 불량을 줄일 수 있어 제품의 질을 향상시킬 수 있다. 배면 노광으로 화소 전극을 형성함으로써 개구율을 확보하면서 화소 전극과 데이터선을 자기 정합의 구조로 형성하여 이들 사이에서 발생하는 기생 용량을 최소화할 수 있으며, 이로 인하여 절연막의 두께를 최소로 하여 유지 용량을 확보할 수 있다. 이때, 스테퍼를 사용하더라도 기생 용량은 기판의 전면에서 균일하므로 스티치 불량이 사라진다.

Claims (12)

  1. 게이트선 및 게이트 전극을 포함하는 게이트 패턴, 상기 게이트 전극에 대응하는 부분의 채널층, 상기 채널층과 상기 게이트 패턴 사이의 게이트 절연층, 상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선 및 상기 채널층과 연결된 소스/드레인 전극을 포함하는 데이터 패턴이 형성되어 있는 투명 기판 위에 보호막을 적층하는 단계,
    상기 보호막을 패터닝하여 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계,
    투명 도전막과 음성의 감광성 레지스트를 차례로 적층하는 단계,
    상기 제1 접촉 구멍 및 상기 화소 영역 위의 상기 음성의 감광성 레지스트를 노출시키는 제1 개구부 패턴이 형성되어 있는 제1 마스크를 이용하여 상기 기판의 전면에서 빛을 조사하는 전면 노광을 실시하는 단계,
    상기 음성의 감광성 레지스트를 식각 마스크로 하여 상기 투명 도전막을 식각하여 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 게이트 패턴은 상기 게이트선과 연결되어 있으며 상기 화소 영역의 집합으로 이루어진 표시 영역밖에 형성되어 있는 게이트 패드를 더 포함하고, 상기 데이터 패턴은 상기 데이터선과 연결되어 있으며 상기 표시 영역밖에 형성되어 있는 데이터 패드를 더 포함하고,
    상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 제1 마스크에는 상기 제2 및 제3 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 제2 개구부 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 기판 위에 상기 게이트선과 평행한 유지 용량용 배선과 상기 유지 용량용 배선과 연결되어 있는 유지 용량용 패드를 포함하는 유지 용량용 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 게이트 절연막을 사이에 두고 상기 유지 용량용 배선과 중첩되는 유지 용량용 전극을 형성하는 단계,
    상기 유지 용량용 전극을 노출시키는 제2 접촉 구멍을 상기보호막에 형성하는 단계,
    상기 화소 전극은 상기 제2 접촉 구멍을 통하여 상기 유지 용량용 전극과 연결되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 게이트 절연막을 사이에 두고 상기 게이트선과 중첩되는 유지 용량용 전극을 형성하는 단계,
    상기 유지 용량용 전극의 일부를 노출시키는 제2 접촉 구멍을 상기 보호막에 형성하는 단계,
    상기 화소 전극은 상기 제2 접촉 구멍을 통하여 상기 유지 용량용 전극과 연결되고, 상기 제1 마스크에는 상기 제2 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 게이트선 및 게이트 전극을 포함하는 게이트 패턴, 상기 게이트 전극에 대응하는 부분의 채널층, 상기 채널층과 상기 게이트 패턴 사이의 게이트 절연층, 상기 게이트선과 절연되어 교차하여 화소 영역을 정의하는 데이터선 및 상기 채널층과 연결된 소스/드레인 전극을 포함하는 데이터 패턴이 형성되어 있는 투명 기판 위에 보호막을 적층하는 단계,
    상기 보호막을 패터닝하여 상기 드레인 전극의 일부를 드러내는 제1 접촉 구멍을 형성하는 단계,
    투명 도전막과 음성의 감광성 레지스트를 차례로 적층하는 단계,
    상기 기판의 배면을 통하여 빛을 조사하는 배면 노광을 실시하는 단계,
    상기 제1 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 제1 개구부 패턴이 형성되어 있는 제1 마스크를 이용하여 상기 기판의 전면에서 빛을 조사하는 전면 노광을 실시하는 단계,
    상기 음성의 감광성 레지스트를 식각 마스크로 하여 상기 투명 도전막을 식각하여 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 게이트 패턴은 상기 게이트선과 연결되어 있으며 상기 화소 영역의 집합으로 이루어진 표시 영역밖에 형성되어 있는 게이트 패드를 더 포함하고, 상기 데이터 패턴은 상기 데이터선과 연결되어 있으며 상기 표시 영역밖에 형성되어 있는 데이터 패드를 더 포함하고,
    상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 표시 영역 밖의 상기 음성의 감광성 레지스트는 상기 배면 노광시 빛에 조사되지 않으며,
    상기 제1 마스크에는 상기 제2 및 제3 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 제2 개구부 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제6항에서,
    상기 게이트 패턴은 상기 게이트선과 연결되어 있으며 상기 화소 영역의 집합으로 이루어진 표시 영역밖에 형성되어 있는 게이트 패드를 더 포함하고, 상기 데이터 패턴은 상기 데이터선과 연결되어 있으며 상기 표시 영역밖에 형성되어 있는 데이터 패드를 더 포함하고,
    상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 표시 영역 밖의 상기 음성의 감광성 레지스트는 상기 배면 노광시 빛에 조사되고,
    상기 제1 마스크에는 상기 제2 및 제3 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 제2 개구부 패턴이 형성되어 있고,
    상기 화소 전극 형성시 상기 화소 전극과 분리되어 있으며 상기 화소 영역밖에 위치한 제1 투명막 패턴이 형성되며,
    상기 음성의 감광성 레지스트를 제거하는 단계,
    상기 제1 투명막, 상기 화소 전극 및 상기 보호막 상부에 양성의 감광성 레지스트를 적층하는 단계,
    상기 제2 및 제3 접촉 구멍 상부의 상기 양성의 감광성 레지스트를 가리는 패턴이 형성되어 있는 제2 마스크를 이용하여 상기 양성의 감광성 레지스트를 전면 노광 단계,
    상기 양성의 감광성 레지스트를 식각 마스크로 하여 상기 제1 투명막 패턴 및 상기 화소 전극을 식각하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
  9. 제8항에서,
    상기 제2 마스크에는 상기 화소 전극들 사이 위의 상기 양성의 감광성 레지스트를 노출시키는 제3 개구부 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제6항에서,
    상기 기판 위에 상기 게이트선과 평행한 유지 용량용 배선과 상기 유지 용량용 배선과 연결되어 있는 유지 용량용 패드를 포함하며 상기 게이트 절연막을 사이에 두고 상기 데이터선과 일부 중첩되는 유지 용량용 패턴을 형성하는 단계를 더 포함하며,
    상기 제1 마스크에는 상기 유지 용량용 배선 중 상기 데이터선과 상기 유지 용량용 배선이 중첩되는 부분을 제외한 나머지 부분을 노출시키는 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 게이트 절연막을 사이에 두고 상기 유지 용량용 배선과 중첩되는 유지 용량용 전극을 형성하는 단계,
    상기 유지 용량용 전극을 노출시키는 제2 접촉 구멍을 상기 보호막에 형성하는 단계,
    상기 화소 전극은 상기 제2 접촉 구멍을 통하여 상기 유지 용량용 전극과 연결되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제6항에서,
    상기 게이트 절연막을 사이에 두고 상기 게이트선과 중첩되는 유지 용량용 전극을 형성하는 단계,
    상기 유지 용량용 전극의 일부를 노출시키는 제2 접촉 구멍을 상기 보호막에 형성하는 단계,
    상기 화소 전극은 상기 제2 접촉 구멍을 통하여 상기 유지 용량용 전극과 연결되고, 상기 제1 마스크에는 상기 제2 접촉 구멍 위의 상기 음성의 감광성 레지스트를 노출시키는 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019980016708A 1998-05-11 1998-05-11 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100590742B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980016708A KR100590742B1 (ko) 1998-05-11 1998-05-11 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US09/105,732 US6022753A (en) 1998-05-11 1998-06-26 Manufacturing methods of liquid crystal displays
US10/071,647 USRE38901E1 (en) 1998-05-11 2002-02-08 Manufacturing methods of liquid crystal displays
US11/141,675 USRE41426E1 (en) 1998-05-11 2005-05-31 Manufacturing methods of liquid crystal displays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016708A KR100590742B1 (ko) 1998-05-11 1998-05-11 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990084732A true KR19990084732A (ko) 1999-12-06
KR100590742B1 KR100590742B1 (ko) 2007-04-25

Family

ID=19537194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016708A KR100590742B1 (ko) 1998-05-11 1998-05-11 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (2)

Country Link
US (3) US6022753A (ko)
KR (1) KR100590742B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843301B1 (ko) * 2000-02-22 2008-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR100914588B1 (ko) * 2006-04-07 2009-08-31 우 옵트로닉스 코포레이션 액정 표시 장치의 하부기판 제조방법
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10281817B2 (en) 2016-09-27 2019-05-07 Samsung Display Co., Ltd. Method of manufacturing imprint master template
KR102131047B1 (ko) * 2019-01-09 2020-07-07 성균관대학교산학협력단 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333179B1 (ko) * 1998-06-30 2002-08-24 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자및그의제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100321925B1 (ko) 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR20000076864A (ko) * 1999-03-16 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 능동 소자 어레이 기판의 제조 방법
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR100312260B1 (ko) * 1999-05-25 2001-11-03 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
US6338988B1 (en) * 1999-09-30 2002-01-15 International Business Machines Corporation Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
TW437096B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
KR20010082831A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치의 제조방법
US6583829B2 (en) * 2000-03-06 2003-06-24 Hitachi, Ltd. Liquid crystal display having an opening in each pixel electrode corresponding to each storage line
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6653159B2 (en) * 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
CN1333432C (zh) * 2003-08-21 2007-08-22 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
KR20060069081A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101055209B1 (ko) * 2004-12-30 2011-08-08 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101137873B1 (ko) * 2005-04-11 2012-04-20 엘지디스플레이 주식회사 패드전극 형성방법, 그를 이용한 액정표시소자의 제조방법,및 그 방법에 의해 제조된 액정표시소자
TWI345313B (en) * 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
KR101279596B1 (ko) * 2006-09-18 2013-06-28 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
CN100499138C (zh) * 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR101575175B1 (ko) * 2008-12-24 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 기판
TWI511200B (zh) * 2013-07-25 2015-12-01 Ye Xin Technology Consulting Co Ltd 顯示面板製作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
US5198377A (en) * 1987-07-31 1993-03-30 Kinya Kato Method of manufacturing an active matrix cell
GB2213974A (en) * 1987-12-16 1989-08-23 Philips Electronic Associated Liquid crystal display devices
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH0553139A (ja) * 1991-08-26 1993-03-05 Nec Corp 薄膜トランジスタ素子アレイ
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
JPH09105952A (ja) 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법
US5733804A (en) * 1995-12-22 1998-03-31 Xerox Corporation Fabricating fully self-aligned amorphous silicon device
JP3462666B2 (ja) * 1996-07-09 2003-11-05 シャープ株式会社 液晶表示装置の製造方法
KR0169444B1 (ko) * 1996-07-11 1999-01-15 김광호 표시 장치
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843301B1 (ko) * 2000-02-22 2008-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100914588B1 (ko) * 2006-04-07 2009-08-31 우 옵트로닉스 코포레이션 액정 표시 장치의 하부기판 제조방법
US10281817B2 (en) 2016-09-27 2019-05-07 Samsung Display Co., Ltd. Method of manufacturing imprint master template
KR102131047B1 (ko) * 2019-01-09 2020-07-07 성균관대학교산학협력단 박막트랜지스터를 포함하는 평판 디스플레이 픽셀의 자기정렬 제조방법

Also Published As

Publication number Publication date
USRE38901E1 (en) 2005-11-29
USRE41426E1 (en) 2010-07-13
KR100590742B1 (ko) 2007-04-25
US6022753A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
KR100590742B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
JP4342217B2 (ja) 表示装置用アレイ基板及びその製造方法
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100364771B1 (ko) 액정표시장치의구조및제조방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100560974B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100646790B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100961948B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100796802B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100543033B1 (ko) 액정표시장치의제조방법
KR100345960B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100590754B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee