JP3462666B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP3462666B2 JP3462666B2 JP17909496A JP17909496A JP3462666B2 JP 3462666 B2 JP3462666 B2 JP 3462666B2 JP 17909496 A JP17909496 A JP 17909496A JP 17909496 A JP17909496 A JP 17909496A JP 3462666 B2 JP3462666 B2 JP 3462666B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- display device
- insulating film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に関する。 【０００２】 【従来の技術】液晶表示装置は、電極の形成された２枚
の基板によって液晶分子を挾持し、両基板の電極間に電
気信号を印加することによって、バックライトより入射
する光の透過率を変化させて情報を表示するものであ
る。この液晶表示装置は、ブラウン管方式と比較して、
薄型、軽量、低消費電力であることを特徴としており、
卓上パーソナル情報端末機器やアミューズメント機器等
に搭載されている。 【０００３】この液晶表示装置は、高精細化、高画質化
の要望が高いため、現在では薄膜トランジスタ（以下Ｔ
ＦＴという）等の能動素子を備えたアクティブマトリク
ス型液晶表示装置が主流となっている。このアクティブ
マトリクス型液晶表示装置において、現在画素の開口率
を大きくするための開発が盛んに行われている。画素の
開口率を大きくすることは、バックライトより入射する
光の透過率が向上するために、 バックライト光の明るさを抑え、更なる低消費電力化
が図れること、 同じバックライトを用いた場合にはより明るい表示が
得られること、 等の利点を得ることができる。 【０００４】画素の開口率を大きくするために、画素電
極を開口部一杯まで広げた構造を有するアクティブマト
リクス型液晶表示装置について図７乃至図１０を用いて
説明する。 【０００５】図７は従来のアクティブマトリクス型液晶
表示装置のアクティブマトリクス基板における１画素分
の平面図であり、図８は図７におけるＣ−Ｃ断面図であ
り、図９は図７におけるＤ−Ｄ断面図であり、図１０は
図７におけるＥ−Ｅ断面図である。 【０００６】図７乃至図１０において、１０１は絶縁基
板、１０２はゲート信号線、１０３はソース信号線、１
０４は容量配線、１０５は画素電極である。この従来の
アクティブマトリクス型液晶表示装置のアクティブマト
リクス基板の製造方法について、図７乃至図１０を用い
て以下に説明する。 【０００７】まず、絶縁基板１０１上にゲート信号線１
０２及び容量配線１０４を形成し、少なくともこれらを
覆うようにゲート絶縁膜１０６を形成する。その後、Ｔ
ＦＴを形成する箇所に半導体層１０７、チャネル保護層
１０８、ソース電極１０９、ドレイン電極１１０を形成
し、該ソース電極１０９と接続されるソース信号線１０
３、及びドレイン電極１１０と接続される接続電極１１
５を形成した後、基板全面にわたって層間絶縁膜１１６
を形成する。さらに、該層間絶縁膜１１６の上に形成さ
れる画素電極１０５と前記接続電極１１５とのコンタク
トを取るために、前記層間絶縁膜１１６にコンタクトホ
ール１１７を設け、画素電極１０５を形成していた。 【０００８】なお、前記接続電極１１５の一部、及び前
記ソース信号線１０３は、透明導電配線１１１と金属配
線１１２とを積層させて形成されている。 【０００９】また、前記画素電極１０５は、従来次のよ
うな手順で形成していた。まず、層間絶縁膜１１６及び
コンタクトホール１１７を形成した後、ＩＴＯ等の透明
導電膜を成膜し、さらにポジ型のレジストを塗布する。
次に、ステッパー等の露光装置によって、ゲート信号線
１０２及びソース信号線１０３に対してアライメントし
ながら露光マスクをセットし、上部より露光する。続い
て該露光パターンに従って前記透明導電膜をエッチング
し、画素電極１０５としていた。 【００１０】このとき、前記画素電極１０５は図７に示
されたように前記ゲート信号線１０２及びソース信号線
１０３によって囲まれる領域一杯に形成されており、な
お画素電極１０５形成時のアライメントずれ及びエッチ
ング時のシフトを考慮して、図９及び図１０に示される
ように前記ゲート信号線１０２及びソース信号線１０３
とわずかに重なるように形成されていた。 【００１１】 【発明が解決しようとする課題】ところで、近年液晶表
示装置の大型化に伴い、基板サイズも大型化されてきて
いるが、大型基板に対して従来技術のように画素電極１
０５を形成しようとすると、ステッパー等の露光装置を
用いた場合、露光マスクのアライメント精度を厳しくし
なければ、ショット毎に前記ゲート信号線１０２及びソ
ース信号線１０３と前記画素電極１０５とが前記層間絶
縁膜１１６を介して形成される容量成分にばらつきが生
じるためブロック分かれが発生してしまい、表示ムラに
よる表示品位の低下が著しくなってしまうという問題点
があった。 【００１２】本発明は、上記問題点を解決するためにな
されたものであり、大型基板に対してもブロック分かれ
が生じない液晶表示装置の製造方法を提供するものであ
る。 【００１３】 【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置の製造方法は、マトリクス状に形成された
スイッチング素子と、該スイッチング素子を制御するゲ
ート信号線と、該スイッチング素子にデータ信号を供給
し、前記ゲート信号線に直交するように形成されたソー
ス信号線と、前記ゲート信号線に平行となるように形成
された容量配線と、前記スイッチング素子、ゲート信号
線及びソース信号線の上に形成された層間絶縁膜と、該
層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタ
クトホールを介して前記スイッチング素子に接続される
画素電極と、を備えたアクティブマトリクス基板を有す
る液晶表示装置の製造方法において、基板上にスイッチ
ング素子、ゲート信号線、ソース信号線、容量配線及び
層間絶縁膜を形成した後、該層間絶縁膜上に透明電極及
びネガ型レジストをこの順に形成する工程と、前記スイ
ッチング素子、ゲート信号線、ソース信号線及び容量配
線をマスクとして前記基板を背面露光する工程と、少な
くとも前記容量配線部に対応する部分にスリットが設け
られたマスクを用いて前記基板を上面露光する工程と、
を含むことを特徴とするものである。 【００１４】 【００１５】以下、上記構成による作用について説明す
る。 【００１６】 【００１７】本発明の液晶表示装置の製造方法によれ
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、少なくとも前記容量配線部に対応する部分
にスリットが設けられた露光マスクを用いて前記基板を
上面露光する工程と、を含むことによって本発明の液晶
表示装置を得ることができる。 【００１８】 【発明の実施の形態】本発明の実施形態について図１乃
至図６を用いて説明する。 【００１９】図１は本実施形態の液晶表示装置における
アクティブマトリクス基板の平面図を示す図であり、図
２は図１におけるＡ−Ａ断面図である。図１において、
１は絶縁基板、２はゲート信号線、３はソース信号線、
４は容量配線、５は画素電極である。図２において、６
はゲート絶縁膜、７は半導体層、８はチャネル保護層、
９はソース電極、１０はドレイン電極、１１は金属配
線、１２は透明導電配線、１３は接続電極、１４は層間
絶縁膜、１５はコンタクトホールである。 【００２０】前記半導体層７は通常ａ−Ｓｉを用いて形
成される。また、前記ソース電極９及びドレイン電極１
０は通常ｎ+型ａ−Ｓｉを用いて形成される。 【００２１】また、前記層間絶縁膜１４は、ＳｉＯ2や
ＳｉＮX等の無機絶縁膜や、アクリル系樹脂やポリイミ
ド系樹脂等の有機絶縁膜を用いることができる。なお、
層間絶縁膜１４に有機絶縁膜を用いた場合わずかに着色
されていることがあるが、これは層間絶縁膜１４のパタ
ーニング後、全面露光処理を行うことによって透明化す
ることができる。なお、このような透明化の処理は化学
的にも行うことが可能である。 【００２２】次に、本実施形態における液晶表示装置の
アクティブマトリクス基板の製造方法について説明す
る。なお、図３は図１のＢ−Ｂ断面における製造工程を
示す図であり、図４、図５は製造途中のアクティブマト
リクス基板の平面図である。 【００２３】まず、絶縁基板１上にゲート信号線２及び
容量配線４を形成し、少なくともこれらを覆うようにゲ
ート絶縁膜６を形成する。その後、ＴＦＴを形成する箇
所に半導体層７、チャネル保護層８、ソース電極９、ド
レイン電極１０を形成し、該ソース電極９と接続される
ソース信号線３、及びドレイン電極１０と接続される接
続電極１３を形成した後、基板全面にわたって層間絶縁
膜１４を形成する。さらに、該層間絶縁膜１４の上に形
成される画素電極５と前記接続電極１３とのコンタクト
を取るために、前記層間絶縁膜１４にコンタクトホール
１５を設ける。ここまでの工程は従来と同じである。 【００２４】次に、図３（ａ）に示されるように、前記
コンタクトホール１５が設けられた層間絶縁膜１４上全
面に画素電極５となる透明導電膜をスパッタ法等によっ
て形成する。 【００２５】続いて、図３（ｂ）に示されるように、ネ
ガ型レジスト１６をスピン塗布法等によって塗布した
後、基板の背面側からゲート信号線２、ソース信号線３
（図示せず）、容量配線４等をマスクとして光１７を照
射し背面露光を行う。このとき、前記ネガ型レジスト１
６は感光部１８と非感光部１９とに分かれる。この時点
では、図４の斜線部に示すように、画素電極となる透明
導電膜のうち容量配線と重なる部分を除いた箇所につい
てパターニングが可能となる。 【００２６】なお、このとき背面から照射する光１７の
強度を調節することによって、従来の技術において図
９、図１０に示したように、前記ゲート信号線２及びソ
ース信号線３と画素電極５とをわずかに重ね合わせるこ
とが可能となる。本実施形態においては、前記光１７に
ｇ線及びｈ線等を用いてオーバー露光すれば、前記ゲー
ト信号線２及びソース信号線３と画素電極５とを１〜３
μｍ重ねることができた。また、この重なり量は基板全
体において均一となるので、ブロック分かれなどの表示
不良を起こすことはない。 【００２７】次に、図３（ｃ）に示されるように、前記
容量配線４に対応する部分にスリットが設けられた露光
マスク２０を基板上面に配置し、該スリットを容量配線
４に対応する位置にくるようにアライメントし、該露光
マスク２０越しに光１７を照射する。これにより、前記
非感光部１９のうち、画素電極５となる透明導電膜に対
応する部分は感光されることとなる。この時点におい
て、図５の斜線部に示すように前記画素電極の一画素分
全てがパターニング可能となる。 【００２８】ここで、大型基板に対して本実施形態の液
晶表示装置の製造方法を適用した場合、露光マスク２０
を用いる必要があるが、この露光マスク２０は従来の画
素電極をパターニングする際に用いた露光マスクと違っ
て、該露光マスク２０によってパターニングされる画素
電極の領域が、ゲート信号線２とは重なり量は全くな
く、ソース信号線３との重なり量も非常に小さいため、
ショット毎にこの重なり量がずれたとしても表示上は問
題なく、ブロック分かれが生じることはない。 【００２９】このとき、前記ゲート信号線２とソース信
号線３との交差部近傍に画素電極５から独立した透明導
電膜が残るが、これはアクティブマトリクス基板と対向
させる対向基板に形成されるブラックマスクで覆うよう
にしても良いし、露光マスク２０に別途スリットを設け
て、画素電極を図６の斜線部に示すようにパターニング
しても良い。 【００３０】また、表示領域以外の基板周辺部におい
て、不要な箇所に対する透明導電膜の膜残りを防ぐた
め、背面露光時に前記基板周辺部を感光させないような
露光マスクを用いても良い。 【００３１】このようにして製造されたアクティブマト
リクス基板を有する液晶表示装置においては、ブロック
分かれの発生しない良好な表示を得ることができた。 【００３２】なお、上述した液晶表示装置の製造方法に
おいて、背面露光と上面露光とを連続して処理すること
ができる露光装置を用いれば、高い生産性のもとで液晶
表示装置を製造することができる。また、本実施形態に
おいては、背面露光を行った後に上面露光を行ったが、
この順序は特に限定されるものではない。さらに、背面
露光と上面露光とは同時に行うようにしても良い。 【００３３】 【発明の効果】本発明の液晶表示装置の製造方法によれ
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、前記容量配線部に対応する部分にスリット
が設けられた露光マスクを用いて前記基板を上面露光す
る工程と、を含むことによって本発明の液晶表示装置を
容易に得ることができる。 【００３４】 【００３５】 【００３６】従って、大幅な生産コストの増大を招くこ
となく開口率の高い液晶表示装置を製造することができ
るという効果を奏する。
造方法に関する。 【０００２】 【従来の技術】液晶表示装置は、電極の形成された２枚
の基板によって液晶分子を挾持し、両基板の電極間に電
気信号を印加することによって、バックライトより入射
する光の透過率を変化させて情報を表示するものであ
る。この液晶表示装置は、ブラウン管方式と比較して、
薄型、軽量、低消費電力であることを特徴としており、
卓上パーソナル情報端末機器やアミューズメント機器等
に搭載されている。 【０００３】この液晶表示装置は、高精細化、高画質化
の要望が高いため、現在では薄膜トランジスタ（以下Ｔ
ＦＴという）等の能動素子を備えたアクティブマトリク
ス型液晶表示装置が主流となっている。このアクティブ
マトリクス型液晶表示装置において、現在画素の開口率
を大きくするための開発が盛んに行われている。画素の
開口率を大きくすることは、バックライトより入射する
光の透過率が向上するために、 バックライト光の明るさを抑え、更なる低消費電力化
が図れること、 同じバックライトを用いた場合にはより明るい表示が
得られること、 等の利点を得ることができる。 【０００４】画素の開口率を大きくするために、画素電
極を開口部一杯まで広げた構造を有するアクティブマト
リクス型液晶表示装置について図７乃至図１０を用いて
説明する。 【０００５】図７は従来のアクティブマトリクス型液晶
表示装置のアクティブマトリクス基板における１画素分
の平面図であり、図８は図７におけるＣ−Ｃ断面図であ
り、図９は図７におけるＤ−Ｄ断面図であり、図１０は
図７におけるＥ−Ｅ断面図である。 【０００６】図７乃至図１０において、１０１は絶縁基
板、１０２はゲート信号線、１０３はソース信号線、１
０４は容量配線、１０５は画素電極である。この従来の
アクティブマトリクス型液晶表示装置のアクティブマト
リクス基板の製造方法について、図７乃至図１０を用い
て以下に説明する。 【０００７】まず、絶縁基板１０１上にゲート信号線１
０２及び容量配線１０４を形成し、少なくともこれらを
覆うようにゲート絶縁膜１０６を形成する。その後、Ｔ
ＦＴを形成する箇所に半導体層１０７、チャネル保護層
１０８、ソース電極１０９、ドレイン電極１１０を形成
し、該ソース電極１０９と接続されるソース信号線１０
３、及びドレイン電極１１０と接続される接続電極１１
５を形成した後、基板全面にわたって層間絶縁膜１１６
を形成する。さらに、該層間絶縁膜１１６の上に形成さ
れる画素電極１０５と前記接続電極１１５とのコンタク
トを取るために、前記層間絶縁膜１１６にコンタクトホ
ール１１７を設け、画素電極１０５を形成していた。 【０００８】なお、前記接続電極１１５の一部、及び前
記ソース信号線１０３は、透明導電配線１１１と金属配
線１１２とを積層させて形成されている。 【０００９】また、前記画素電極１０５は、従来次のよ
うな手順で形成していた。まず、層間絶縁膜１１６及び
コンタクトホール１１７を形成した後、ＩＴＯ等の透明
導電膜を成膜し、さらにポジ型のレジストを塗布する。
次に、ステッパー等の露光装置によって、ゲート信号線
１０２及びソース信号線１０３に対してアライメントし
ながら露光マスクをセットし、上部より露光する。続い
て該露光パターンに従って前記透明導電膜をエッチング
し、画素電極１０５としていた。 【００１０】このとき、前記画素電極１０５は図７に示
されたように前記ゲート信号線１０２及びソース信号線
１０３によって囲まれる領域一杯に形成されており、な
お画素電極１０５形成時のアライメントずれ及びエッチ
ング時のシフトを考慮して、図９及び図１０に示される
ように前記ゲート信号線１０２及びソース信号線１０３
とわずかに重なるように形成されていた。 【００１１】 【発明が解決しようとする課題】ところで、近年液晶表
示装置の大型化に伴い、基板サイズも大型化されてきて
いるが、大型基板に対して従来技術のように画素電極１
０５を形成しようとすると、ステッパー等の露光装置を
用いた場合、露光マスクのアライメント精度を厳しくし
なければ、ショット毎に前記ゲート信号線１０２及びソ
ース信号線１０３と前記画素電極１０５とが前記層間絶
縁膜１１６を介して形成される容量成分にばらつきが生
じるためブロック分かれが発生してしまい、表示ムラに
よる表示品位の低下が著しくなってしまうという問題点
があった。 【００１２】本発明は、上記問題点を解決するためにな
されたものであり、大型基板に対してもブロック分かれ
が生じない液晶表示装置の製造方法を提供するものであ
る。 【００１３】 【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置の製造方法は、マトリクス状に形成された
スイッチング素子と、該スイッチング素子を制御するゲ
ート信号線と、該スイッチング素子にデータ信号を供給
し、前記ゲート信号線に直交するように形成されたソー
ス信号線と、前記ゲート信号線に平行となるように形成
された容量配線と、前記スイッチング素子、ゲート信号
線及びソース信号線の上に形成された層間絶縁膜と、該
層間絶縁膜の上に形成され、該層間絶縁膜を貫くコンタ
クトホールを介して前記スイッチング素子に接続される
画素電極と、を備えたアクティブマトリクス基板を有す
る液晶表示装置の製造方法において、基板上にスイッチ
ング素子、ゲート信号線、ソース信号線、容量配線及び
層間絶縁膜を形成した後、該層間絶縁膜上に透明電極及
びネガ型レジストをこの順に形成する工程と、前記スイ
ッチング素子、ゲート信号線、ソース信号線及び容量配
線をマスクとして前記基板を背面露光する工程と、少な
くとも前記容量配線部に対応する部分にスリットが設け
られたマスクを用いて前記基板を上面露光する工程と、
を含むことを特徴とするものである。 【００１４】 【００１５】以下、上記構成による作用について説明す
る。 【００１６】 【００１７】本発明の液晶表示装置の製造方法によれ
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、少なくとも前記容量配線部に対応する部分
にスリットが設けられた露光マスクを用いて前記基板を
上面露光する工程と、を含むことによって本発明の液晶
表示装置を得ることができる。 【００１８】 【発明の実施の形態】本発明の実施形態について図１乃
至図６を用いて説明する。 【００１９】図１は本実施形態の液晶表示装置における
アクティブマトリクス基板の平面図を示す図であり、図
２は図１におけるＡ−Ａ断面図である。図１において、
１は絶縁基板、２はゲート信号線、３はソース信号線、
４は容量配線、５は画素電極である。図２において、６
はゲート絶縁膜、７は半導体層、８はチャネル保護層、
９はソース電極、１０はドレイン電極、１１は金属配
線、１２は透明導電配線、１３は接続電極、１４は層間
絶縁膜、１５はコンタクトホールである。 【００２０】前記半導体層７は通常ａ−Ｓｉを用いて形
成される。また、前記ソース電極９及びドレイン電極１
０は通常ｎ+型ａ−Ｓｉを用いて形成される。 【００２１】また、前記層間絶縁膜１４は、ＳｉＯ2や
ＳｉＮX等の無機絶縁膜や、アクリル系樹脂やポリイミ
ド系樹脂等の有機絶縁膜を用いることができる。なお、
層間絶縁膜１４に有機絶縁膜を用いた場合わずかに着色
されていることがあるが、これは層間絶縁膜１４のパタ
ーニング後、全面露光処理を行うことによって透明化す
ることができる。なお、このような透明化の処理は化学
的にも行うことが可能である。 【００２２】次に、本実施形態における液晶表示装置の
アクティブマトリクス基板の製造方法について説明す
る。なお、図３は図１のＢ−Ｂ断面における製造工程を
示す図であり、図４、図５は製造途中のアクティブマト
リクス基板の平面図である。 【００２３】まず、絶縁基板１上にゲート信号線２及び
容量配線４を形成し、少なくともこれらを覆うようにゲ
ート絶縁膜６を形成する。その後、ＴＦＴを形成する箇
所に半導体層７、チャネル保護層８、ソース電極９、ド
レイン電極１０を形成し、該ソース電極９と接続される
ソース信号線３、及びドレイン電極１０と接続される接
続電極１３を形成した後、基板全面にわたって層間絶縁
膜１４を形成する。さらに、該層間絶縁膜１４の上に形
成される画素電極５と前記接続電極１３とのコンタクト
を取るために、前記層間絶縁膜１４にコンタクトホール
１５を設ける。ここまでの工程は従来と同じである。 【００２４】次に、図３（ａ）に示されるように、前記
コンタクトホール１５が設けられた層間絶縁膜１４上全
面に画素電極５となる透明導電膜をスパッタ法等によっ
て形成する。 【００２５】続いて、図３（ｂ）に示されるように、ネ
ガ型レジスト１６をスピン塗布法等によって塗布した
後、基板の背面側からゲート信号線２、ソース信号線３
（図示せず）、容量配線４等をマスクとして光１７を照
射し背面露光を行う。このとき、前記ネガ型レジスト１
６は感光部１８と非感光部１９とに分かれる。この時点
では、図４の斜線部に示すように、画素電極となる透明
導電膜のうち容量配線と重なる部分を除いた箇所につい
てパターニングが可能となる。 【００２６】なお、このとき背面から照射する光１７の
強度を調節することによって、従来の技術において図
９、図１０に示したように、前記ゲート信号線２及びソ
ース信号線３と画素電極５とをわずかに重ね合わせるこ
とが可能となる。本実施形態においては、前記光１７に
ｇ線及びｈ線等を用いてオーバー露光すれば、前記ゲー
ト信号線２及びソース信号線３と画素電極５とを１〜３
μｍ重ねることができた。また、この重なり量は基板全
体において均一となるので、ブロック分かれなどの表示
不良を起こすことはない。 【００２７】次に、図３（ｃ）に示されるように、前記
容量配線４に対応する部分にスリットが設けられた露光
マスク２０を基板上面に配置し、該スリットを容量配線
４に対応する位置にくるようにアライメントし、該露光
マスク２０越しに光１７を照射する。これにより、前記
非感光部１９のうち、画素電極５となる透明導電膜に対
応する部分は感光されることとなる。この時点におい
て、図５の斜線部に示すように前記画素電極の一画素分
全てがパターニング可能となる。 【００２８】ここで、大型基板に対して本実施形態の液
晶表示装置の製造方法を適用した場合、露光マスク２０
を用いる必要があるが、この露光マスク２０は従来の画
素電極をパターニングする際に用いた露光マスクと違っ
て、該露光マスク２０によってパターニングされる画素
電極の領域が、ゲート信号線２とは重なり量は全くな
く、ソース信号線３との重なり量も非常に小さいため、
ショット毎にこの重なり量がずれたとしても表示上は問
題なく、ブロック分かれが生じることはない。 【００２９】このとき、前記ゲート信号線２とソース信
号線３との交差部近傍に画素電極５から独立した透明導
電膜が残るが、これはアクティブマトリクス基板と対向
させる対向基板に形成されるブラックマスクで覆うよう
にしても良いし、露光マスク２０に別途スリットを設け
て、画素電極を図６の斜線部に示すようにパターニング
しても良い。 【００３０】また、表示領域以外の基板周辺部におい
て、不要な箇所に対する透明導電膜の膜残りを防ぐた
め、背面露光時に前記基板周辺部を感光させないような
露光マスクを用いても良い。 【００３１】このようにして製造されたアクティブマト
リクス基板を有する液晶表示装置においては、ブロック
分かれの発生しない良好な表示を得ることができた。 【００３２】なお、上述した液晶表示装置の製造方法に
おいて、背面露光と上面露光とを連続して処理すること
ができる露光装置を用いれば、高い生産性のもとで液晶
表示装置を製造することができる。また、本実施形態に
おいては、背面露光を行った後に上面露光を行ったが、
この順序は特に限定されるものではない。さらに、背面
露光と上面露光とは同時に行うようにしても良い。 【００３３】 【発明の効果】本発明の液晶表示装置の製造方法によれ
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、前記容量配線部に対応する部分にスリット
が設けられた露光マスクを用いて前記基板を上面露光す
る工程と、を含むことによって本発明の液晶表示装置を
容易に得ることができる。 【００３４】 【００３５】 【００３６】従って、大幅な生産コストの増大を招くこ
となく開口率の高い液晶表示装置を製造することができ
るという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置におけるアクティブマト
リクス基板の平面図である。 【図２】図１におけるＡ−Ａ断面図である。 【図３】本発明の液晶表示装置の製造方法について示す
図である。 【図４】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図５】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図６】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図７】従来の液晶表示装置におけるアクティブマトリ
クス基板の平面図である。 【図８】図７におけるＣ−Ｃ断面図である。 【図９】図７におけるＤ−Ｄ断面図である。 【図１０】図７におけるＥ−Ｅ断面図である。 【符号の説明】 １ 絶縁基板 ２ ゲート信号線 ３ ソース信号線 ４ 容量配線 ５ 画素電極 ６ ゲート絶縁膜 ７ 半導体層 ８ チャネル保護層 ９ ソース電極 １０ ドレイン電極 １１ 金属配線 １２ 透明導電配線 １３ 接続電極 １４ 層間絶縁膜 １５ コンタクトホール １６ ネガ型レジスト １７ 光 １８ 感光部 １９ 非感光部 ２０ 露光マスク
リクス基板の平面図である。 【図２】図１におけるＡ−Ａ断面図である。 【図３】本発明の液晶表示装置の製造方法について示す
図である。 【図４】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図５】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図６】本発明の液晶表示装置の製造過程におけるアク
ティブマトリクス基板の平面図である。 【図７】従来の液晶表示装置におけるアクティブマトリ
クス基板の平面図である。 【図８】図７におけるＣ−Ｃ断面図である。 【図９】図７におけるＤ−Ｄ断面図である。 【図１０】図７におけるＥ−Ｅ断面図である。 【符号の説明】 １ 絶縁基板 ２ ゲート信号線 ３ ソース信号線 ４ 容量配線 ５ 画素電極 ６ ゲート絶縁膜 ７ 半導体層 ８ チャネル保護層 ９ ソース電極 １０ ドレイン電極 １１ 金属配線 １２ 透明導電配線 １３ 接続電極 １４ 層間絶縁膜 １５ コンタクトホール １６ ネガ型レジスト １７ 光 １８ 感光部 １９ 非感光部 ２０ 露光マスク
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 片山 幹雄
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平１−214823（ＪＰ，Ａ)
特開 平４−37822（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
G02F 1/1343
G09F 9/30 338
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 マトリクス状に形成されたスイッチング
素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記ゲート信号線に平行となるように形成された容
量配線と、前記スイッチング素子、ゲート信号線及びソ
ース信号線の上に形成された層間絶縁膜と、該層間絶縁
膜の上に形成され、該層間絶縁膜を貫くコンタクトホー
ルを介して前記スイッチング素子に接続される画素電極
と、を備えたアクティブマトリクス基板を有する液晶表
示装置の製造方法において、 基板上にスイッチング素子、ゲート信号線、ソース信号
線、容量配線及び層間絶縁膜を形成した後、該層間絶縁
膜上に透明電極及びネガ型レジストをこの順に形成する
工程と、 前記スイッチング素子、ゲート信号線、ソース信号線及
び容量配線をマスクとして前記基板を背面露光する工程
と、 少なくとも前記容量配線部に対応する部分にスリットが
設けられたマスクを用いて前記基板を上面露光する工程
と、 を含むことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17909496A JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17909496A JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1020341A JPH1020341A (ja) | 1998-01-23 |
| JP3462666B2 true JP3462666B2 (ja) | 2003-11-05 |
Family
ID=16059955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17909496A Expired - Fee Related JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3462666B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100789074B1 (ko) * | 2000-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP2002268084A (ja) * | 2001-03-08 | 2002-09-18 | Sharp Corp | アクティブマトリクス基板及びその製造方法 |
| KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
| TWI336792B (en) * | 2006-04-07 | 2011-02-01 | Au Optronics Corp | Manufacturing method for a bottom substrate of a liquid crystal display device |
-
1996
- 1996-07-09 JP JP17909496A patent/JP3462666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1020341A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9274368B2 (en) | COA substrate, method for fabricating the same and display device | |
| WO2016107039A1 (zh) | 阵列基板及其制作方法及显示装置 | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| CN102566148B (zh) | 液晶显示面板及其制造方法 | |
| KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| US8094251B2 (en) | Method for manufacturing lower substrate of liquid crystal display device | |
| US8241935B2 (en) | Method of fabricating liquid crystal display device having concave reflector | |
| JP3462666B2 (ja) | 液晶表示装置の製造方法 | |
| US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
| US8421096B2 (en) | Pixel structure and display panel | |
| US6847413B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR101674208B1 (ko) | 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법 | |
| JPH09230379A (ja) | 液晶表示装置とその製造方法 | |
| KR100648218B1 (ko) | 고개구율 컬러 액정표시장치 | |
| JP2002031797A (ja) | 液晶表示装置およびその製造方法 | |
| KR20030064975A (ko) | 고개구율 액정표시장치의 제조방법 | |
| KR100205869B1 (ko) | 스태거형 박막트랜지스터의 제조방법과 그 구조 | |
| KR20020013307A (ko) | 액정 표시 장치용 색 필터 기판 및 그 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020090430A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH09258206A (ja) | カラーフィルタ層付駆動基板の製造方法 | |
| KR101043679B1 (ko) | 평판표시소자의 제조방법 | |
| JP2001356335A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |