JPH1020341A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH1020341A JPH1020341A JP17909496A JP17909496A JPH1020341A JP H1020341 A JPH1020341 A JP H1020341A JP 17909496 A JP17909496 A JP 17909496A JP 17909496 A JP17909496 A JP 17909496A JP H1020341 A JPH1020341 A JP H1020341A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- switching element
- interlayer insulating
- gate signal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
信号線と画素電極とを層間絶縁膜を介して別の層に形成
される液晶表示装置において、画素電極をパターニング
する際に、マスクのつなぎ部によるブロック分かれの発
生をなくした液晶表示装置を提供する。 【解決手段】 基板上にゲート信号線、容量配線、ソー
ス信号線、及びこれらを覆う層間絶縁膜を形成した後、
透明導電膜及びネガ型レジストと形成し、該透明導電膜
を前記ゲート信号線、容量配線及びソース信号線をマス
クとして背面露光した後、前記容量配線に対応するスリ
ットを有する露光マスクを用いて上面露光することによ
って画素電極を形成する。
Description
その製造方法に関する。
の基板によって液晶分子を挾持し、両基板の電極間に電
気信号を印加することによって、バックライトより入射
する光の透過率を変化させて情報を表示するものであ
る。この液晶表示装置は、ブラウン管方式と比較して、
薄型、軽量、低消費電力であることを特徴としており、
卓上パーソナル情報端末機器やアミューズメント機器等
に搭載されている。
の要望が高いため、現在では薄膜トランジスタ(以下T
FTという)等の能動素子を備えたアクティブマトリク
ス型液晶表示装置が主流となっている。このアクティブ
マトリクス型液晶表示装置において、現在画素の開口率
を大きくするための開発が盛んに行われている。画素の
開口率を大きくすることは、バックライトより入射する
光の透過率が向上するために、 バックライト光の明るさを抑え、更なる低消費電力化
が図れること、 同じバックライトを用いた場合にはより明るい表示が
得られること、 等の利点を得ることができる。
極を開口部一杯まで広げた構造を有するアクティブマト
リクス型液晶表示装置について図7乃至図10を用いて
説明する。
表示装置のアクティブマトリクス基板における1画素分
の平面図であり、図8は図7におけるC−C断面図であ
り、図9は図7におけるD−D断面図であり、図10は
図7におけるE−E断面図である。
板、102はゲート信号線、103はソース信号線、1
04は容量配線、105は画素電極である。この従来の
アクティブマトリクス型液晶表示装置のアクティブマト
リクス基板の製造方法について、図7乃至図10を用い
て以下に説明する。
02及び容量配線104を形成し、少なくともこれらを
覆うようにゲート絶縁膜106を形成する。その後、T
FTを形成する箇所に半導体層107、チャネル保護層
108、ソース電極109、ドレイン電極110を形成
し、該ソース電極109と接続されるソース信号線10
3、及びドレイン電極110と接続される接続電極11
5を形成した後、基板全面にわたって層間絶縁膜116
を形成する。さらに、該層間絶縁膜116の上に形成さ
れる画素電極105と前記接続電極115とのコンタク
トを取るために、前記層間絶縁膜116にコンタクトホ
ール117を設け、画素電極105を形成していた。
記ソース信号線103は、透明導電配線111と金属配
線112とを積層させて形成されている。
うな手順で形成していた。まず、層間絶縁膜116及び
コンタクトホール117を形成した後、ITO等の透明
導電膜を成膜し、さらにポジ型のレジストを塗布する。
次に、ステッパー等の露光装置によって、ゲート信号線
102及びソース信号線103に対してアライメントし
ながら露光マスクをセットし、上部より露光する。続い
て該露光パターンに従って前記透明導電膜をエッチング
し、画素電極105としていた。
されたように前記ゲート信号線102及びソース信号線
103によって囲まれる領域一杯に形成されており、な
お画素電極105形成時のアライメントずれ及びエッチ
ング時のシフトを考慮して、図9及び図10に示される
ように前記ゲート信号線102及びソース信号線103
とわずかに重なるように形成されていた。
示装置の大型化に伴い、基板サイズも大型化されてきて
いるが、大型基板に対して従来技術のように画素電極1
05を形成しようとすると、ステッパー等の露光装置を
用いた場合、露光マスクのアライメント精度を厳しくし
なければ、ショット毎に前記ゲート信号線102及びソ
ース信号線103と前記画素電極105とが前記層間絶
縁膜116を介して形成される容量成分にばらつきが生
じるためブロック分かれが発生してしまい、表示ムラに
よる表示品位の低下が著しくなってしまうという問題点
があった。
されたものであり、大型基板に対してもブロック分かれ
が生じない液晶表示装置及びその製造方法を提供するも
のである。
液晶表示装置は、マトリクス状に形成されたスイッチン
グ素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
において、前記画素電極は、前記スイッチング素子、ゲ
ート信号線及びソース信号線に対する開口部に自己整合
的に形成されていることを特徴とするものである。
造方法は、マトリクス状に形成されたスイッチング素子
と、該スイッチング素子を制御するゲート信号線と、該
スイッチング素子にデータ信号を供給し、前記ゲート信
号線に直交するように形成されたソース信号線と、前記
ゲート信号線に平行となるように形成された容量配線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
の製造方法において、基板上にスイッチング素子、ゲー
ト信号線、ソース信号線、容量配線及び層間絶縁膜を形
成した後、該層間絶縁膜上に透明電極及びネガ型レジス
トをこの順に形成する工程と、前記スイッチング素子、
ゲート信号線、ソース信号線及び容量配線をマスクとし
て前記基板を背面露光する工程と、少なくとも前記容量
配線部に対応する部分にスリットが設けられたマスクを
用いて前記基板を上面露光する工程と、を含むことを特
徴とするものである。
る。
ブマトリクス基板上に形成される画素電極がスイッチン
グ素子、ゲート信号線及びソース信号線に対する開口部
に自己整合的に形成されるため、ゲート信号線及びソー
ス信号線と画素電極とが層間絶縁膜を介して形成される
容量成分は基板全面で均一となるのでブロック分かれの
発生を防ぐことができる。
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、少なくとも前記容量配線部に対応する部分
にスリットが設けられた露光マスクを用いて前記基板を
上面露光する工程と、を含むことによって本発明の液晶
表示装置を得ることができる。
至図6を用いて説明する。
アクティブマトリクス基板の平面図を示す図であり、図
2は図1におけるA−A断面図である。図1において、
1は絶縁基板、2はゲート信号線、3はソース信号線、
4は容量配線、5は画素電極である。図2において、6
はゲート絶縁膜、7は半導体層、8はチャネル保護層、
9はソース電極、10はドレイン電極、11は金属配
線、12は透明導電配線、13は接続電極、14は層間
絶縁膜、15はコンタクトホールである。
成される。また、前記ソース電極9及びドレイン電極1
0は通常n+型a−Siを用いて形成される。
SiNX等の無機絶縁膜や、アクリル系樹脂やポリイミ
ド系樹脂等の有機絶縁膜を用いることができる。なお、
層間絶縁膜14に有機絶縁膜を用いた場合わずかに着色
されていることがあるが、これは層間絶縁膜14のパタ
ーニング後、全面露光処理を行うことによって透明化す
ることができる。なお、このような透明化の処理は化学
的にも行うことが可能である。
アクティブマトリクス基板の製造方法について説明す
る。なお、図3は図1のB−B断面における製造工程を
示す図であり、図4、図5は製造途中のアクティブマト
リクス基板の平面図である。
容量配線4を形成し、少なくともこれらを覆うようにゲ
ート絶縁膜6を形成する。その後、TFTを形成する箇
所に半導体層7、チャネル保護層8、ソース電極9、ド
レイン電極10を形成し、該ソース電極9と接続される
ソース信号線3、及びドレイン電極10と接続される接
続電極13を形成した後、基板全面にわたって層間絶縁
膜14を形成する。さらに、該層間絶縁膜14の上に形
成される画素電極5と前記接続電極13とのコンタクト
を取るために、前記層間絶縁膜14にコンタクトホール
15を設ける。ここまでの工程は従来と同じである。
コンタクトホール15が設けられた層間絶縁膜14上全
面に画素電極5となる透明導電膜をスパッタ法等によっ
て形成する。
ガ型レジスト16をスピン塗布法等によって塗布した
後、基板の背面側からゲート信号線2、ソース信号線3
(図示せず)、容量配線4等をマスクとして光17を照
射し背面露光を行う。このとき、前記ネガ型レジスト1
6は感光部18と非感光部19とに分かれる。この時点
では、図4の斜線部に示すように、画素電極となる透明
導電膜のうち容量配線と重なる部分を除いた箇所につい
てパターニングが可能となる。
強度を調節することによって、従来の技術において図
9、図10に示したように、前記ゲート信号線2及びソ
ース信号線3と画素電極5とをわずかに重ね合わせるこ
とが可能となる。本実施形態においては、前記光17に
g線及びh線等を用いてオーバー露光すれば、前記ゲー
ト信号線2及びソース信号線3と画素電極5とを1〜3
μm重ねることができた。また、この重なり量は基板全
体において均一となるので、ブロック分かれなどの表示
不良を起こすことはない。
容量配線4に対応する部分にスリットが設けられた露光
マスク20を基板上面に配置し、該スリットを容量配線
4に対応する位置にくるようにアライメントし、該露光
マスク20越しに光17を照射する。これにより、前記
非感光部19のうち、画素電極5となる透明導電膜に対
応する部分は感光されることとなる。この時点におい
て、図5の斜線部に示すように前記画素電極の一画素分
全てがパターニング可能となる。
晶表示装置の製造方法を適用した場合、露光マスク20
を用いる必要があるが、この露光マスク20は従来の画
素電極をパターニングする際に用いた露光マスクと違っ
て、該露光マスク20によってパターニングされる画素
電極の領域が、ゲート信号線2とは重なり量は全くな
く、ソース信号線3との重なり量も非常に小さいため、
ショット毎にこの重なり量がずれたとしても表示上は問
題なく、ブロック分かれが生じることはない。
号線3との交差部近傍に画素電極5から独立した透明導
電膜が残るが、これはアクティブマトリクス基板と対向
させる対向基板に形成されるブラックマスクで覆うよう
にしても良いし、露光マスク20に別途スリットを設け
て、画素電極を図6の斜線部に示すようにパターニング
しても良い。
て、不要な箇所に対する透明導電膜の膜残りを防ぐた
め、背面露光時に前記基板周辺部を感光させないような
露光マスクを用いても良い。
リクス基板を有する液晶表示装置においては、ブロック
分かれの発生しない良好な表示を得ることができた。
おいて、背面露光と上面露光とを連続して処理すること
ができる露光装置を用いれば、高い生産性のもとで液晶
表示装置を製造することができる。また、本実施形態に
おいては、背面露光を行った後に上面露光を行ったが、
この順序は特に限定されるものではない。さらに、背面
露光と上面露光とは同時に行うようにしても良い。
ィブマトリクス基板上に形成される画素電極がスイッチ
ング素子、ゲート信号線及びソース信号線に対する開口
部に自己整合的に形成されるため、ゲート信号線及びソ
ース信号線と画素電極とが層間絶縁膜を介して形成され
る容量成分は基板全面で均一となるのでブロック分かれ
の発生を防ぐことができる。
き、表示品位の高い液晶表示装置を提供することができ
るという効果を奏する。
ば、前記画素電極をパターニングする際にネガ型レジス
トを用いて、スイッチング素子、ゲート信号線、ソース
信号線及び容量配線をマスクとして前記基板を背面露光
する工程と、前記容量配線部に対応する部分にスリット
が設けられた露光マスクを用いて前記基板を上面露光す
る工程と、を含むことによって本発明の液晶表示装置を
容易に得ることができる。
となく開口率の高い液晶表示装置を製造することができ
るという効果を奏する。
リクス基板の平面図である。
図である。
ティブマトリクス基板の平面図である。
ティブマトリクス基板の平面図である。
ティブマトリクス基板の平面図である。
クス基板の平面図である。
Claims (2)
- 【請求項1】 マトリクス状に形成されたスイッチング
素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記スイッチング素子、ゲート信号線及びソース信
号線の上に形成された層間絶縁膜と、該層間絶縁膜の上
に形成され、該層間絶縁膜を貫くコンタクトホールを介
して前記スイッチング素子に接続される画素電極と、を
備えたアクティブマトリクス基板を有する液晶表示装置
において、 前記画素電極は、前記スイッチング素子、ゲート信号線
及びソース信号線に対する開口部に自己整合的に形成さ
れていることを特徴とする液晶表示装置。 - 【請求項2】 マトリクス状に形成されたスイッチング
素子と、該スイッチング素子を制御するゲート信号線
と、該スイッチング素子にデータ信号を供給し、前記ゲ
ート信号線に直交するように形成されたソース信号線
と、前記ゲート信号線に平行となるように形成された容
量配線と、前記スイッチング素子、ゲート信号線及びソ
ース信号線の上に形成された層間絶縁膜と、該層間絶縁
膜の上に形成され、該層間絶縁膜を貫くコンタクトホー
ルを介して前記スイッチング素子に接続される画素電極
と、を備えたアクティブマトリクス基板を有する液晶表
示装置の製造方法において、 基板上にスイッチング素子、ゲート信号線、ソース信号
線、容量配線及び層間絶縁膜を形成した後、該層間絶縁
膜上に透明電極及びネガ型レジストをこの順に形成する
工程と、 前記スイッチング素子、ゲート信号線、ソース信号線及
び容量配線をマスクとして前記基板を背面露光する工程
と、 少なくとも前記容量配線部に対応する部分にスリットが
設けられたマスクを用いて前記基板を上面露光する工程
と、 を含むことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17909496A JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17909496A JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1020341A true JPH1020341A (ja) | 1998-01-23 |
JP3462666B2 JP3462666B2 (ja) | 2003-11-05 |
Family
ID=16059955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17909496A Expired - Fee Related JP3462666B2 (ja) | 1996-07-09 | 1996-07-09 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3462666B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100494541B1 (ko) * | 2001-03-08 | 2005-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그의 제조방법 |
KR100662311B1 (ko) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 |
KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
KR100789074B1 (ko) * | 2000-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
KR100914588B1 (ko) * | 2006-04-07 | 2009-08-31 | 우 옵트로닉스 코포레이션 | 액정 표시 장치의 하부기판 제조방법 |
-
1996
- 1996-07-09 JP JP17909496A patent/JP3462666B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
USRE41426E1 (en) | 1998-05-11 | 2010-07-13 | Samsung Electronics Co., Ltd. | Manufacturing methods of liquid crystal displays |
KR100662311B1 (ko) * | 2000-12-15 | 2006-12-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 장치 |
KR100789074B1 (ko) * | 2000-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
KR100494541B1 (ko) * | 2001-03-08 | 2005-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그의 제조방법 |
KR100732877B1 (ko) * | 2001-08-21 | 2007-06-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그의 제조 방법 |
KR100914588B1 (ko) * | 2006-04-07 | 2009-08-31 | 우 옵트로닉스 코포레이션 | 액정 표시 장치의 하부기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3462666B2 (ja) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
US9274368B2 (en) | COA substrate, method for fabricating the same and display device | |
KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
US8581252B2 (en) | Active device array substrate, color filter substrate and manufacturing methods thereof | |
JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH1020298A (ja) | 液晶表示装置 | |
JPH1164886A (ja) | 表示装置 | |
JP3462666B2 (ja) | 液晶表示装置の製造方法 | |
US8421096B2 (en) | Pixel structure and display panel | |
US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
KR20020011573A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
JPH09230379A (ja) | 液晶表示装置とその製造方法 | |
KR100413512B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR100850379B1 (ko) | 고개구율 액정표시장치의 제조방법 | |
KR100205869B1 (ko) | 스태거형 박막트랜지스터의 제조방법과 그 구조 | |
JPH1138437A (ja) | 液晶表示装置及びその製造方法 | |
KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
KR20020090430A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
US10714513B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display device and manufacturing method thereof | |
JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
JPH1020321A (ja) | 液晶表示装置 | |
KR102508235B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |