KR100612990B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100612990B1
KR100612990B1 KR1019990026025A KR19990026025A KR100612990B1 KR 100612990 B1 KR100612990 B1 KR 100612990B1 KR 1019990026025 A KR1019990026025 A KR 1019990026025A KR 19990026025 A KR19990026025 A KR 19990026025A KR 100612990 B1 KR100612990 B1 KR 100612990B1
Authority
KR
South Korea
Prior art keywords
pad
gate
pattern
thickness
layer
Prior art date
Application number
KR1019990026025A
Other languages
English (en)
Other versions
KR20010005222A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990026025A priority Critical patent/KR100612990B1/ko
Publication of KR20010005222A publication Critical patent/KR20010005222A/ko
Application granted granted Critical
Publication of KR100612990B1 publication Critical patent/KR100612990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막을 증착한 후, 그 위에 반도체 패턴과 접촉층 패턴을 형성한다. 이어, 소스 및 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선을 형성하고, 유기 절연막 등으로 보호막을 형성한 다음, 감광막을 그 위에 도포한다. 빛을 완전히 차단하는 부분과 빛을 부분적으로 투과시키는 부분, 그리고 빛을 완전히 투과시키는 부분을 가지는 마스크를 사용하여 감광막을 노광하고 현상하여, 게이트 패드, 데이터 패드 및 드레인 전극을 드러내는 접촉구를 형성될 부분은 완전히 제거되고, 게이트 패드 및 데이터 패드 등이 위치하는 패드 영역은 일정 두께 남아 있으며, 이외의 부분은 원래의 두께를 가지는 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 하부의 막들을 패터닝하여 게이트 패드, 드레인 전극 및 데이터 패드를 드러내는 접촉구를 형성함과 동시에, 패드 영역의 보호 절연막의 두께를 다른 부분보다 얇게 조절한다.
패드부 단차, 감광막, 마스크, 사진 식각, 반투명, 슬릿

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel for liquid crystal displays and a manufacturing method thereof}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이고,
도 4는 본 발명의 제1 실시예의 패드부에 TAB(tape automated bonding)을 장착한 단면도이고,
도 5a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 5b 및 5c는 각각 도 5a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,
도 6a는 도 5a 내지 도 5c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 도 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이며,
도 7a는 도 6a 내지 도 6c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b 및 도 7c는 각각 도 7a에서 Ⅶb-Ⅶb' 선 및 Ⅶc-Ⅶc' 선을 따라 잘라 도시한 단면도이며,
도 8a 및 도 8b는 도 7b 및 도 7c 다음 단계에서의 Ⅶb-Ⅶb' 선 및 Ⅶc-Ⅶc' 선에 대한 단면도이고,
도 9a는 도 8a 및 도 8b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 9b 및 도 9c는 각각 도 9a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도이며,
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 11 및 도 12는 도 10에 도시한 박막 트랜지스터 기판을 XI-XI' 선 및 XII-XII' 선을 따라 잘라 도시한 단면도이고,
도 13a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며,
도 14a 및 14b는 각각 도 13b 및 도 13c 다음 단계에서의 XIb-XIb' 선 및 XIc-XIc' 선에 대한 단면도이고,
도 15a는 도 14a 및 14b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b 및 15c는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도이며,
도 16a 내지 16c, 도 17a 내지 17c 및 도 18a 내지 18c는 두께가 다른 감광막을 형성하는 예를 도시한 단면도이고,
도 19a, 20a, 21a와 도 19b, 20b, 21b는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도로서 도 15b 및 15c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 22a는 도 21a 및 21b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 22b 및 22c는 각각 도 22a에서 XXIIb-XXIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이 루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바 있으나, 이를 적용하는 데에는 기술적인 어려움이 따른다.
다음에서, 5매 마스크를 이용한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 한 예에 대하여 설명한다.
먼저, 기판 위에 게이트 배선용 금속막을 증착한 후 제1 마스크를 사용하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한 다음, 그 위에 게이트 절연막, 비정질 규소층 및 도핑된 비정질 규소층을 연속하여 증착한다. 제2 마스크를 사용하여 도핑된 비정질 규소층과 비정질 규소층을 식각하여 접촉층 및 반도체층을 형성한다. 다음, 데이터 배선용 금속막을 증착한 후, 제3 마스크를 사용하여 게이터선과 교차하여 화소 영역을 구획하는 데이터선, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한 다음, 소스 및 드레인 전극 바깥으로 드러난 접촉층을 제거한다. 그 위에 보호 절연막을 증착하고, 이를 게이트 절연막과 함께 제4 마스크를 사용하여 패터닝하여, 게이트 패드, 데이터 패드 및 드레인 전극을 드러내는 접촉구를 형성한다. 다음, 투명 도전막을 증착하고, 제5 마스크를 사용하여 이를 패터닝하여, 접촉구를 통해 각각 게이트 패드, 데이터 패드 및 드레인 전극과 접촉하는 게이트 패드 도전 패턴, 데이터 패드 도전 패턴 및 화소 전극을 형성한다. 이때, 화소 전극은 게이트선과 데이터선에 의해 둘러싸인 화소 영역 내에 형성되는데, 고개구율을 확보하기 위해 게이트선과 데이터선의 가장자리와 중첩하도록 형성된다.
그러나, 이러한 방법에서는, 데이터선이 화소 전극과 중첩하기 때문에, 용량 커플링(capacitive coupling)이 발생하며, 이에 따라 수직 크로스토크(vertical cross-talk) 및 화면 분할 숏 (shot) 간의 밝기 차이가 발생한다.
이러한 점을 보완하기 위하여, 데이터선과 화소 전극 사이에 개재되어 있는 보호 절연막의 두께를 3 ~ 4μm 이상으로 높게 형성하는 방법도 제시되고 있다. 그러나, 패드부의 접촉구의 깊이가 깊어지므로, 게이트 및 데이터 구동 집적 회로 (driver integrated circuit)를 실장시킬 때에, 구동 집적 회로부와 패드부의 도전 패턴과의 전기적 접촉이 불량해 질 수 있다. 또한, 게이트 및 데이터 패드 도전 패턴이 하부의 게이트 및 데이터 패드을 제대로 덮어 주지 못하여, 하부 패드가 습기 또는 오염 등으로 침식될 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 패드부 특성 및 패드부와 외부 구동 회로부와의 접촉 특성을 향상시키는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 차광막과 함께 부분적으로 반투명막 또는 슬릿 패턴이 형성되어 있는 하나의 마스크를 사용하여 감광막을 패터닝하여, 패드부의 감광막 패턴의 두께를 표시부의 감광막 두께보다 얇게 형성함으로써, 드레인 전극과 게이트 및 데이터 패드를 드러내는 접촉구를 형성하는 단계에서 패드부의 보호 절연막을 일정 두께 제거한다.
본 발명에 따르면, 표시가 이루어지는 표시 영역과 상기 표시 영역 바깥의 패드 영역을 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 형성함에 있어서, 먼저 게이트선 및 게이트선의 일부인 게이트 전극을 기판의 표시 영역에, 게이트선의 끝에 연결되는 게이트 패드를 패드 영역에 각각 형성한다. 이어, 게이트선, 게이트 전극 및 게이트 패드 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 반도체 패턴 및 저항성 접촉층 패턴을 형성한다. 접촉층 패턴 위에 서로 분리되어 있는 소스 및 드레인 전극, 소스 전극과 연결된 데이터선을 표시 영역에 형성하고, 데이터선의 끝에 연결되는 데이터 패드를 패드 영역에 형성한다. 소스 및 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선 위에 보호 절연막을 형성한다. 감광막 패턴을 이용한 사진 식각 공정을 통해, 보호 절연막과 게이트 절연 막에 게이트 패드, 드레인 전극 및 데이터 패드를 각각 드러내는 제1 내지 제3 접촉구를 형성한다. 이때, 표시 영역에서의 보호 절연막의 두께보다 패드 영역에서의 보호 절연막의 두께가 얇게 형성되도록 한다. 이어, 제2 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성한다.
패드 영역에서의 보호 절연막의 두께는 1μm 이하, 더욱 바람직하게는 3,000Å ∼ 1 μm 이며, 표시 영역에서의 보호 절연막의 두께는 3 ∼ 4μm 인 것이 좋다.
이 보호 절연막은 유기막으로 형성하는 것이 가능한데, 특히 화소 전극의 가장자리가 데이터선 또는 게이트선과 중첩하는 구조에서 더욱 효과적이다.
감광막 패턴은 제1 내지 제3 접촉구가 형성될 부분에 위치하며 두께를 가지지 않는 제1 부분, 제1 부분을 제외한 표시 영역 부분에 위치하며 제1 두께를 가지는 제2 부분, 그리고 제1 부분을 제외한 패드 영역 부분에 위치하며 제1 부분보다 얇은 제2 두께를 가지는 제3 부분을 포함할 수 있다.
이러한 감광막 패턴을 만들기 위해 사용되는 마스크는 빛이 완전히 투과될 수 있는 첫째 부분, 빛이 완전히 차단되는 둘째 부분 및 빛이 일부만 투과될 수 있는 세째 부분을 포함하며, 마스크의 첫째, 둘째, 셋째 부분은 감광막 패턴의 제1, 제2, 제3 부분이 될 부분에 각각 대응하도록 정렬되는 것이 바람직하다.
여기에서, 마스크의 세째 부분은 반투명막 또는 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다.
또한, 데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하 여 형성하는 것이 가능하다.
즉, 게이트 절연막, 반도체 패턴, 접촉층 패턴 및 데이터 배선의 형성 단계는, 먼저 게이트 절연막, 반도체층, 접촉층 및 도전층을 증착하고, 이 도전층 위에 감광막을 도포한 후, 감광막을 앞서 언급한 바와 같은 마스크를 통하여 노광한다. 이후, 노광된 감광막을 현상하여, 소스 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 두께를 가지며 데이터 배선의 상부에 위치하는 제2 부분, 그리고 두께가 없는 제3 부분을 포함하는 감광막 패턴을 형성한다. 이어, 제3 부분 아래의 도전층과 그 하부의 접촉층 및 반도체층, 제1 부분과 그 아래의 금속층 및 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 도전층, 접촉층, 반도체층으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴을 형성한다. 이후, 감광막 패턴을 제거한다.
이때, 감광막 패턴의 제1 부분의 두께는 제2 부분의 두께의 반 이하인 것이 바람직하다. 구체적으로, 제2 부분의 두께는 1∼2μm , 제1 부분의 두께는 4,000Å 이하일 수 있다.
화소 전극을 형성하는 단계에서 제1 및 제3 접촉구를 통해 각각 게이트 패드 및 데이터 패드와 접촉하는 게이트 패드 도전 패턴 및 데이터 패드 도전 패턴을 형성할 수도 있다.
한편, 앞선 방법으로 만들어진 액정 표시 장치용 박막 트랜지스터 기판은 다음과 같다. 표시 영역, 그리고 표시 영역 바깥에 위치한 패드 영역을 포함하는 기판 위에 게이트 배선이 형성되어 있다. 게이트 배선은 표시 영역 내에 형성되어 있는 게이트 전극 및 게이트선, 그리고 패드 영역에 형성되어 있으며 게이트선의 끝에 연결되어 있는 게이트 패드를 포함한다. 게이트 배선 위에는 게이트 절연막이 덮여 있으며, 게이트 절연막에는 게이트 패드의 일부를 드러내는 제1 접촉구가 형성되어 있다. 반도체층이 게이트 전극 상부의 게이트 절연막 위에 형성되어 있다. 또한, 게이트 절연막 위에는, 반도체층의 양쪽 가장자리에서 각각 중첩하는 소스 전극 및 드레인 전극, 게이트선과 교차하며 소스 전극과 연결되어 있는 데이터선, 그리고 데이터선의 끝에 연결되어 있으며 패드 영역에 형성되어 있는 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 이러한 데이터 배선은 보호 절연막으로 덮여 있으며, 보호막에는 제1 접촉구를 드러내는 제2 접촉구, 그리고 드레인 전극을 드러내는 제3 접촉구이 뚫려 있다. 보호막 위에는 제3 접촉구를 통해 드레인 전극과 접촉하도록 화소 전극이 형성되어 있고, 제1 및 제2 접촉구를 통해 게이트 패드와 접촉하는 제1 보조 패드 패턴이 형성되어 있다. 이러한 구조에서, 패드 영역의 보호막의 두께는 표시 영역의 보호막의 두께보다 얇게 형성되어 있다.
제1 보조 패드 패턴은 화소 전극과 동일한 물질로 형성되어 있는 것이 가능하다.
또한, 보호막에는 데이터 패드를 드러내는 제4 접촉구가 뚫려 있으며, 제4 접촉구를 통해 데이터 패드와 접촉하는 제2 보조 패턴을 더 포함하는 것이 바람직제21항에서, 제2 보조 패드 패턴은 제1 보조 패드 패턴과 동일한 물질로 형성되어 있을 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장 치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 3에 도시한 바와 같이, 절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)의 끝에는 외부의 게이트 집적 회로부(도시하지 않음)로부터 주사 신호를 인가 받기 위한 게이트 패드(24)가 형성되어 있다. 여기에서, 게이트선(22), 게이트 패드(24) 등의 게이트 배선은 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어 진다.
게이트선(22), 게이트 패드(24)를 포함하는 게이트 배선 및 기판(10) 위에 게이트 절연막(30)이 덮여 있다.
게이트 전극(26)이 될 게이트선(22)의 일부의 상부의 게이트 절연막(30) 위에는 비정질 규소층으로 이루어진 반도체층(42), 그리고 그 상부에 도핑된 비정질 규소층으로 이루어진 접촉층(55, 56)이 중첩되어 있다. 접촉층(55, 56)은 게이트 전극(26)을 중심으로 양쪽으로 분리되어 있다.
또한, 게이트 절연막(30) 위에는 세로 방향으로 데이터선(62)이 형성되어 있 고, 데이터선(62)으로부터 소스 전극(65)이 연장되어 게이트 전극(26)의 한쪽 가장자리와 중첩하며, 소스 전극(65)의 반대편에서 게이트 전극(26)의 다른 가장자리와 중첩하도록 드레인 전극(66)이 형성되어 있다. 여기에서, 소스 전극(65)과 드레인 전극(66)은 각각 접촉층(55, 56)과 접촉하고 있다.
소스 및 드레인 전극(65, 66), 데이터선(62) 및 데이터 패드(64)와 같은 데이터 배선과 반도체층(42) 위에는 유전율이 3 이하의 유기막으로 보호 절연막(70)이 형성되어 있으며, 이 보호 절연막(70) 및 게이트 절연막(30)에는 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(64)를 각각 드러내는 접촉구(71, 72, 73)가 뚫려 있다. 여기에서, 화소 영역이 모여 화상을 표시하는 영역인 표시부(D)에서의 보호 절연막(70) 두께는 3∼4μm 정도이고, 게이트 패드(24) 및 데이터 패드(64)가 형성되어 있는 패드부(P)에서의 보호 절연막(70) 두께는 3,000Å ∼ 1μm 정도로서, 표시부(D)에 비해 그 두께가 얇게 형성되어 있다.
보호 절연막(70) 위에는 접촉구(71, 72, 73)를 통해 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(64)와 접촉하는 화소 전극(82), 게이트 패드 도전 패턴(84) 및 데이터 패드 도전 패턴(86) 등의 투명 도전막 패턴이 ITO 또는 IZO와 같은 물질로 형성되어 있다.
화소 전극(82)의 게이트선(22)과 데이터선(62)에 의해 구획되는 화소 영역 내에 형성되어 있고, 그 가장자리가 게이트선(22) 및 데이터선(62)과 중첩되어 있다. 한편, 게이트 패드 도전 패턴(84)과 데이터 패드 도전 패턴(86)은 패드부(P)의 보호 절연막(70)의 두께가 얇은 부분에 형성되어 있다.
이처럼, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는, 화소 전극(82)의 가장자리가 게이트선(22) 및 데이터선(62) 위에 놓이므로, 개구율에 유리하다. 또한, 중첩하는 화소 전극(82)과 데이터선(62) 사이에 개재되어 있는 보호 절연막(70)의 두께가 충분히 두껍기 때문에, 용량 커플링이 증가하는 것이 방지된다. 게다가, 패드부(P)에서의 보호 절연막(70)의 두께가 얇아 접촉구(72, 73)의 깊이가 비교적 얕기 때문에, 패드부(70)의 게이트 및 데이터 패드 도전 패턴(84, 86)과 게이트 및 데이터 구동 집적 회로부의 접촉이 비교적 양호해 질 수 있다.
이를 도 4를 참고로 하여 좀 더 설명한다.
도 4는 본 발명의 제1 실시예의 패드부(P)에 TAB-IC(tape automated bonding integrated circuit)을 접속한 단면도로서, 게이트 패드부를 중심으로 도시한 단면도이다.
도 4에 도시한 바와 같이, TAB-IC는 폴리이미드(polyimide)막(1), 이 막(1) 위에 패터닝되어 있는 리이드(lead)선(2), 그리고 리이드선(2) 위에 장착되어 있는 집적 회로(IC)로 대략 이루어져 있다. 이러한 TAB-IC는 도전 물질(4)이 첨가되어 있는 이방성 도전막(3)에 의해 게이트 패드 도전 패턴(84)과 접속되어 있다.
앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 구조에서는 기판(10)의 가장자리에 위치하는 패드부(P)의 보호 절연막(70)이 얇게 형성되어 있어 게이트 패드(24)를 드러내는 접촉구가 얕게 패여 있으며, 이에 따라 접촉구를 통해 이루어지는 게이트 패드(24)와 게이트 패드 도전 패턴(84)의 접촉이 비교적 얕고 완 만하게 이루어진다. 따라서, 이방성 도전막(4)이 게이트 패드 도전 패턴(84)과 충분히 접촉하게 되어, TAB-IC와 패드부의 접촉 불량이 발생하는 것을 막을 수 있다.
다음에서, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 5a 내지 도 9c를 참조로 하여 설명한다.
먼저, 도 5a 내지 도 5c에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선용 금속막을 증착하고 제1 마스크를 사용하여 패터닝하여, 가로 방향의 게이트선(22)과 게이트선(22) 끝에 연결된 게이트 패드(24) 등의 게이트 배선을 형성한다.
다음, 도 6a 내지 도 6c에 도시한 바와 같이, 비정질 규소막 및 도핑된 비정질 규소막을 연속하여 증착하고 제2 마스크를 사용하여 패터닝하여, 게이트선(22)의 일부, 즉 게이트 전극(26)이 될 부분 상부에 반도체층(42)과 접촉층(52)을 형성한다.
도 7a 내지 도 7c에 도시한 바와 같이, Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 등의 도전막을 증착하여 데이터 배선용 금속막을 형성하고, 이를 제3 마스크를 사용하여 패터닝하여, 세로 방향의 데이터선(62), 데이터선(62)의 끝에 연결되어 있는 데이터 패드(64), 데이터선(62)으로부터 연장하여 게이트 전극(26)의 가장자리와 중첩하는 소스 전극(65) 및 소스 전극(65) 반대편에서 게이트 전극(26)의 가장자리와 중첩하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 이어, 소스 및 드레인 전극(65, 66) 바깥으로 드러난 접촉층(52)을 제거한다.
다음, 데이터 배선 및 반도체층(42)이 형성되어 있는 게이트 절연막(30) 전 면에 적어도 3∼4μm의 두께로 보호 절연막(70)을 형성하고, 그 위에 감광막을 도포한다. 이때, 보호 절연막(70)은 아크릴계의 유기막과 같이 유전율이 작은 물질(바람직하게는 유전율 3 이하의 물질)로 형성할 수 있다.
이후, 도 8a 및 도 8b에 도시한 바와 같이, 제4 마스크를 사용하여 감광막을 노광하여 부분(A, B, C)에 따라 다른 두께를 가지는 감광막 노광 패턴(112, 113, 114)을 형성한다. 즉, 드레인 전극(66) 상부, 게이트 패드(24)의 상부 및 데이터 패드(64)의 상부의 접촉구를 형성할 부분(B)의 감광막(113)은 완전히 노광하고, 드레인 전극(66) 상부의 완전히 노광된 부분(B)을 제외한 표시부(D) 상부에서는 감광막(112)을 노광하지 않으며, 게이트 패드(24) 상부 및 데이터 패드(64)의 완전히 노광된 부분(B)의 바깥쪽, 특히 접촉구로부터 기판(10)의 가장자리에 이르는 부분의 감광막(114)은 일부 두께만을 노광한다.
이처럼, 부분적으로 노광 두께를 달리하는 방법으로는 마스크 상에 노광기의 분해능보다 작은 미세 패턴(pattern)을 두는 방법, 마스크 상에 투과율이 다른 반투명막을 두는 방법이 있다.
도 8a에서는 미세 패턴이 형성되어 있는 마스크를 사용한 경우를 그 예로 들었다. 도 8a에서 도시한 바와 같이, 감광막 노광 패턴(112, 113, 114)은 기판(300)에 빛을 차단하기 위한 차광층(400)과 빛을 부분적으로 투과시키기 위한 슬릿 패턴(slit pattern)(420)이 형성되어 있는 광마스크를 이용하여 형성한다. 차광층(400)과 슬릿 패턴(420)은 각각 A 부분과 B 부분 상부의 감광막에 대응되며, 광마스크의 차광층(400)과 슬릿 패턴(420)이 형성되어 있지 않은 부분은 C 부분의 감광막(113) 상부에 대응된다. 마스크의 차광층(400)과 슬릿 패턴(420)이 형성되어 있지 않은 부분을 통해 투과된 빛에 의해 감광막(113)의 전체 두께의 고분자가 분해되는 동안, 슬릿 패턴(420)이 형성되어 있는 부분에서는 슬릿 패턴(420)에 의해 빛이 회절되어 전체 빛의 양이 줄어들므로 감광막(114)의 일정 두께에 해당하는 고분자만이 분해되며, 차광층(400)이 형성되어 있는 부분에서는 차광층(400)에 의해 빛이 완전히 차단되어 감광막(112)의 분자가 분해되지 않는다.
다음, 현상을 실시하여 감광막 노광 패턴(112, 113, 114) 중 빛에 노출된 부분(113, 114)을 제거하여, 부분적으로 두께를 달리하는 감광막 패턴을 완성한다.
이어, 감광막 패턴을 마스크로 하여 하부의 보호 절연막(70)을 식각하여, 드레인 전극(66), 게이트 패드(24) 상부의 게이트 절연막(30) 및 데이터 패드(64)를 각각 드러내는 접촉구(71, 72, 73)를 형성한다. 이때, 게이트 패드(24)와 데이터 패드(64)의 바깥쪽에 남는 보호 절연막(70)의 두께는 1 μm 이하, 바람직하게는 3,000Å ∼ 1 μm 정도로서, 보호 절연막(70)이 제거되지 않은 나머지 부분의 3 ∼4μm 에 비해 매우 얇게 형성된다.
이후, 드러나 있는 게이트 절연막(30)을 건식 식각하여 게이트 패드(24)가 완전히 드러나도록 한 후, 감광막 패턴을 제거하여, 도 9a 내지 도 9c에 도시한 바와 같은 구조를 형성한다.
다음, 접촉구(71, 72, 73)가 뚫린 보호 절연막(70) 전면에 ITO 또는 IZO막과 같은 투명 도전막을 증착하고, 제5 마스크를 사용하여 이를 식각하여, 도 1 내지 도 3에 도시한 바와 같은 화소 전극(82), 게이트 패드 도전 패턴(84) 및 데이터 패 드 도전 패턴(86)을 형성한다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서는, 보호 절연막(70)의 두께를 전체적으로 3∼4μm 로 두껍게 형성하고, 구동 집적 회로부가 실장되는 부분인 패드부(P)에서는 보호 절연막(70)의 두께를 1μm 이하로 형성하여 접촉구(72, 73)의 단차를 낮추어 줌으로써, 이후에 구동 집적 회로부가 이방성 도전막(도 4의 도면 부호 4)을 통해 패드부의 게이트 및 데이터 패드 도전 패턴(84, 86)과 접착될 때에 전기적 접촉이 양호하게 이루어진다. 이와같이 접촉구(72, 73) 부근에서 단차를 낮추면, 또한 게이트 및 데이터 패드 도전 패턴(84, 86)이 게이트 및 데이터 패드(24, 64)를 제대로 덮어 주게 되어, 하부 게이트 및 데이터 패드(24, 64)를 보호할 수 있다. 또한, 1회의 마스크 공정을 통해서 접촉구(71, 72, 73)를 형성함과 동시에, 보호막의 두께를 부분적으로 달리함으로써, 공정이 증가되는 것을 막을 수 있다.
다음, 제1 실시예에서와 동일한 방법으로 보호 절연막의 두께를 달리 할 뿐만 아니라, 소스 전극과 드레인 전극을 분리할 때 두 전극 사이에 두께가 얇은 감광막 패턴을 형성함으로써, 마스크 공정의 횟수를 4회로 줄이는 본 발명의 제2 실시예에 대하여 설명한다.
먼저, 도 10 내지 도 12를 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 11 및 도 12는 각각 도 10에 도시한 박막 트랜지스터 기판을 XI-XI' 선 및 XII-XII' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이 트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화된 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 접촉층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 접촉층 패턴(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구(71, 73, 74)를 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉구(72)를 가지고 있다. 여기에서, 보호 절연막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 형성되어 있을 수 있다. 또한, 보호 절연막(70)의 두께는, 데이터선(62)과 게이트선(22)이 교차하여 구획되는 다수의 화소 영역에 의해 화상이 표시되는 표시부에서는 3∼4μm 정도로 형성되어 있고, 표시부 바깥쪽, 즉 게이트 패드(24) 및 데이터 패드(64)가 형성되어 있는 패드부에서의 보호 절연막(70) 두께는 1μm 이하, 바람직하게는 3,000Å ∼ 1 μm 정도로 얇게 형성되어 있다.
보호 절연막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO 따위의 투명한 도전 물질로 만들어지며, 접촉구(71)를 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있다. 또한 화소 전극(82)은 접촉구(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉구(72, 73)를 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 구동 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
제1 실시예에서와 마찬가지로, 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는, 표시부에서의 보호 절연막(70)의 두께는 충분히 두껍게 형성되어 있어 중첩하는 화소 전극(82)과 데이터선(62) 사이에서 용량 커플링이 크게 증가하는 것을 막을 수 있을 뿐만 아니라, 패드부(P)에서의 보호 절연막(70)의 두 께는 얇게 형성되어 있어 접촉구(72, 73)의 깊이가 비교적 얕기 때문에, 이후 구동 집척 회로 장치를 접속하였을 때에 패드부(70)의 게이트 및 데이터 패드 도전 패턴(84, 86)과 게이트 및 데이터 구동 집적 회로부의 접촉이 양호해 진다.
이러한 구조의 박막 트랜지스터 기판은 4매의 마스크를 사용하여 제조될 수 있는데, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 13a 내지 22c와 앞서의 도 10 내지 도 11을 참고로 하여 상세히 설명한다.
먼저, 도 13a 내지 도 13c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 제1 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 14a 및 14b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 15b 및 15c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다.
그 중 첫 번째는 도 16a 내지 16c에 도시한 것으로서 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다.
먼저 도 16a에서와 같이 기판(10) 위에 증착되어 있는 박막(300) 위에 감광막(200)을 도포한다. 이 경우 감광막(200)의 두께는 통상적인 두께보다 두꺼운 것이 좋으며 이는 현상 후 남은 막을 조절하기 좋게 하기 위함이다.
다음, 도 16b에서와 같이, 슬릿(410)이 형성된 광 마스크(400)를 이용하여 빛을 조사한다. 이 때, 슬릿(410) 사이에 위치한 패턴(420)의 선폭이나 패턴(420) 사이의 간격, 즉 슬릿(410)의 폭이 노광기의 분해능보다 작다. 한편, 반투명막을 이용하는 경우에는 마스크(400)를 제작할 때 사용되는 크롬(Cr)층(도시하지 않음)을 완전히 제거하지 않고 일정 두께만큼 남겨 이 부분을 통하여 들어오는 빛의 조 사량이 줄어들도록 한다.
이와 같은 마스크를 통하여 감광막(200)에 빛을 조사하면 빛에 노출된 감광막(200)의 표면으로부터 고분자들이 빛에 의하여 분해되며, 빛의 조사량이 늘어날수록 점점 아래에 위치한 고분자들도 분해된다. 빛에 직접 노출되는 부분, 예를 들면 도 16b의 가장자리 부분에서 가장 하부의 고분자들이 완전히 분해될 때 노광을 마친다. 그러나, 빛에 직접 노출되는 부분에 비하여 슬릿(410)이 형성되어 있는 부분의 조사량이 적으므로 이 부분에서 감광막(200) 하부의 분자들은 분해되지 않은 상태이다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다. 도 16b에서 도면 부호 210은 분해가 된 부분이고, 220은 분해되지 않은 부분이다.
이 감광막(210, 220)을 현상하면, 도 16c에 도시한 바와 같이 분자들이 분해되지 않은 부분(220)만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 작은 두께의 감광막이 남는다.
다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 이를 도 17a 내지 17c와 도 18a 내지 18c에 도시한 방법을 예로 들어 설명한다.
도 17a에 도시한 바와 같이, 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크(400)를 사용하여 노광하면 통상의 경우와 마찬가지로 빛에 조사되어 고분자들이 분해된 부분(210)과 그렇지 않은 부분(220)이 만들어지고, 이를 현상하면 도 17b에 도시한 바와 같이 감광막이 아예 없거나 일정 두께로 있는 통상의 감광막 패턴이 만들어진다. 이러한 감광막 패턴을 리플로우시켜 남아 있는 감광막(220)이 감광막이 없는 부분으로 흘러내려 얇은 막을 형성함으로써 새로운 감광막 패턴(250)이 형성된다.
그런데, 이와 같이 리플로우를 하더라도 두 감광막 패턴(220) 사이의 부분이 모두 덮이지 않을 수 있다. 이 경우에는 도 18a와 같이 노광기에 사용되는 광원의 분해능보다 작은 크기의 불투명한 패턴(430)을 마스크(400)에 형성한다. 그러면 도 18b에 도시한 바와 같이 현상 후에는 두께가 두꺼운 부분(220)의 사이에 두께가 얇은 작은 부분(230)이 형성된다. 이를 리플로우시키면 도 18c에서와 같이 두께가 두꺼운 부분 사이에 얇은 부분이 있는 감광막 패턴(240)이 형성된다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 19a 및 19b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 접촉층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각 되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3를 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 19a 및 도 19b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 15b 및 15c에 도시한 바와 같이, 기타 부분(B)의 노출된 접촉층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 접촉층(50) 및 반도체층(40)(반도체층과 접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6와 HCl의 혼합 기체나, SF6와 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 접촉층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 20a 및 20b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 접촉층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 접촉층 패턴과 유지 축전기용 도전체 패턴(68) 하부의 접촉층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 21a 및 22b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 접촉층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 접촉층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 접촉층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 접촉층 패턴(57)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6와 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 접촉층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 접촉층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 21b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 접촉층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 질화규소를 CVD 방법으로 증착하거나, 유기 절연 물질을 스핀 코팅하여 3∼4μm의 두께를 가지는 보호 절연막(70)을 형성하고, 감광막(도시하지 않음)을 도포한 다음, 제3 마스크를 사용하여 감광막을 노광하여, 부분적으로 두께가 다른 감광막 패턴을 형성한다. 부분적으로 다른 두께를 가지는 감광막 패턴을 형성하는 방법은 앞선 제1 실시예에서와 동일하다. 이후, 이 감광막 패턴을 마스크로 하여 보호 절연막(70) 및 게이트 절연막(30)을 식각하고, 감광막 패턴을 제거하여, 도 22a 내지 도 22c에 도시한 바와 같이, 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉구(71, 72, 73, 74)를 형성한다. 이때, 게이트 패드(24)와 데이터 패드(64)를 드러내는 접촉구(72, 73)가 형성되어 있는 패드부에서의 보호 절연막(70) 두께를 표시부의 보호 절연막(70)의 두께 3∼4μm 보다 얇은 1μm 이하로 형성한다.
다음, 접촉구(71, 72, 73)가 뚫린 보호 절연막(70) 전면에 ITO 또는 IZO막과 같은 투명 도전막을 증착하고, 제4 마스크를 사용하여 이를 식각하여, 도 10 내지 도 12에 도시한 바와 같은 화소 전극(82), 게이트 패드 도전 패턴(84) 및 데이터 패드 도전 패턴(86)을 형성한다.
이처럼, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서는, 구동 집적 회로부가 실장되는 부분인 패드부(P)에서의 보호 절연막(70) 두께가 다른 부분의 전체 보호 절연막(70) 두께보다 낮게 형성하여 접촉구(72, 73)의 단차를 낮추어 줌으로써, 이후에 구동 집적 회로부가 패드부의 게이트 및 데이터 패드 도전 패턴(84, 86)과 접착될 때에 전기적 접촉이 양호하게 이루어지도록 할 뿐 아니라, 게이트 및 데이터 패드 도전 패턴(84, 86)이 하부 게이트 및 데이터 패드(24, 64)를 제대로 보호할 수 있다. 또한, 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 1회의 마스크 공정으로 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하며, 접촉구(71, 72, 73, 74)를 형성하는 과정에서 1회의 마스크 공정으로 패드부의 보호 절연막(70)의 단차를 형성성함으로써, 마스크 공정의 횟수를 4회로 줄일 수 있다.
이와 같이, 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크의 수를 효과적으로 줄일 수 있으며, 패드부 특성 및 패드부와 외부 구동 회로부와의 접촉 특성을 향상시킬 수 있다.

Claims (23)

  1. 표시가 이루어지는 표시 영역과 상기 표시 영역 바깥의 패드 영역을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    게이트선 및 상기 게이트선의 일부인 게이트 전극을 상기 기판의 상기 표시 영역에, 상기 게이트선의 끝에 연결되는 게이트 패드를 상기 패드 영역에 각각 형성하는 단계,
    상기 게이트선, 상기 게이트 전극 및 상기 게이트 패드를 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴 및 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 및 드레인 전극, 그리고 상기 소스 전극과 연결된 데이터선을 상기 표시 영역에, 상기 데이터선의 끝에 연결되는 데이터 패드를 상기 패드 영역에 각각 형성하는 단계,
    상기 소스 및 드레인 전극, 상기 데이터선 및 상기 데이터 패드를 포함하는 데이터 배선을 덮는 보호 절연막을 형성하는 단계,
    감광막 패턴을 이용한 사진 식각 공정을 통해 상기 보호 절연막과 상기 게이트 절연막에 상기 게이트 패드, 상기 드레인 전극 및 상기 데이터 패드를 각각 드러내는 제1 내지 제3 접촉구를 형성하는 단계, 및
    상기 제2 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 사진 식각 공정을 통해, 상기 표시 영역에서의 상기 보호 절연막의 두께보다 상기 패드 영역에서의 상기 보호 절연막의 두께를 얇게 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 삭제
  3. 제1항에서,
    상기 패드 영역에서의 상기 보호 절연막의 두께는 3,000Å ∼ 1 μm 인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 표시 영역에서의 상기 보호 절연막의 두께는 3 ∼ 4μm 인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 보호 절연막은 유기막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 화소 전극의 가장자리가 상기 데이터선 또는 상기 게이트선과 중첩하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 감광막 패턴은 상기 제1 내지 제3 접촉구가 형성될 부분에 위치하며 두께를 가지지 않는 제1 부분, 상기 제1 부분을 제외한 상기 표시 영역 부분에 위치하며 제1 두께를 가지는 제2 부분, 그리고 상기 제1 부분을 제외한 상기 패드 영역 부분에 위치하며 상기 제1 부분보다 얇은 제2 두께를 가지는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 있는 첫째 부분, 빛이 완전히 차단되는 둘째 부분 및 빛이 일부만 투과될 수 있는 세째 부분을 포함하며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 마스크의 세째 부분은 반투명막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제8항에서,
    상기 마스크의 세째 부분은 상기 노광 과정에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제1항에서,
    상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 게이트 절연막, 상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,
    상기 게이트 절연막, 반도체층, 접촉층 및 도전층을 증착하는 단계,
    상기 도전층 위에 감광막을 도포하는 단계,
    상기 감광막을 상기 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여, 상기 소스 및 드레인 전극 사이에 위치하며 제1 두 께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 두께를 가지며 상기 데이터 배선의 상부에 위치하는 제2 부분, 그리고 두께가 없는 제3 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 도전층과 그 하부의 접촉층 및 반도체층, 상기 제1 부분과 그 아래의 상기 금속층 및 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 도전층, 상기 접촉층, 상기 반도체층으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 감광막 패턴의 상기 제1 부분의 두께는 상기 제2 부분의 두께의 반 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 감광막 패턴의 상기 제2 부분의 두께는 1∼2μm 인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 감광막 패턴의 상기 제1 부분의 두께는 0 초과 내지 4,000Å 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제1항에서,
    상기 화소 전극을 형성하는 단계에서 상기 제1 및 제3 접촉구를 통해 각각 상기 게이트 패드 및 상기 데이터 패드와 접촉하는 게이트 패드 도전 패턴 및 데이터 패드 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 표시 영역, 그리고 상기 표시 영역 바깥에 위치한 패드 영역을 포함하는 기판,
    상기 기판 위에 형성되어 있으며, 상기 표시 영역 내에 형성되어 있는 게이트 전극 및 게이트선, 그리고 상기 패드 영역에 형성되어 있으며 상기 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선을 덮고 있으며, 상기 게이트 패드의 일부를 드러내는 제1 접촉구를 가지는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 반도체층의 양쪽 가장자리와 각각 중첩하는 소스 전극 및 드레인 전극, 상기 게이트선과 교차하며 상기 소스 전극과 연결되어 있는 데이터선, 그리고 상기 데이터선의 끝에 연결되어 있으며 상기 패드 영역에 형성되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선을 덮고 있으며, 상기 제1 접촉구를 드러내는 제2 접촉구, 그리고 상기 드레인 전극을 드러내는 제3 접촉구를 가지고 있는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 제3 접촉구를 통해 상기 드레인 전극과 접촉하는 화소 전극, 및
    상기 제1 및 제2 접촉구를 통해 상기 게이트 패드와 접촉하는 제1 보조 패드 패턴을 포함하며,
    상기 패드 영역의 상기 보호막의 두께는 상기 표시 영역의 상기 보호막의 두께보다 얇게 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제17항에서,
    상기 패드 영역의 상기 보호막의 두께는 3,000Å ∼ 1μm 인 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제18항에서,
    상기 표시 영역의 상기 보호막의 두께는 3 ∼ 4μm 인 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제17항에서,
    상기 제1 보조 패드 패턴은 상기 화소 전극과 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제17항에서,
    상기 보호막에 상기 데이터 패드를 드러내는 제4 접촉구가 뚫려 있으며,
    상기 제4 접촉구를 통해 상기 데이터 패드와 접촉하는 제2 보조 패턴을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제21항에서,
    상기 제2 보조 패드 패턴은 상기 제1 보조 패드 패턴과 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제17항에서,
    상기 화소 전극의 가장자리는 상기 게이트선 및 상기 데이터선과 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990026025A 1999-06-30 1999-06-30 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 KR100612990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026025A KR100612990B1 (ko) 1999-06-30 1999-06-30 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026025A KR100612990B1 (ko) 1999-06-30 1999-06-30 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010005222A KR20010005222A (ko) 2001-01-15
KR100612990B1 true KR100612990B1 (ko) 2006-08-14

Family

ID=19598134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026025A KR100612990B1 (ko) 1999-06-30 1999-06-30 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100612990B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100729767B1 (ko) * 2001-01-31 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100766494B1 (ko) * 2001-03-02 2007-10-15 삼성전자주식회사 다결정 실리콘 박막 트랜지스터 액정표시장치 및 그 제조방법
KR100807580B1 (ko) * 2001-06-19 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법
CN114667481B (zh) * 2020-10-23 2023-10-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20010005222A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20000055524A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000051370A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100656899B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee