KR100656899B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 Download PDFInfo
- Publication number
- KR100656899B1 KR100656899B1 KR1019990026026A KR19990026026A KR100656899B1 KR 100656899 B1 KR100656899 B1 KR 100656899B1 KR 1019990026026 A KR1019990026026 A KR 1019990026026A KR 19990026026 A KR19990026026 A KR 19990026026A KR 100656899 B1 KR100656899 B1 KR 100656899B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- gate
- data
- layer
- alignment key
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000010408 film Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 20
- 238000003860 storage Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000005259 measurement Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Abstract
기판 위에 게이트선, 게이트 전극 및 게이트 패드와 같은 게이트 배선을 형성하고, 그 위에 게이트 절연막, 저항성 접촉층, 반도체층 및 데이터 배선용 금속막을 연속해서 증착한 다음, 1회의 사진 공정으로 형성된 부분적으로 두께가 다른 감광막 패턴을 이용하여 하부의 데이터 배선용 금속막, 반도체층 및 접촉층을 패터닝하여 데이터선, 소스 및 드레인 전극, 데이터 패드와 같은 데이터 배선, 그리고 정렬 키를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서, 게이트 배선을 형성하는 단계에서 게이트 배선용 금속으로 데이터 패드 하부와 정렬 키 하부의 기판 위에 각각 보조 금속 패턴과 보조 정렬 키를 형성한다. 이처럼, 정렬키와 데이터 패드 하부의 반사율이 낮은 반도체 패턴을 보조 금속 패턴과 보조 정렬 키가 가리고 있는 이러한 구조에서는, 데이터 배선과 그 하부의 접촉층 및 반도체층을 하나의 마스크를 사용하여 동시에 패터닝한 경우라도, 데이터 패드 및 정렬키를 정렬 위치 측정에 이용할 수 있다.
정렬 키, 4매 마스크, 데이터 패드, 액정 표시 장치, 박막 트랜지스터 기판
Description
도 1은 액정 표시 장치를 개략적으로 보여주는 배치도이고,
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 3 내지 도 6은 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 기판을 Ⅲ-Ⅲ'선, IV-IV'선, V-V' 선 및 VI-VI' 선을 따라 잘라 도시한 각각의 단면도이고,
도 7a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b, 7c, 7d 및 7e는 각각 도 7a에서 VIIb-VIIb' 선, VIIc-VIIc' 선, VIId-VIId' 선 및 VIIe-VIIe' 선을 따라 잘라 도시한 단면도이고,
도 8a, 8b, 8c 및 8d는 각각 도 7a에서 VIIb-VIIb' 선, VIIc-VIIc' 선, VIId-VIId' 선 및 VIIe-VIIe' 선을 따라 잘라 도시한 단면도로서, 도 7b, 7c, 7d 및 7e 다음 단계에서의 단면도이고,
도 9a는 도 8a, 8b, 8c 및 8d 다음 단계에서의 박막 트랜지스터 기판의 배치 도이고,
도 9b, 9c, 9d 및 9e는 각각 도 9a에서 IXb-IXb' 선, IXc-IXc' 선, IXd-IXd' 선 및 IXe-IXe' 선을 따라 잘라 도시한 단면도이며,
도 10a, 10b, 10c 및 10d는 각각 도 9a에서 IXb-IXb' 선, IXc-IXc' 선, IXd-IXd' 선 및 IXe-IXe' 선을 따라 잘라 도시한 단면도로서, 도 9b, 9c, 9d 및 9e 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 11a, 도 11b, 도 11c 및 도 11d는 각각 도 9a에서 IXb-IXb' 선, IXc-IXc' 선, IXd-IXd' 선 및 IXe-IXe' 선을 따라 잘라 도시한 단면도로서, 도 10a, 10b, 10c 및 10d 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 12a 및 12b는 정렬 키(align key)에 빛이 조사된 상태를 보여주는 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 특히 액정 표시 장치의 제조 과정에서 액정 표시 장치와 각종 설비를 정렬하는 데에 사용하는 정렬 키의 형성 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되 는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 통상 5장 또는 6장의 마스크가 사용되고 있다. 마스크는 고가의 소모품이므로, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 사용하는 것이 바람직하다. 따라서, 최근에는 4장 또는 그 이하의 갯수의 마스크를 이용한 제조 방법에 관한 연구가 활발해 지고 있다.
마스크를 이용한 각각의 사진 식각 공정은 감광막이 도포된 박막 트랜지스터 기판과 마스크를 정렬시키고, 기판에 도포되어 있는 감광막을 노광한 다음, 감광막을 현상하는 단계를 포함한다. 특히, 마스크와 기판의 정렬하는 단계는 기판의 게이트 패드 또는 데이터 패드 영역에 형성되어 있는 정렬 키 부근에 빛을 조사하고, 그 반사되는 빛을 감지하여 정렬 위치를 정하는 방식으로 이루진다. 따라서, 정렬 키는 불투명하고 반사도가 뛰어나야 하며, 이를 위해 게이트 배선용 금속 또는 데이터 배선용 금속으로 게이트 배선 또는 데이터 배선을 형성하는 단계에서 정렬 키를 형성하는 것이 일반적이다.
정렬 키를 이용한 정렬은 마스크를 이용한 사진 식각 공정 이외에도, 각종 박막 트랜지스터 기판의 어레이(array) 검사, 배향막 도포, 실(seal)재 도포, 박막 트랜지스터 기판과 대향 기판의 정합, 기판 절단(cutting) 및 그라인딩(grinding), 편광판 부착, 테이프 캐리어 패키지(tape carrier package : TCP)를 액정 표시 장치 기판에 접속하는 OLB(outer lead bonding) 등의 공정에서 각각의 설비와 기판을 정렬하는 데에도 이용된다.
특히, OLB 공정은 외부의 신호선과 액정 표시 장치 내의 배선이 연결되는 공정이므로 보다 정밀한 정렬이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치와 외부 장치를 정밀하게 정렬 시키기 위한 정렬 키를 별도의 공정 없이 형성하는 방법을 제공하는 것이다.
이러한 과제를 달성하기 위해 본 발명에서는, 데이터 배선용 금속으로 형성된 정렬 키 및 데이터 패드 하부의 반사율이 낮은 반도체 패턴 하부에 보조 정렬 키 및 보조 금속 패턴을 두어, 정렬을 위한 측정 광의 반사율이 저하되는 것을 막는다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 먼저 절연 기판 위에 게이트 배선용 금속막을 증착하고, 이 게이트 배선용 금속막을 식각하여 게이트선, 게이트선과 연결된 게이트 전극 및 게이트선의 끝에 연결되 어 있는 게이트 패드를 포함하는 게이트 배선, 그리고 제1 금속 패턴을 형성한다. 다음, 게이트 배선, 제1 금속 패턴 및 기판 위에 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터 배선용 금속막을 연속하여 증착한 다음, 사진 식각 공정을 통하여 데이터 배선용 금속막 위에 제1 두께를 가지는 제1 부분 및 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 가지는 감광막 패턴을 형성한다. 이어, 감광막 패턴을 이용하여 데이터 배선용 금속막, 저항성 접촉층 및 반도체층을 패터닝하여, 서로 분리되어 형성되어 있는 소스 및 드레인 전극, 상기 소스 전극과 연결된 데이터선, 그리고 상기 데이터선의 끝에 형성되어 있으며 상기 제1 금속 패턴의 상부에 형성되어 있는 데이터 패드를 포함하는 데이터 배선과 상기 데이터 배선의 하부의 접촉층 패턴 및 반도체 패턴을 형성한 다음, 감광막 패턴을 제거한다. 이때, 제1 부분과 제2 부분은 각각 소스 및 드레인 전극 사이 부분과 데이터 배선에 대응시켜, 상기 소스 및 드레인 전극 사이 부분에서는 상기 반도체 패턴을 제거하지 않는다. 다음, 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막 패턴을 형성하고, 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있으며, 이때 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되도록 하는 것이 바람직하다.
마스크의 첫째 부분은 반투명막 또는 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다.
게이트 배선용 금속막을 식각하여 게이트 패드 또는 데이터 패드 부근에 다수의 제1 정렬 키를 형성할 수 있다.
또한, 게이트 배선용 금속막을 식각하는 단계에서 게이트 패드 또는 데이터 패드 부근에 다수의 제2 정렬 키를 형성한 후, 데이터 배선용 금속막, 접촉층 및 반도체층을 식각하는 단계에서 제2 정렬 키의 상부에 대응되는 다수의 제3 정렬키, 그리고 제3 및 제2 정렬 키 사이에 위치하는 접촉층 패턴 및 반도체 패턴을 형성할 수 있다.
한편, 이러한 방법으로 형성한 박막 트랜지스터 기판은, 표시 영역 및 표시 영역 바깥에 위치하는 패드 영역을 포함하며, 패드 영역에는 정렬 키가 형성되어 있다. 이 정렬 키는 제1 금속층 패턴, 절연막층 패턴, 반도체층 패턴, 그리고 제2 금속층 패턴의 적층 순서를 가진다.
여기에서, 반도체층 패턴은 비정질 규소층 및 도핑된 비정질 규소층으로 이루어져 있을 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1을 참고로 하여 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 액정 표시 장치를 개략적으로 보여주는 배치도이다.
도 1에 도시한 바와 같이, 하부 박막 트랜지스터 기판(10)에는 가로 방향으로 다수의 게이트선(22)이 형성되어 있고, 게이트선(22)의 끝에는 각각 게이트 패드(24)가 형성되어 있다. 여기에서, 게이트 패드(24)는 다수개씩 모여 게이트 패드 블록(block)을 이루고 있다. 또한, 세로 방향으로 다수의 데이터선(62)이 게이트선(22)과는 절연되어 형성되어 있고, 데이터선(62)의 끝에는 각각 데이터 패드(64)가 형성되어 있으며, 데이터 패드(64)는 다수개씩 모여 데이터 패드 블록을 이루고 있다. 게이트선(22)과 데이터선(62)이 서로 교차하여 다수의 화소 영역을 이루며, 이러한 다수의 화소 영역이 모여 액정 표시 장치의 표시를 위한 영역인 표시 영역(active area : A/A)을 이룬다. 각각의 화소 영역 내에는 게이트선(22), 데이터선(62)과 화소 전극(도시하지 않음)에 각각의 단자가 연결되는 박막 트랜지스터가 형성되어 있다. 또한, 게이트 패드 블록 및 데이터 패드 블록의 양 바깥쪽에는 박막 트랜지스터 기판의 어레이 검사, 실재 도포, 박막 트랜지스터 기판과 대향 기판의 정합, 테이프 캐리어 패키지의 접속 등에 이용될 다수의 정렬 키(align key : A/K)가 게이트 배선용 금속 또는 데이터 배선용 금속으로 형성되어 있다.
투명 전극(도시하지 않음)이 전면에 형성되어 있는 대향 기판(11)이 박막 트랜지스터 기판(10)의 표시 영역(active area : A/A)과 마주보도록 대응되어 있다. 이 대향 기판(11)에는 컬러 필터가 형성되어 있을 수 있다.
박막 트랜지스터 기판(10)과 대향 기판(11) 사이에는 액정층(도시하지 않음)이 주입되어 있어, 박막 트랜지스터 기판(10)의 화소 전극과 대향 기판(11)의 투명 공통 전극 사이에 걸리는 전압에 의해 액정층의 광 투과율이 변화되어 표시가 구현 된다.
도시하지는 않았지만, 이러한 액정 표시 장치의 게이트 패드(24) 및 데이터 패드(64)에 각각 집적 회로를 장착한 테이프 캐리어 패키지가 게이트 및 데이터 패드 블록 단위로 부착되어 있어, 주사 신호 및 화상 신호를 각각의 게이트선 및 데이터선으로 공급한다.
이러한 액정 표시 장치를 제조하기 위해서, 대향 기판(11)과 테이프 캐리어 패키지 등을 박막 트랜지스터 기판(10)에 정렬하는 과정을 거치게 되며, 정렬을 위해 사용되는 것이 정렬 키(A/K)이다. 특히, 테이프 캐리어 패키지를 패드(24, 64)에 접속하는 경우에는 좀 더 정밀한 정렬을 위하여, 일차적으로 정렬 키(A/K)를 이용한 정렬을 실시한 후, 각각의 패드(24, 64)를 이용하여 이차 정렬을 실시하여 정확한 정렬 지점을 찾아 테이프 캐리어 패키지를 접속한다.
그러나, 데이터 배선과 동시에 하부의 접촉층과 반도체층을 동시에 패터닝하여 박막 트랜지스터 기판의 제조에 사용되는 마스크 수를 4매로 줄이는 방법의 경우, 데이터 배선 또는 데이터 배선용 금속으로 형성된 정렬 키(A/K) 또는 데이터 패드(64)의 하부의 반사율이 낮은 반도체층 하층에 반사율이 높은 패턴을 추가하는 것이 바람직하다.
그러면, 데이터 배선용 금속으로 형성된 정렬 키(A/K) 및 데이터 패드(64) 하부에 게이트 배선용 금속으로 형성된 보조 패턴을 가지고 있는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 3 내지 도 6은 도 2의 III-III' 선, IV-IV' 선, V-V' 선 및 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 2 내지 도 6에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되어 있지 않을 수도 있다.
게이트 패드(24)가 형성되는 기판(10)의 가장자리 부분(A1) 또는 데이터 패드(64)가 형성될 기판(10)의 가장자리 부분(A2), 즉 패드 영역에는 게이트 배선용 금속으로 제1 정렬 키(21), 보조 정렬 키(23)와 보조 금속 패턴(25)이 형성되어 있다. 제1 정렬 키(21)는 게이트 패드 블록(도 1 참조) 또는 데이터 패드 블록(도 1 참조)의 바깥쪽에 임의로 다수개씩 형성되어 있고, 보조 정렬 키(23) 역시 게이트 패드 블록 또는 데이터 패드 블록의 바깥쪽에 임의로 다수개씩 형성되어 있으며, 보조 금속 패턴(25)은 이후 설명할 데이터 패드(64)의 하부에 각각 대응되도록 형성되어 있다.
게이트 배선(22, 24, 26, 28), 제1 정렬 키(21), 보조 정렬 키(23) 및 보조 금속 패턴(25) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28), 정렬 키(21), 보조 정렬 키(23)와 보조 금속 패턴(25)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 43, 48)이 형성되어 있으며, 반도체 패턴(42, 43, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴(53, 55, 56, 58)이 형성되어 있다.
접촉층 패턴(53, 55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선과 제2 정렬 키(63)가 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 게이트 배선용 금속으로 형성되어 있는 보조 금속 패턴(25)의 상부에 위치하며 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박 막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우, 유지 축전기용 도전체 패턴(68) 또한 형성되어 있지 않다. 제2 정렬 키(63)는 게이트 배선용 금속으로 형성되어 있는 보조 정렬 키(25) 상부에 형성되어 있다.
여기에서, 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 접촉층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 접촉층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다. 또한, 제2 정렬 키(63) 하부의 접촉층 패턴(53)은 제2 정렬 키(63)와 동일한 형태를 가진다.
한편, 반도체 패턴(42, 43, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63), 그리고 접촉층 패턴(53, 55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이고, 제2 정렬 키(63)와 그 하부의 접촉층 패턴(53) 및 반도체 패턴(43)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 접촉층 패턴(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(71, 73, 74)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO (indium tin oxide) 또는 IZO (indium-zinc-oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
이처럼, 본 발명의 실시예에서는 데이터 패드(64)의 하부에 접촉층 패턴(56), 반도체 패턴(42) 및 게이트 절연막(30)을 매개로 하여 보조 금속 패턴(25)이 형성되어 있으며, 데이터 배선용 금속으로 형성되어 있는 제2 정렬 키(63) 하부에 접촉층 패턴(53), 반도체 패턴(43) 및 게이트 절연막(30)을 매개로 하여 보조 정렬 키(23)가 형성되어 있기 때문에, 게이트 배선용 금속으로 형성되어 있는 정렬 키(21) 뿐만 아니라, 그 하부에 반도체 패턴(43, 42)이 형성되어 있는 제2 정렬 키(63)와 데이터 패드(64)부를 정렬에 이용하는 것이 가능하다. 즉, 기판(10)의 앞· 뒷쪽 어느 방면에서 제2 정렬 키(63) 및 데이터 패드(64)에 빛을 조사하더라도 반사되어 나오는 빛의 양에 크게 차이가 없어, 정밀하게 박막 트랜지스터 기판(10)과 다른 외부 설비 및 기판을 정렬하는 것이 가능하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 7a 내지 11d와 앞서의 도 2 내지 도 6을 참고로 하여 상세히 설명한다.
먼저, 도 7a 내지 7e에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선, 제1 정렬 키(21), 보조 정렬 키(24) 및 보조 금속 패턴(25) 등을 형성한다.
다음, 도 8a 및 8d에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도 전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 9a 내지 9e에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(62, 64, 65, 66, 68) 및 제2 정렬 키(63)가 형성될 부분(A)에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63)가 형성될 부분(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로는 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 방법이 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63)가 형성될 부분(A)에는 데이터 배선(63, 64, 65, 66, 68) 및 제2 정렬 키(63)와 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체 층(40)만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
이를 좀 더 자세히 설명하면, 먼저, 도 10a 및 10b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하면, 채널부(C), 데이터 배선 및 정렬 키가 형성될 부분(A)의 도전체층, 즉 소스/드레인용 도전체 패턴 및 유지 축전기용 도전체 패턴(68) 및 제2 정렬 키(63) 패턴이 남고, 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 접촉층(50)이 드러난다.
이어, 기타 부분(B)의 드러난 접촉층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 접촉층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6와 HCl의 혼합 기체나, SF6와 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 접촉층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 접촉층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러나면서 반도체 패턴이 완성된다. 한편, 데이터 배선 및 제2 정렬 키가 형성될 부분(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
다음, 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한 다음, 소스/드레인용 도전체 패턴(67) 및 그 하부의 접촉층 패턴(50)을 식각하면, 도 11a 내지 도 11d에 도시한 바와 같이, 소스 전극(65)과 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66, 68) 및 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48), 그리고 제2 정렬 키(63) 및 그 하부의 접촉층 패턴(53) 및 반도체 패턴(43)을 완성한다.
마지막으로, 남아 있는 감광막 제2 부분(112)을 제거한다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63)를 형성한 후, 질화규소 등으로 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한다. 이어 제3 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)을 형성한다.
마지막으로, 도 2 내지 도 6에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이와 같이 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 데이터 배선(62, 64, 65, 66, 68) 및 제2 정렬 키(63)와 그 하부의 접촉층 패턴(53, 55, 56, 58) 및 반도체 패턴(42, 43, 48)을 하나의 마스크를 이용하 여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써, 4매의 마스크만을 사용하여 박막 트랜지스터 기판을 제조하는 것이 가능하다. 또한, 게이트 배선을 형성하는 단계에서 제2 정렬 키(63) 하부층과 게이트 패드(64) 하부층에 반사율이 낮은 반도체 패턴(43, 42)을 가려주는 보조 정렬 키(23)와 보조 금속 패턴(25)을 형성하기 때문에, 제1 정렬 키(21) 뿐만 아니라 제2 정렬 키(63)와 데이터 패드(64)를 이용하여 박막 트랜지스터 기판(10)의 앞·뒤면 어느 쪽에서라도 정렬을 실시하는 것이 가능하다.
이에 대하여 도 12a 및 도 12b를 참고로 하여 좀 더 설명한다.
도 12a는 게이트 배선용 금속으로 형성한 제1 정렬 키 구조의 단면도이고, 도 12b는 데이터 배선용 금속 및 게이트 배선용 금속으로 형성한 제2 정렬 키 구조의 단면도로서, 각각의 정렬 키에 빛이 조사된 상태를 보여준다.
먼저, 도 12a에 도시한 바와 같이, 게이트 배선용 금속으로 형성되어 있어 반사율이 좋은 제1 정렬 키(21)의 상부에 게이트 절연막(30)과 보호막(70)이 덮여 있을 뿐 상부 또는 하부층에 반사율이 낮은 어떠한 막도 존재하지 않으므로, 박막 트랜지스터 기판(10)의 앞쪽 및 뒤쪽에서 각각 조사된 측정광(f, g)이 제1 정렬 키(21)의 앞면 및 뒷면에서 각각 반사된다. 따라서, 제1 정렬 키(21)의 정확한 위치를 측정해 낼 수 있다.
다음, 도 12b의 경우, 데이터 배선용 금속으로 형성된 제2 정렬 키(63)의 상부에 보호막(70)이 덮여 있고, 하부에는 제2 정렬 키(63)와 동일한 패턴의 접촉층 패턴(53) 및 그 하부의 반도체 패턴(43)이 형성되어 있으며, 반도체 패턴(43)의 하 부에는 게이트 절연막(30)을 매개로 하여 게이트 배선용 금속으로 형성된 보조 정렬 키(23)가 형성되어 있다.
이 경우, 박막 트랜지스터 기판(10)의 앞쪽에서 조사한 측정광(f)은 제2 정렬 키(63)의 앞면에서 반사된다. 또한, 박막 트랜지스터 기판(10)의 뒤쪽에서 조사한 측정광(b)은 반사율이 낮은 반도체 패턴(43)이 아닌 반사율이 높은 보조 정렬 키(23)에 조사되는데, 이는 제2 정렬 키(63)의 하부에 반사율이 낮은 접촉층 패턴(53)과 반도체 패턴(43)이 형성되어 있기는 하지만, 반도체 패턴(43)의 하층에 반사율이 높은 게이트 배선용 금속으로 보조 정렬 키(23)가 형성되어 있기 때문이다. 따라서, 기판(10)의 앞·뒤 어느 방면에서라도 정렬 위치를 비교적 정확히 측정할 수 있다.
제2 정렬 키(63)와 그 하부에 놓인 보조 정렬 키(23)의 구조에서와 동일한 원리로 데이터 패드(64)와 그 하부에 놓인 보조 금속 패턴(25)의 구조를 OLB 공정을 위한 정렬 위치 측정에 이용할 수 있다.
앞서 도 1을 참고로 언급한 바와 같이, 테이프 캐리어 패키지를 각각의 데이터 패드 블록에 본딩하는 OLB 공정을 위해, 먼저 각 테이프 캐리어 패키지를 데이터 패드 블록을 단위로 박막 트랜지스터 기판(10)에 정렬시켜야 한다. OLB 공정을 위한 정렬은 다른 외부 장비를 기판(10)에 정렬 시키는 공정에 비해 정밀도가 요구되므로, 데이터 패드(64)의 바깥쪽에 위치한 다수의 제1 또는 제2 정렬 키(21, 63)을 이용하여 정렬시킨 후, 이어 데이터 패드(64) 각각을 정렬 키로 이용하여 이차로 정렬을 실시한다. 이때, 데이터 패드(64)의 하부의 최하층에는 반사율이 놓은 보조 금속 패턴(25)이 형성되어 있으므로, 반사율의 감소에 의한 정렬 불량을 막을 수 있다.
이와 같이, 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크의 수를 효과적으로 줄일 뿐만 아니라, 액정 표시 장치와 외부 장치를 정밀하게 정렬 시키기 위한 정렬 키를 별도의 공정 없이 형성할 수 있다.
Claims (9)
- 절연 기판 위에 게이트 배선용 금속막을 증착하는 단계,상기 게이트 배선용 금속막을 식각하여 게이트선, 상기 게이트선과 연결된 게이트 전극 및 상기 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 그리고 제1 금속 패턴을 형성하는 단계,상기 게이트 배선, 상기 제1 금속 패턴 및 상기 기판 위에 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터 배선용 금속막을 연속하여 증착하는 단계,사진 식각 공정을 통하여 상기 데이터 배선용 금속막 위에 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 가지는 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 이용하여 상기 데이터 배선용 금속막, 상기 저항성 접촉층 및 상기 반도체층을 패터닝하여, 서로 분리되어 형성되어 있는 소스 및 드레인 전극, 상기 소스 전극과 연결된 데이터선, 그리고 상기 데이터선의 끝에 형성되어 있으며 상기 제1 금속 패턴의 상부에 형성되어 있는 데이터 패드를 포함하는 데이터 배선과 상기 데이터 배선의 하부의 접촉층 패턴 및 반도체 패턴을 형성하는 단계,상기 감광막 패턴을 제거하는 단계,상기 데이터 배선을 덮으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막 패턴을 형성하는 단계,상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 제1 부분과 상기 제2 부분은 각각 상기 소스 및 드레인 전극 사이 부분과 상기 데이터 배선에 대응시켜, 상기 소스 및 드레인 전극 사이 부분에서는 상기 반도체 패턴을 제거하지 않는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제3항에서,상기 마스크의 첫째 부분은 반투명막을 포함하는 액정 표시 장치용 박막 트 랜지스터 기판의 제조 방법.
- 제3항에서,상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선용 금속막을 식각하여 상기 게이트 패드 또는 상기 데이터 패드 부근에 다수의 제1 정렬 키를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선용 금속막을 식각하여 상기 게이트 패드 또는 상기 데이터 패드 부근에 다수의 제2 정렬 키를 형성하는 단계,상기 데이터 배선용 금속막, 상기 접촉층 및 상기 반도체층을 식각하여 상기 제2 정렬 키의 상부에 대응되는 다수의 제3 정렬키, 그리고 상기 제3 및 제2 정렬 키 사이에 위치하는 상기 접촉층 패턴과 상기 반도체 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 표시 영역 및 상기 표시 영역 바깥에 위치하는 패드 영역을 포함하는 기판, 및상기 패드 영역에 위치하며, 제1 금속층 패턴, 상기 제1 금속층 패턴 상부의 절연막층 패턴, 상기 절연막층 패턴 상부의 반도체층 패턴, 그리고 상기 반도체층 패턴 상부의 제2 금속층 패턴을 포함하는 정렬 키 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제8항에서,상기 반도체층 패턴은 비정질 규소층 및 도핑된 비정질 규소층을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026026A KR100656899B1 (ko) | 1999-06-30 | 1999-06-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026026A KR100656899B1 (ko) | 1999-06-30 | 1999-06-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005223A KR20010005223A (ko) | 2001-01-15 |
| KR100656899B1 true KR100656899B1 (ko) | 2006-12-15 |
Family
ID=19598136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026026A KR100656899B1 (ko) | 1999-06-30 | 1999-06-30 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100656899B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030020514A (ko) * | 2001-08-29 | 2003-03-10 | 삼성전자주식회사 | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100767376B1 (ko) * | 2001-09-24 | 2007-10-17 | 삼성전자주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100459483B1 (ko) * | 2001-10-30 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100973806B1 (ko) * | 2003-06-26 | 2010-08-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP4275519B2 (ja) * | 2003-12-12 | 2009-06-10 | 東京応化工業株式会社 | 微細パターンの形成方法および液晶表示素子の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023624A (ko) * | 1995-10-30 | 1997-05-30 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
-
1999
- 1999-06-30 KR KR1019990026026A patent/KR100656899B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023624A (ko) * | 1995-10-30 | 1997-05-30 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005223A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720095B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7139045B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR20020083249A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070000025A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100656899B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010027685A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100612990B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010060519A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010045360A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR20000067259A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20010010116A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100759963B1 (ko) | 액정 표시 장치 및 그의 박막 트랜지스터 기판의 제조 방법 | |
| KR20090070289A (ko) | 횡전계 방식 액정표시장치용 어레이 기판 | |
| KR100623976B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E801 | Decision on dismissal of amendment | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20060828 Effective date: 20061031 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111115 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |