KR20090070289A - 횡전계 방식 액정표시장치용 어레이 기판 - Google Patents

횡전계 방식 액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR20090070289A
KR20090070289A KR1020070138249A KR20070138249A KR20090070289A KR 20090070289 A KR20090070289 A KR 20090070289A KR 1020070138249 A KR1020070138249 A KR 1020070138249A KR 20070138249 A KR20070138249 A KR 20070138249A KR 20090070289 A KR20090070289 A KR 20090070289A
Authority
KR
South Korea
Prior art keywords
common
electrode
insulating film
semiconductor layer
wiring
Prior art date
Application number
KR1020070138249A
Other languages
English (en)
Other versions
KR101385744B1 (ko
Inventor
정훈
이상걸
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070138249A priority Critical patent/KR101385744B1/ko
Publication of KR20090070289A publication Critical patent/KR20090070289A/ko
Application granted granted Critical
Publication of KR101385744B1 publication Critical patent/KR101385744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 보다 자세하게는 횡전계 방식 액정표시장치용 어레이 기판의 마스크 공정 수를 줄이는 것을 통해 생산 수율을 개선하는 것에 관한 것이다.
본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판은 기판과; 상기 기판 상의 반도체층과; 상기 반도체층 상의 제 1 절연막과; 상기 제 1 절연막 상의 일 방향으로 구성된 게이트 배선및, 상기 게이트 배선과 평행하게 이격된 공통 배선과; 상기 제 1 절연막 상에 화소 영역에 대응하여 판상의 패턴으로 설계된 화소 전극과; 상기 화소 전극 상의 상기 반도체층을 노출하는 소스 및 드레인 홀과, 상기 공통 배선을 노출하는 제 1 공통 홀과, 상기 화소 전극을 노출하는 픽셀 오픈홀을 포함하는 제 2 절연막과; 상기 제 2 절연막 상의 상기 게이트 배선과 수직 교차하는 데이터 배선과, 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격된 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 상의 제 2 공통 홀과 감광 패턴을 포함하는 제 3 및 제 4 절연막과; 상기 제 3 및 제 4 절연막 상의 상기 공통 배선과 접촉된 공통 전극을 포함하는 것을 특징으로 한다.

Description

횡전계 방식 액정표시장치용 어레이 기판{Array Substrate of In-Plane Switching Mode Liquid Crystal Display Device}
본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 보다 자세하게는 횡전계 방식 액정표시장치용 어레이 기판의 마스크 공정 수를 줄이는 것을 통해 생산 수율을 개선하는 것에 관한 것이다.
최근 정보 디스플레이에 대한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube: CRT)을 대체하는 경량 박막형 평판표시장치에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
특히, 이러한 평판 표시장치에서는 능동구동 액정표시소자가 주류를 이루고 있다. 능동구동 액정표시장치에서는 박막트랜지스터가 단위 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 스위칭 소자로는 수소화된 비정질 실리콘이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350 oC 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합 및 댕글링 본드가 존재하여 빛 조사나 전기장 인가 시 준안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다.
특히, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지하고 있다.
또한, 액정표시장치용 액정패널의 해상도가 높아지면 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
이러한 다결정 상태의 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 횡전계 방식 액정표시장치에 대해 설명하도록 한다.
도 1은 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(10) 상의 일 방향으로 게이트 배선(20)과, 상기 게이트 배선(20)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(30)이 구성 된다.
또한, 상기 게이트 배선(20)과 평행하게 이격된 공통 배선(50)과, 상기 공통 배선(50)에서 화소 영역(P) 방향으로 수직 분기된 다수의 공통 전극(80)이 구성된다.
상기 게이트 배선(20)과 데이터 배선(30)의 교차지점에는 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이트 배선(20)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25)과 중첩된 상부에 위치하는 반도체층(40)과, 상기 반도체층(40) 상부에 위치하는 데이터 배선(30)에서 연장된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)을 포함한다. 상기 반도체층(40)은 폴리 실리콘으로 구성된다.
상기 드레인 전극(34)의 일부를 노출하는 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P)에 대응하여 구성된다. 상기 화소 전극(70)은 드레인 전극(34)과 접촉된 연장부(70a)와, 상기 연장부(70a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(70b)와, 상기 다수의 수직부(70b)를 하나로 연결하는 수평부(70c)를 포함한다. 상기 화소 전극 수직부(70b)와 공통 전극(80)은 화소 영역(P)에서 교대로 배치된다.
이때, 상기 화소 전극의 수평부(70c)를 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 하부에 위치하는 공통 배선(50)을 제 2 전극으로 하며, 상기 제 1 및 제 2 전극의 중첩된 사이 공간에 개재된 절연막을 유전체층으로 하는 스토리지 커패시터(Cst)가 구성된다.
일반적으로, 전술한 구성을 갖는 횡전계 방식 액정표시장치용 어레이 기판은 8 또는 9 마스크 공정으로 제작된다.
이하, 첨부한 도면을 참조하여 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 2a 내지 도 2h는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도이다.
도 2a는 제 1 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 기판(10) 상에 스위칭 영역(S), 화소 영역(P), 공통 영역(C)과 데이터 영역(D)을 정의하는 단계를 진행한다.
상기 다수의 영역(S, P, C, D)이 정의된 기판(10) 상에 폴리 실리콘층(미도시)을 형성하고 이를 패턴하게 되면, 스위칭 영역(S)에 대응하여 반도체층(40)이 형성된다.
상기 반도체층(40)이 형성된 기판(10) 상부 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 제 1 절연막(45)이 형성된다.
도 2b는 제 2 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 절연막(45)이 형성된 기판(10) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 게이트 금속층(미도시)을 형성하고 이를 패턴하게 되면, 일 방향으로 게이트 배선(도 1의 20)이 형성된다. 이때, 상기 반도체층(40)과 중첩된 부분에 대응된 게이트 배선의 일부가 게이트 전극(25)으로 활용된다.
도 2c는 제 3 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 게이트 전극(25)과 게이트 배선이 형성된 기판(10) 상에 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 제 2 절연막(46)이 형성된다.
다음으로, 상기 반도체층(40) 상의 제 2 절연막(46)과 제 1 절연막(45)을 차례로 패턴하게 되면, 상기 반도체층(40)의 양측 일부를 각각 노출하는 소스 및 드레인 홀(SH, DH)이 형성된다.
도 2d는 제 4 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 소스 및 드레인 홀(SH, DH)을 포함하는 제 2 절연막(46) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나를 증착하여 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하면, 상기 게이트 배선(도 1의 20)과 수직 교차하여 화소 영역(P)의 정의하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 연장되고 상기 소스 홀(SH)을 통해 반도체층(40)과 접촉된 소스 전극(32)과, 상기 소스 전극(32)과 이격되고 드레인 홀(DH)을 통해 반도체층(40)과 접촉된 드레인 전극(34)이 각각 형성된다.
상기 게이트 전극(25)과 반도체층(40)과 소스 및 드레인 전극(32, 34)은 박 막트랜지스터(T)를 이룬다.
도 2e는 제 5 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 데이터 배선(30)과 박막트랜지스터(T) 등이 형성된 기판(10) 상부 전면에 질화 실리콘과 산화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 3 절연막(47)이 형성된다.
연속하여, 상기 제 3 절연막(47)이 형성된 기판(10) 상에 포토 아크릴 또는 벤조사이클로부텐(benzocyclobutene: BCB)을 포함하는 유기절연물질 그룹 중 선택된 하나로 제 4 절연막(48)이 형성된다. 이때, 상기 제 3 절연막(47)을 형성하는 공정 단계는 생략할 수 있다.
다음으로, 상기 드레인 전극(34)에 대응된 제 4 절연막(48)과 제 3 절연막(47)을 차례로 패턴하게 되면, 상기 드레인 전극(34)의 일부를 노출하는 제 1 드레인 콘택홀(CH1)이 형성된다.
도 2f는 제 6 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 드레인 콘택홀(CH1)이 형성된 기판(10) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하면, 상기 게이트 배선과 평행하게 이격된 공통 배선(50)과, 상기 공통 배선(50)에서 화소 영역(P) 방향으로 수직 분기된 다수의 공통 전극(80)이 형성된다.
도면으로 제시하지는 않았지만, 상기 공통 배선(50)과 공통 전극(80)은 게이트 배선과 동일층 동일 물질로 구성되거나 서로 다른 층에 구성될 수 있다. 이때, 상기 공통 배선(50)과 공통 전극(80)을 서로 다른 층에 구성할 경우에는 공통 배선(50)의 일부를 노출하기 위한 추가적인 마스크 공정을 필요로 한다.
도 2g는 제 7 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 공통 배선(50)과 공통 전극(80)이 형성된 기판(10) 상에 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 5 절연막(49)이 형성된다. 이때, 상기 드레인 전극(34)은 제 5 절연막(49)에 덮여진다.
다음으로, 상기 드레인 전극(34)을 덮는 제 5 절연막(49)을 패턴하게 되면, 상기 드레인 전극(34)을 노출하는 제 2 드레인 콘택홀(CH2)이 형성된다.
도 2h는 제 8 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 제 2 드레인 콘택홀(CH2)을 포함하는 제 5 절연막(49) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하면, 상기 드레인 전극(34)과 접촉된 화소 전극(70)이 화소 영역(P에 대응하여 형성된다.
상기 화소 전극(70)은 드레인 전극(34)과 접촉된 연장부(70a)와, 상기 연장부(70a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(70b)와, 상기 다수의 수직부(70b)를 하나로 연결하는 수평부(70c)를 포함한다.
이때, 상기 화소 전극의 수평부(70c)를 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 공통 배선(50)을 제 2 전극으로 하며, 상기 제 1 및 제 2 전극의 중첩된 사이 공간에 개재된 제 5 절연막(49)을 유전체층으로 하는 스토리지 커패시터(Cst) 가 형성된다.
이상으로 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판을 8 마스크 공정으로 제작할 수 있다.
그러나, 종래의 8 또는 9 마스크 공정은 마스크 수의 증가에 따른 장비 초기 투자비와 제조원가를 상승시키는 원인으로 작용하여 생산 수율을 저해하는 문제를 유발한다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 횡전계 방식 액정표시장치용 어레이 기판을 제작함에 있어서 마스크 공정 수의 절감을 통해 생산 수율을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판은 기판과; 상기 기판 상의 반도체층과; 상기 반도체층 상의 제 1 절연막과; 상기 제 1 절연막 상의 일 방향으로 구성된 게이트 배선및, 상기 게이트 배선과 평행하게 이격된 공통 배선과; 상기 제 1 절연막 상에 화소 영역에 대응하여 판상의 패턴으로 설계된 화소 전극과; 상기 화소 전극 상의 상기 반도체층을 노출하는 소스 및 드레인 홀과, 상기 공통 배선을 노출하는 제 1 공통 홀과, 상기 화소 전극을 노출하는 픽셀 오픈홀을 포함하는 제 2 절연막과; 상기 제 2 절연막 상의 상기 게이트 배선과 수직 교차하는 데이터 배선과, 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격된 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 상의 제 2 공통 홀과 감광 패턴을 포함하는 제 3 및 제 4 절연막과; 상기 제 3 및 제 4 절연막 상의 상기 공통 배선과 접촉된 공통 전극을 포함한다.
상기 제 3 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성되고, 상기 제 4 절연막은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 한다.
이때, 상기 공통 전극은 상기 제 1 및 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 연장부와, 상기 연장부에서 상기 화소 영역 방향으로 수직 분기된 다수의 수직부를 포함한다. 상기 감광 패턴은 상기 데이터 배선과 공통 전극 수직부 간의 기생 커패시턴스를 낮추는 역할을 한다.
상기 화소 영역에 대응된 상기 화소 전극과 공통 전극 수직부 간의 중첩된 사이 공간에는 상기 제 3 절연막 만이 개재되며, 상기 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법은 기판 상에 반도체층을 형성하는 단계와; 상기 반도체층 상에 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막 상의 일 방향으로 게이트 배선과, 상기 게이트 배선과 평행하게 이격된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 공통 배선이 형성된 기판 상에 판상의 패턴으로 설계 된 화소 전극을 형성하는 단계와; 상기 반도체층과 화소 전극과 공통 배선을 각각 노출하는 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 포함하는 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막 상에 상기 게이트 배선과 수직 교차하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층 및 화소 전극과 각각 접촉된 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 상기 공통 배선을 노출하는 제 2 공통 홀을 포함하는 제 3 절연막을 형성하는 단계와; 상기 제 3 절연막이 형성된 기판 상에 상기 데이터 배선과 중첩된 상부에 대응된 감광 패턴을 포함하는 제 4 절연막을 형성하는 단계와; 상기 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 공통 전극을 형성하는 단계를 포함한다.
상기 제 1 내지 제 3 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 각각 형성되고, 상기 제 4 절연막은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 한다. 이때, 상기 제 4 절연막은 상기 제 3 절연막 보다 유전율이 작은 물질로 형성된다.
또한, 상기 반도체층은 폴리 실리콘으로 이루어지고, 상기 공통 전극은 상기 제 1 및 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 연장부와, 상기 연장부에서 상기 화소 영역 방향으로 수직 분기된 다수의 수직부를 포함한다.
이때, 상기 제 2 공통 홀과 감광 패턴을 형성하는 단계는, 상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 제 3 절연막과 제 4 절연막을 차례로 형성하고, 투과부와 반투과부와 차단부로 이루어진 마스크를 정렬하는 단계와; 상기 마스크 상부에서 노광 및 현상하는 단계를 진행하여, 제 1 내지 제 3 감광 패턴을 각각 형성하는 단계와; 상기 제 1 내지 제 3 감광 패턴을 마스크로 이용하고, 상기 공통 배선에 대응된 상기 제 3 절연막을 패턴하여, 상기 공통 배선을 노출하는 공통 홀을 형성하는 단계와; 상기 제 1 내지 제 3 감광 패턴을 애싱하여, 상기 제 1 및 제 2 감광 패턴의 두께가 낮아지도록 하고, 상기 제 3 감광 패턴은 모두 제거하여 상기 제 3 감광 패턴의 하부로 상기 제 3 절연막을 노출시키는 단계를 포함한다.
전술한 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법은 기판 상에 반도체층을 형성하는 단계와; 상기 반도체층 상의 일 방향으로 게이트 배선과, 상기 게이트 배선과 평행하게 이격 구성된 공통 배선과, 화소 영역에 대응하여 판상의 패턴으로 설계된 화소 전극을 형성하는 단계와; 상기 게이트 배선, 공통 배선 및 화소 전극이 형성된 기판 상에 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막을 패턴하여, 상기 반도체층과 공통 배선과 화소 전극을 각각 노출하는 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 형성하는 단계와; 상기 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 포함하는 상기 제 1 절연막 상에 상기 게이트 배선과 수직 교차하는 방향으로 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층 및 화소 전극과 각각 접촉된 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 제 2 절연막과 제 3 절연막을 차례로 형성하는 단계와; 상기 제 3 절연막과 제 4 절연막을 선택적으로 패턴하여, 상기 공통 배선을 노출하는 제 2 공통 홀과, 상기 데이터 배선 상의 감광 패턴을 형성하는 단계와; 상기 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 공통 전극을 형성하는 단계를 포함한다.
이때, 상기 게이트 배선과 공통 배선은 제 1 금속층과 제 2 금속층이 차례로 적층 형성된다. 상기 화소 전극은 제 1 금속층으로 형성된다.
상기 제 1 금속층은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로, 상기 제 2 금속층은 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬 등을 포함하는 도전성 금속 그룹 중 선택된 하나로 각각 형성된다.
본 발명에서는 첫째, 6 또는 7 마스크 공정으로 횡전계 방식 액정표시장치용 어레이 기판을 제작하는 것을 통해 생산 수율을 개선할 수 있는 장점이 있다.
둘째, 마스크 공정 수를 줄이더라도 데이터 배선과 공통 전극 간의 기생 커패시턴스가 증가되지 않는다.
셋째, 하프톤 마스크를 이용한 노광 공정으로 화소 전극과 공통 전극 간의 스토리지 커패시턴스를 충분히 확보할 수 있는 장점이 있다.
--- 제 1 실시예 ---
본 발명의 제 1 실시예는 데이터 배선과 공통 전극 간에 기생 커패시턴스가 증가되지 않으면서, 7 마스크 공정으로 횡전계 방식 액정표시장치용 어레이 기판을 제작할 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계 방식 액정표시장치에 대해 설명하도록 한다.
도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이다.
도시한 바와 같이, 기판(100) 상의 일 방향으로 게이트 배선(120)과, 상기 게이트 배선(120)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(130)을 구성한다.
상기 게이트 배선(120)과 평행하게 이격하여 공통 배선(150)을 구성한다. 상기 공통 배선(150)의 일부를 노출하는 제 1 및 제 2 공통 홀(CMH1, CMH2)을 통해 상기 공통 배선(150)과 연결된 다수의 공통 전극(180)을 구성한다. 상기 다수의 공통 전극(180)은 상기 공통 배선(150)과 접촉된 연장부(180a)와, 상기 연장부(180a)에서 화소 영역(P) 방향으로 수직 분기된 다수의 수직부(180b)를 포함한다. 이때, 상기 데이터 배선(130)과 중첩된 상부로 공통 전극 수직부(180b)가 설계된다.
상기 게이트 배선(120)과 데이터 배선(130)의 교차지점에는 박막트랜지스터(T)를 구성한다. 상기 박막트랜지스터(T)는 게이트 배선(120)의 일부인 게이트 전극(125)과, 상기 게이트 전극(125)과 중첩된 상부에 위치하는 반도체층(140)과, 상기 반도체층(140) 상부에 위치하는 데이터 배선(130)에서 연장된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 포함한다. 상기 반도체층(140)은 폴리 실리콘으로 이루어진다.
또한, 상기 화소 영역(P)에 대응하여 판상의 패턴으로 화소 전극(170)을 형성하는 바, 상기 화소 전극(170)은 픽셀 오픈홀(POH)을 통해 드레인 전극(134)과 직접 접촉된다.
전술한 구성은 화소 영역(P)에 대응하는 일종의 아일랜드 패턴 구조에 해당하는 플랫(flat) 형태로 설계된 화소 전극(170)과, 막대형상의 패턴이 서로 평행하게 이격된 다수의 슬릿(slit) 형태의 공통 전극 수직부(180b)가 절연체를 사이에 두고 중첩되게 배치된 구조로, 강력한 횡전계가 이루어져 전극 간 대각선 방향에 대응된 액정 분자까지 제어할 수 있게 된다.
특히, 본 발명의 제 1 실시예에서는 7 마스크 공정으로 횡전계 방식 액정표시장치용 어레이 기판을 제작함과 동시에, 데이터 배선(130)과 공통 전극 수직부(180b) 간의 기생 커패시턴스는 낮추고, 화소 영역(P)에 대응된 화소 전극(170)과 공통 전극 수직부(180b) 간의 스트리지 커패시턴스는 충분히 확보할 수 있는 화소 설계를 제공하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 4a 내지 도 4i와 도 5a 내지 도 5i는 도 3의 Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도이다.
도 4a와 도 5a는 제 1 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4a와 도 5a에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S), 화소 영역(P), 공통 영역(C)과 데이터 영역(D)을 정의하는 단계를 진행한다.
상기 다수의 영역(S, P, C, D)이 정의된 기판(100) 상에 폴리 실리콘층(미도시)을 형성하고 이를 패턴하여, 스위칭 영역(S)에 대응된 반도체층(140)을 형성한다.
다음으로, 상기 반도체층(140)이 형성된 기판(100) 상부 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 제 1 절연막(145)을 형성한다.
도 4b와 도 5b는 제 2 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4b와 도 5b에 도시한 바와 같이, 상기 제 1 절연막(145)이 형성된 기판(100) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 게이트 금속층(미도시)을 형성하고 이를 패턴하여, 일 방향으로 게이트 배선(도 3의 120)과, 상기 게이트 배선과 평행하게 이격된 공통 배선(150)을 각각 형성한다. 이때, 상기 반도체층(140)과 중첩된 게이트 배선의 일부를 게이트 전극(125)으로 활용한다.
도 4c와 도 5c는 제 3 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4c와 도 5c에 도시한 바와 같이, 상기 게이트 전극(125)과 게이트 배선과 공통 배선(150)이 형성된 기판(100) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크- 옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하여, 상기 화소 영역(P)에 판상으로 설계된 화소 전극(170)을 형성한다.
도 4d와 도 5d는 제 4 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4d와 도 5d에 도시한 바와 같이, 상기 화소 전극(170)이 형성된 기판(100) 상에 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 제 2 절연막(146)을 형성한다.
다음으로, 상기 반도체층(140)과 공통 배선(150)에 대응된 제 2 절연막(146)과 제 1 절연막(145)을 차례로 패턴하여, 상기 반도체층(140)의 양측 일부를 각각 노출하는 소스 및 드레인 홀(SH, DH)을 형성한다.
또한, 상기 공통 배선(150)과 화소 전극(170)에 대응된 제 2 절연막(146)을 패턴하여, 상기 공통 배선(150)과 화소 전극(170)을 노출하는 제 1 공통 홀(CMH1)과 픽셀 오픈홀(POH)을 각각 형성한다.
도 4e와 도 5e는 제 5 마스크 공정 단계를 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 소스 및 드레인 홀(SH, DH)과 제 1 공통 홀(CMH1)과 픽셀 오픈홀(POH)을 포함하는 제 2 절연막(146) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나를 증착하여 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하여, 상기 게이트 배선(도 3의 120)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배 선(130)과, 상기 데이터 배선(130)에서 연장되고 상기 소스 홀(SH)을 통해 반도체층(140)과 접촉된 소스 전극(132)과, 상기 소스 전극(132)과 이격되고 드레인 홀(DH)을 통해 반도체층(140)과 접촉되며, 픽셀 오픈홀(POH)을 통해 화소 전극(170)과 직접 접촉된 드레인 전극(134)을 각각 형성한다.
상기 게이트 전극(125)과 반도체층(140)과 소스 및 드레인 전극(132, 134)은 박막트랜지스터(T)를 이룬다.
도 4f 내지 도 4h와 도 5f 내지 도 5h는 제 6 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4f와 도 5f에 도시한 바와 같이, 상기 데이터 배선(130)과 박막트랜지스터(T) 등이 형성된 기판(100) 상부 전면에 질화 실리콘과 산화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 3 절연막(147)을 형성한다.
연속하여, 상기 제 3 절연막(147)이 형성된 기판(100) 상에 포토 아크릴 또는 벤조사이클로부텐(benzocyclobutene: BCB)을 포함하는 유기절연물질 그룹 중 선택된 하나로 제 4 절연막(148)을 형성한다. 이때, 상기 제 3 절연막(147)을 형성하는 공정 단계는 생략할 수 있다.
이때, 상기 제 4 절연막(148)은 광반응에 민감하고 무기절연물질에 비해 유전율이 작은 유기절연물질 그룹 중 선택된 하나로 형성된다.
다음으로, 상기 제 4 절연막(148)이 형성된 기판(100)과 이격된 상부에 투과부(T1), 반투과부(T2) 및 차단부(T3)로 구성된 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
상기 하프톤 마스크(HTM)는 상기 반투과부(T2)에 반투명막을 형성하여 빛의 강도를 낮추거나 빛의 투과량을 낮추어 제 4 절연막(147)이 불완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 하프톤 마스크(HTM) 이외에 상기 반투과부(T2)에 슬릿 형상을 두어 빛의 투과량을 조절하는 슬릿 마스크가 이용될 수 있다.
또한, 상기 차단부(T3)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(T1)는 빛을 투과시켜 빛에 노출된 제 4 절연막(148)의 화학적 변화로 완전 노광하는 기능을 한다.
이때, 상기 데이터 영역(D)에는 차단부(T3), 상기 화소 영역(P)에는 반투과부(T2), 상기 공통 영역(C)에는 투과부(T1)를 각각 위치시킨다.
다음으로, 도 4g와 도 5g에 도시한 바와 같이, 상기 하프톤 마스크(도 4f와 도 5f의 HTM) 상부에서 노광 및 현상하는 공정을 진행하여, 상기 차단부(도 4f와 도 5f의 T3)에 대응하여 두께 변화가 없는 제 1 감광 패턴(148a)과, 상기 반투과부(도 4f와 도 5f의 T2)에 대응하여 두께가 절반 정도로 낮아진 제 2 감광 패턴(148b)을 각각 형성한다. 이때, 상기 투과부(도 4f와 도 5f의 T1)에 대응된 제 4 절연막(도 4f와 도 5f의 148)은 모두 제거되고 그 하부의 제 3 절연막(147)이 노출된다.
다음으로, 상기 제 1 및 제 2 감광 패턴(148a, 148b)을 마스크로 이용하고, 상기 노출된 제 3 절연막(147)을 건식식각 공정으로 패턴하여, 공통 배선(150)을 노출하는 제 2 공통 홀(CMH2)을 형성한다.
도 4h와 도 5h에 도시한 바와 같이, 상기 제 1 및 제 2 감광 패턴(도 4g와 도 5g의 148a, 148b)을 애싱하는 공정을 진행하면, 상기 제 1 감광 패턴(148a)은 두께가 절반 정도로 낮아지게 되고, 상기 제 2 감광 패턴(도 4g와 도 5g의 148b)은 모두 제거되어 그 하부의 제 3 절연막(147)이 노출된다.
도 4i와 도 5i는 제 7 마스크 공정 단계를 나타낸 공정 단면도이다.
도 4i와 도 5i에 도시한 바와 같이, 상기 제 2 공통 홀(CMH2)과 제 1 감광 패턴과 제 3 절연막(147) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(미도시)을 형성하고 이를 패턴하여, 공통 배선(150)과 접촉된 공통 전극(180)을 형성한다.
상기 공통 전극(180)은 공통 배선(150)과 접촉된 연장부(180a)와, 상기 연장부(180a)에서 화소 영역으로 수직 분기된 다수의 수직부(180b)를 포함한다.
이때, 전술한 구성은 화소 영역(P)에 대응하는 일종의 아일랜드 패턴 구조에 해당하는 플랫(flat) 형태로 설계된 화소 전극(170)과, 막대형상의 패턴이 서로 평행하게 이격된 다수의 슬릿(slit) 형태의 공통 전극 수직부가 제 3 절연막(147)을 사이에 두고 중첩되게 배치된 구조로, 강력한 횡전계가 이루어져 전극 간 대각선 방향에 대응된 액정 분자까지 프린지 필드(fringe field)를 통해 제어할 수 있게 된다.
특히, 본 발명에서는 데이터 영역(D)에 대응하여 무기절연물질에 비해 유전율이 작은 유기절연물질로 이루어진 제 1 감광 패턴(148a)을 통해 데이터 배선(130)과 공통 전극 수직부(180b) 간의 기생 커패시턴스의 발생에 따른 신호 지연 과 같은 문제를 방지할 수 있다.
이때, 본 발명의 제 1 실시예에서는 데이터 배선(130)과 공통 전극 수직부(180b)가 서로 중첩 설계된 구조를 일 예로 설명하고 있으나, 중첩되지 않는 인접한 위치에서 이격 설계되더라도 프린지 필드에 의해 발생되는 기생 커패시턴스 또한 무시할 없는 바, 상기 데이터 배선(130)과 공통 전극 수직부(180b)의 사이 공간에는 제 1 감광 패턴(184a)을 설계해야 한다.
또한, 상기 화소 영역(P)에 대응된 제 2 감광 패턴(도 4g와 도 5g의 148b)을 모두 제거하여 화소 전극(170)과 공통 전극 수직부(180b)의 중첩된 사이 공간에 제 3 절연막(147) 만이 존재하도록 설계하는 것을 통해 화소 전극(170)과 공통 전극 수직부(180b) 간의 스토리지 커패시턴스는 충분히 확보할 수 있는 장점을 갖는다.
이상으로, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판을 7 마스크 공정으로 제작할 수 있다.
--- 제 2 실시예 ---
본 발명의 제 2 실시예는 6 마스크 공정으로 횡전계 방식 액정표시장치용 어레이 기판을 제작하는 것에 관한 것으로, 평면도의 구성은 제 1 실시예와 큰 차이가 없으므로 평면도에 대한 설명은 생략하도록 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법에 대해 설명하도록 한다.
도 6a 내지 도 6d와 도 7a 내지 도 7d는 도 3의 Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 각 각 절단하여 공정 순서에 따라 나타낸 공정 단면도로, 제 1 실시예와 동일한 명칭에 대해서는 도면 번호에 100번을 더하여 나타내도록 한다.
도 6a와 도 7a는 제 1 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6a와 도 7a에 도시한 바와 같이, 기판(200) 상에 스위칭 영역(S), 화소 영역(P), 공통 영역(C)과 데이터 영역(D)을 정의하는 단계를 진행한다.
상기 다수의 영역(S, P, C, D)이 정의된 기판(200) 상에 폴리 실리콘층(미도시)을 형성하고 이를 패턴하여, 스위칭 영역(S)에 대응된 반도체층(240)을 형성한다.
다음으로, 상기 반도체층(240)이 형성된 기판(200) 상부 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2) 등과 같은 무기절연물질 그룹 중에서 선택된 하나로 제 1 절연막(245)을 형성한다.
도 6b 내지 도 6d와 도 7b 내지 도 7d는 제 2 마스크 공정 단계를 나타낸 공정 단면도이다.
도 6b와 도 7b에 도시한 바와 같이, 상기 제 1 절연막(245)이 형성된 기판(200) 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중에서 선택된 하나로 투명 금속층(270a)을 형성한다.
연속하여, 상기 투명 금속층(270a)이 형성된 기판(200) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속 그룹 중 선택된 하나로 게이트 금속층(225a)을 형성한다.
다음으로, 상기 투명 금속층(270a)과 게이트 금속층(225a)이 형성된 기판(200) 상에 포토레지스트를 도포하여 감광층(290)을 형성하고, 상기 감광층(290) 상에 투과부(T1)와 반투과부(T2)와 차단부(T3)로 이루어진 하프톤 마스크(HTM)를 정렬하는 단계를 진행한다.
이때, 상기 스위칭 영역(S)의 일부와 공통 영역(C)에 각각 대응하여 차단부(T3)가 위치하도록 하고, 상기 화소 영역(P)에는 반투과부(T2)가 위치하도록 하며, 이를 제외한 전 영역은 투과부(T1)가 위치하도록 한다.
도 6c와 도 7c에 도시한 바와 같이, 상기 하프톤 마스크(도 6b와 도 7b의 HTM) 상부에서 노광 및 현상하는 공정을 진행하여, 상기 스위칭 영역(S)과 공통 영역(C)에 대응하여 두께 변화가 없는 제 1 및 제 2 감광 패턴(292, 294)과, 상기 화소 영역(P)에 대응하여 두께가 절반 정도로 낮아진 제 3 감광 패턴(296)을 각각 형성한다. 이때, 상기 투과부(도 6b와 도 7b의 T1)에 대응된 감광층(도 6b와 도 7b의 290)은 모두 제거되고 그 하부의 게이트 금속층(225a)이 노출된 상태이다.
도 6d와 도 7d에 도시한 바와 같이, 상기 제 1 내지 제 3 감광 패턴(292, 294, 296)을 마스크로 하고 상기 노출된 게이트 금속층(225a)과 투명 금속층(270a)을 차례로 패턴하여, 일 방향으로 게이트 배선(도 3의 120)과, 화소 영역(P)에 대응하여 판상으로 설계된 화소 전극(270)과, 공통 영역(C)에 대응된 공통 배선(250)을 각각 형성한다.
이때, 상기 반도체층(240)과 중첩된 상부에 위치하는 게이트 배선의 일부를 게이트 전극(225)으로 활용한다. 상기 게이트 전극(225)과 화소 전극(270)과 공통 전극(280)은 투명 패턴(270b)과 게이트 패턴(225b)이 차례로 적층된 이중층 구조를 갖는다.
도 6d와 도 7d에 도시한 바와 같이, 상기 제 1 내지 제 3 감광 패턴(도 6c와 도 7c의 292, 294, 296)을 애싱하는 단계를 진행하면, 제 1 및 제 2 감광 패턴(도 6c와 도 7c의 292, 294)은 두께가 절반 정도로 낮아지게 되고, 제 3 감광 패턴(도 6c와 도 7c의 296)은 모두 제거되어 그 하부의 게이트 패턴(도 6c와 도 7c의 225b)이 노출된다.
다음으로, 상기 화소 영역(P)에 대응된 게이트 패턴(도 6c와 도 7c의 225b)을 습식식각 공정으로 패턴하여, 투명 패턴(도 6c와 도 7c의 270b)이 노출되도록 한다. 이를 통해, 화소 영역(P)에는 투명 패턴(도 6c와 도 7c의 270b)의 단일층으로 이루어진 화소 전극(270)이 형성된다.
상기 제 1 및 제 2 감광 패턴(도 6c와 도 7c의 292, 294)을 스트립 공정으로 제거하는 것을 통해 제 2 마스크 공정 단계가 최종적으로 완료된다.
본 발명의 제 2 실시예의 제 3 내지 제 6 마스크 공정 단계는 제 1 실시예의 제 4 내지 제 7 마스크 공정 단계에 각각 대응되는 바, 중복 설명은 생략하도록 한다.
따라서, 본 발명의 제 2 실시예에서는 게이트 배선과 화소 전극을 하나의 마스크 공정으로 형성하는 것을 통해 6 마스크 공정으로 횡전계 방식 액정표시장치용 어레이 기판을 제작할 수 있게 된다.
지금까지, 본 발명의 제 1 및 제 2 실시예에서는 코플라나 구조를 일 예로 설명하였으나, 탑게이트 구조 및 바텀 게이트 구조 등 다양하게 적용할 수 있다는 것은 주지의 사실일 것이다.
따라서, 본 발명은 제 1 및 제 2 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변경 및 변형할 수 있다는 것은 자명한 사실일 것이다.
도 1은 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 2a 내지 도 2h는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 4a 내지 도 4i는 도 3의 Ⅳ-Ⅳ'선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 5a 내지 도 5i는 도 3의 Ⅴ-Ⅴ'선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 6a 내지 도 6d는 도 3의 Ⅳ-Ⅳ'선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도.
도 7a 내지 도 7d는 도 3의 Ⅴ-Ⅴ'선을 따라 각각 절단하여 공정 순서에 따라 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명*
100 : 기판 120 : 게이트 배선
125 : 게이트 전극 130 : 데이터 배선
132 : 소스 전극 134 : 드레인 전극
140 : 반도체층 150 : 공통 배선
170 : 화소 전극 180 : 공통 전극
POH : 픽셀 오픈홀 CMH1, CMH2 : 제 1 및 제 2 공통 홀
SH : 소스 홀 DH : 드레인 홀
P : 화소 영역

Claims (18)

  1. 기판과;
    상기 기판 상의 반도체층과;
    상기 반도체층 상의 제 1 절연막과;
    상기 제 1 절연막 상의 일 방향으로 구성된 게이트 배선및, 상기 게이트 배선과 평행하게 이격된 공통 배선과;
    상기 제 1 절연막 상에 화소 영역에 대응하여 판상의 패턴으로 설계된 화소 전극과;
    상기 화소 전극 상의 상기 반도체층을 노출하는 소스 및 드레인 홀과, 상기 공통 배선을 노출하는 제 1 공통 홀과, 상기 화소 전극을 노출하는 픽셀 오픈홀을 포함하는 제 2 절연막과;
    상기 제 2 절연막 상의 상기 게이트 배선과 수직 교차하는 데이터 배선과, 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격된 드레인 전극과;
    상기 데이터 배선과 소스 및 드레인 전극 상의 제 2 공통 홀과 감광 패턴을 포함하는 제 3 및 제 4 절연막과;
    상기 제 3 및 제 4 절연막 상의 상기 공통 배선과 접촉된 공통 전극
    을 포함하는 횡전계 방식 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 3 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 4 절연막은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 공통 전극은 상기 제 1 및 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 연장부와, 상기 연장부에서 상기 화소 영역 방향으로 수직 분기된 다수의 수직부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 감광 패턴은 상기 데이터 배선과 공통 전극 수직부 간의 기생 커패시턴 스를 낮추는 역할을 하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 화소 영역에 대응된 상기 화소 전극과 공통 전극 수직부 간의 중첩된 사이 공간에는 상기 제 3 절연막 만이 개재된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  8. 기판 상에 반도체층을 형성하는 단계와;
    상기 반도체층 상에 제 1 절연막을 형성하는 단계와;
    상기 제 1 절연막 상의 일 방향으로 게이트 배선과, 상기 게이트 배선과 평행하게 이격된 공통 배선을 형성하는 단계와;
    상기 게이트 배선과 공통 배선이 형성된 기판 상에 판상의 패턴으로 설계된 화소 전극을 형성하는 단계와;
    상기 반도체층과 화소 전극과 공통 배선을 각각 노출하는 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 포함하는 제 2 절연막을 형성하는 단계와;
    상기 제 2 절연막 상에 상기 게이트 배선과 수직 교차하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층 및 화소 전극과 각각 접촉된 드레인 전극을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 상기 공통 배선을 노출하는 제 2 공통 홀을 포함하는 제 3 절연막을 형성하는 단계와;
    상기 제 3 절연막이 형성된 기판 상에 상기 데이터 배선과 중첩된 상부에 대응된 감광 패턴을 포함하는 제 4 절연막을 형성하는 단계와;
    상기 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 공통 전극을 형성하는 단계
    를 포함하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 제 1 내지 제 3 절연막은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나로 각각 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  10. 제 8 항에 있어서,
    상기 제 4 절연막은 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  11. 제 8 항에 있어서,
    상기 제 4 절연막은 상기 제 3 절연막 보다 유전율이 작은 물질로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  12. 제 8 항에 있어서,
    상기 반도체층은 폴리 실리콘으로 이루어진 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  13. 제 8 항에 있어서,
    상기 공통 전극은 상기 제 1 및 제 2 공통 홀을 통해 상기 공통 배선과 접촉 된 연장부와, 상기 연장부에서 상기 화소 영역 방향으로 수직 분기된 다수의 수직부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  14. 제 8 항에 있어서,
    상기 제 2 공통 홀과 감광 패턴을 형성하는 단계는,
    상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 제 3 절연막과 제 4 절연막을 차례로 형성하고, 투과부와 반투과부와 차단부로 이루어진 마스크를 정렬하는 단계와;
    상기 마스크 상부에서 노광 및 현상하는 단계를 진행하여, 제 1 내지 제 3 감광 패턴을 각각 형성하는 단계와;
    상기 제 1 내지 제 3 감광 패턴을 마스크로 이용하고, 상기 공통 배선에 대응된 상기 제 3 절연막을 패턴하여, 상기 공통 배선을 노출하는 공통 홀을 형성하는 단계와;
    상기 제 1 내지 제 3 감광 패턴을 애싱하여, 상기 제 1 및 제 2 감광 패턴의 두께가 낮아지도록 하고, 상기 제 3 감광 패턴은 모두 제거하여 상기 제 3 감광 패턴의 하부로 상기 제 3 절연막을 노출시키는 단계
    를 포함하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  15. 기판 상에 반도체층을 형성하는 단계와;
    상기 반도체층 상의 일 방향으로 게이트 배선과, 상기 게이트 배선과 평행하게 이격 구성된 공통 배선과, 화소 영역에 대응하여 판상의 패턴으로 설계된 화소 전극을 형성하는 단계와;
    상기 게이트 배선, 공통 배선 및 화소 전극이 형성된 기판 상에 제 1 절연막을 형성하는 단계와;
    상기 제 1 절연막을 패턴하여, 상기 반도체층과 공통 배선과 화소 전극을 각각 노출하는 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 형성하는 단계와;
    상기 소스 및 드레인 홀과 제 1 공통 홀과 픽셀 오픈홀을 포함하는 상기 제 1 절연막 상에 상기 게이트 배선과 수직 교차하는 방향으로 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층 및 화소 전극과 각각 접촉된 드레인 전극을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 제 2 절연막과 제 3 절연막을 차례로 형성하는 단계와;
    상기 제 3 절연막과 제 4 절연막을 선택적으로 패턴하여, 상기 공통 배선을 노출하는 제 2 공통 홀과, 상기 데이터 배선 상의 감광 패턴을 형성하는 단계와;
    상기 제 2 공통 홀을 통해 상기 공통 배선과 접촉된 공통 전극을 형성하는 단계
    를 포함하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 게이트 배선과 공통 배선은 제 1 금속층과 제 2 금속층이 차례로 적층 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  17. 제 15 항에 있어서,
    상기 화소 전극은 제 1 금속층으로 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
  18. 제 15 항에 있어서,
    상기 제 1 금속층은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로, 상기 제 2 금속층은 구리, 몰리브덴, 알루미늄, 알루미늄 합금 및 크롬 등을 포함하는 도전성 금속 그룹 중 선택된 하나로 각각 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판의 제조방법.
KR1020070138249A 2007-12-27 2007-12-27 횡전계 방식 액정표시장치용 어레이 기판 KR101385744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138249A KR101385744B1 (ko) 2007-12-27 2007-12-27 횡전계 방식 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138249A KR101385744B1 (ko) 2007-12-27 2007-12-27 횡전계 방식 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20090070289A true KR20090070289A (ko) 2009-07-01
KR101385744B1 KR101385744B1 (ko) 2014-04-17

Family

ID=41321851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138249A KR101385744B1 (ko) 2007-12-27 2007-12-27 횡전계 방식 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101385744B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110113393A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
CN114779543A (zh) * 2022-04-02 2022-07-22 Tcl华星光电技术有限公司 显示面板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279939B2 (ja) 1996-11-13 2002-04-30 三菱電機株式会社 液晶ディスプレイ装置
KR100648211B1 (ko) 2000-06-01 2006-11-24 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치 및 그의 제조방법
KR100663287B1 (ko) 2000-06-29 2007-01-02 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치의 제조방법
EP2270583B1 (en) * 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110113393A (ko) * 2010-04-09 2011-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
CN114779543A (zh) * 2022-04-02 2022-07-22 Tcl华星光电技术有限公司 显示面板及其制作方法
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
KR101385744B1 (ko) 2014-04-17

Similar Documents

Publication Publication Date Title
US9768275B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101790176B1 (ko) 어레이 기판의 제조방법
KR101279189B1 (ko) 수평 전계 인가형 액정 표시장치 및 그 제조 방법
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101385744B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101406040B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100656899B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20020023540A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101490774B1 (ko) 에프에프에스 모드 액정표시장치
KR101288116B1 (ko) 폴리 실리콘 액정표시장치용 어레이 기판 및 그 제조방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20020090430A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6