KR20070071163A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20070071163A
KR20070071163A KR1020050134386A KR20050134386A KR20070071163A KR 20070071163 A KR20070071163 A KR 20070071163A KR 1020050134386 A KR1020050134386 A KR 1020050134386A KR 20050134386 A KR20050134386 A KR 20050134386A KR 20070071163 A KR20070071163 A KR 20070071163A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
electrode
common electrode
substrate
Prior art date
Application number
KR1020050134386A
Other languages
English (en)
Other versions
KR101193381B1 (ko
Inventor
최연승
임지철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050134386A priority Critical patent/KR101193381B1/ko
Priority to US11/474,979 priority patent/US7525617B2/en
Priority to CNB2006100903155A priority patent/CN100460945C/zh
Publication of KR20070071163A publication Critical patent/KR20070071163A/ko
Application granted granted Critical
Publication of KR101193381B1 publication Critical patent/KR101193381B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치의 제조방법은 리프트 오프(lift off)공정을 통해 공통전극이나 화소전극을 단차가 생기지 않도록 평탄하게 형성함으로써 러빙 진행시 스크래치(scratch) 발생을 감소시키기 위한 것으로, 제 1 기판 위에 게이트전극과 공통전극라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층과 소오스/드레인전극을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막에 제 1 콘택홀과 제 2 콘택홀을 형성하며 상기 제 2 절연막 내부에 화소전극과 공통전극을 형성하되, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하고 상기 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극을 형성하는 단계; 및 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함한다.
액정표시장치, 공통전극, 화소전극, 러빙, 단차

Description

액정표시장치의 제조방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 2는 도 1에 도시된 어레이 기판의 I-I'선에 따른 단면을 개략적으로 나타내는 도면.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도.
도 4는 도 3에 도시된 어레이 기판의 III-III'선에 따른 단면을 개략적으로 나타내는 도면.
도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6d는 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7e는 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 108 : 공통전극
108L : 공통전극라인 116 : 게이트라인
117 : 데이터라인 118 : 화소전극
118L : 화소전극라인 124' : 액티브층
140A, 140B : 콘택홀
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 공통전극이나 화소전극의 단차를 최소화하는 동시에 박막 트랜지스터의 제작에 사용되는 마스크수를 감소시킨 액정표시장치의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식이 있으며, 이를 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도이며, 도 2는 도 1에 도시된 어레이 기판의 I-I'선에 따른 단면을 개략적으로 나타내는 도면이다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MㅧN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(20)가 형성되어 있다.
이때, 상기 박막 트랜지스터(20)는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극라인(18L)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터(20)는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(15A) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)의 길이방향으로 교대로 배치되어 있다. 이때, 상기 화소전극(18)은 상기 드레인전극(23)과 연결된 화소전극라인(18L)과 제 2 절연막(15B)에 형성된 제 1 콘택홀(40A)을 통해 전기적으로 접속하며, 상기 공통전극(8)은 게이트라인(16)과 평행하게 배치된 공통전극라인(8L)과 제 2 콘택홀(40B)을 통해 전기적으로 접속되어 있다.
이와 같이 구성되는 상기 액정표시장치는 투명 도전물질로 형성된 공통전극(8)과 화소전극(18)이 주위의 제 2 절연막(15B)의 표면과 소정의 단차를 가지게 된다.
이와 같이 형성된 단차는 러빙 진행시 배향막 표면에 긁힌 자국과 같은 스크래치(scratch)를 발생시키는 요인이 된다.
즉, 러빙공정은 미세한 러빙포가 감겨진 롤을 소정방향으로 회전시키면서 어레이 기판이나 컬러필터 기판 표면에 형성된 배향막을 문질러 주어 상기 배향막을 한쪽 방향으로 배향시키는 과정이다. 이때, 러빙포를 통해 배향막을 문지르는 과정에서 상기 배향막 하부에 계단과 같은 단차가 존재한다면, 미세한 러빙포가 회전할 때 상기 단차영역에서 걸렸다가 다시 진행하게되면서 상기 배향막 표면이 긁히게 되어 스크래치를 유발하게 된다.
상기 스크래치 발생 부위의 배향막은 다른 영역의 배향막에 비해 정렬도가 떨어지게 되어 이에 따라 액정분자 역시 한쪽 방향으로 정렬할 수 없게 되며, 액정표시패널의 구동시 블랙상태에서 상기 액정분자가 원하지 않는 방향으로 정렬된 부위에서는 빛의 편광상태가 원하지 않는 상태로 바뀌게 되어 휘도가 증가하게 된다. 이러한 블랙상태에서 국부적인 영역의 휘도 증가는 화이트(white)휘도와 블랙(black)휘도의 비로 정의되는 콘트라스트(contrast) 특성을 저하시키게되며 심한 경우에는 블랙상태에서 액정표시패널을 볼 경우 상기 스크래치들이 선으로 관찰되는 불량을 유발한다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 공통전극이나 화소전극의 단차를 최소화하여 러빙불량을 감소시킨 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 박막 트랜지스터의 제작에 사용되는 마스크수를 감소시켜 제조공정을 단순화한 액정표시장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 제 1 기판 위에 게이트전극과 공통전극라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층과 소오스/드레인전극을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막에 제 1 콘택홀과 제 2 콘택홀을 형성하며 상기 제 2 절연막 내부에 화소전극과 공통전극을 형성하되, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하고 상기 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극을 형성하는 단계; 및 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함한다.
이하, 상기와 같이 구성되는 본 발명의 액정표시장치의 제조방법의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도이며, 도 4는 도 3에 도시된 어레이 기판의 III-III'선에 따른 단면을 개략적으로 나타내는 도면이다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MㅧN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소만을 나타내었다.
본 실시예는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 액정층 내에 포물선 형태의 횡전계인 프린지 필드(fringe field)를 유발시켜 액정분자를 구동시키는 프린지 필드 스위칭(Fringe Field Switching; FFS)방식의 액정표시장치에도 적용될 수 있다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터 라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터(120)가 형성되어 있다.
이때, 상기 박막 트랜지스터(120)는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118L)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터(120)는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(115A) 및 상기 게이트전극(121)에 공급되는 게이트전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124')을 포함한다.
상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다. 이때, 상기 화소전극(118)은 화소전극라인(118L)과 제 1 콘택홀(140A)을 통해 전기적으로 접속하며, 상기 공통전극(108)은 게이트라인(116)과 평행하게 배치된 공통전극라인(108L)과 제 2 콘택홀(140B)을 통해 전기적으로 접속되어 있다.
이때, 본 실시예에서는 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 공통전극(108)과 화소전극(118)을 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 공통전극(108)과 화소전극(118) 중 어느 하나의 전극만을 투명 도전물질로 형성한 구조의 액정표시장치에도 적용될 수 있다.
또한, 본 실시예의 공통전극(108)과 화소전극(118)은 제 2 절연막(115B)의 패터닝시 리프트 오프(lift off)공정을 통해 상기 제 2 절연막(115B) 내부에 형성 함으로써 상기 제 2 절연막(115B) 표면에 대해 단차를 가지지 않게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
이때, 본 실시예는 3번의 마스크공정, 즉 3번의 포토리소그래피(photolithography)공정을 이용하여 어레이 기판을 형성하는 3마스크공정을 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용될 수 있다.
먼저, 도 5a에 도시된 바와 같이, 유리와 같이 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)과 게이트라인(미도시) 및 공통전극라인(미도시)을 형성한다.
이때, 상기 게이트전극(121), 게이트라인 및 공통전극라인은 제 1 도전막을 기판(110) 전면에 형성한 후 포토리소그래피공정(제 1 마스크공정)을 통해 상기 제 1 도전막을 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 포함한다. 또한, 상기 게이트전극(121), 게이트라인 및 공통전극라인은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인 및 공통전극라인이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다. 이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 패터닝함으로써 상기 비정질 실리콘 박막으로 이루어진 액티브층(124')과 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성한다.
이때, 상기 제 2 마스크공정은 회절노광을 이용함으로써 한번의 마스크공정으로 액티브층(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 동시에 형성할 수 있게 되며, 이를 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6d는 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인 및 공통전극라인이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막(124), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.
그리고, 도 6b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성하고, 슬릿영역을 포함하는 회절마스크(180)를 통해 상기 제 1 감광막(170)에 광을 조사한다.
이때, 상기 회절마스크(180)에는 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 마스크(180)를 투과한 빛만이 제 1 감광막(170) 에 조사되게 된다.
본 실시예에 사용한 회절마스크(180)는 제 2 투과영역(II)이 슬릿구조를 가지며, 상기 제 2 투과영역(II)을 통해 조사되는 노광량은 빛을 모두 투과시키는 제 1 투과영역(I)에 조사된 노광량보다 적게 된다. 따라서, 제 1 감광막(170)을 도포한 후 상기 제 1 감광막(170)에 부분적으로 슬릿영역(II)이 마련된 마스크(180)를 사용하여 노광, 현상하게 되면 상기 슬릿영역(II)에 남아있는 감광막의 두께와 제 1 투과영역(I) 또는 차단영역(III)에 남아있는 감광막의 두께가 다르게 되게된다.
이때, 상기 제 1 감광막(170)으로 포지티브 타입의 포토레지스트를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 차단영역(III)에 남아있는 감광막의 두께보다 얇게 되며, 네거티브 타입의 포토레지를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 제 1 투과영역(I)에 남아있는 감광막의 두께보다 두껍게 된다.
이때, 본 실시예에서는 포지티브 타입의 포토레지스트를 사용하였으나, 본 발명이 이에 한정되는 것은 아니며, 네거티브 타입의 포토레지스트를 사용할 수도 있다.
이어서, 상기 회절마스크(180)를 통해 노광된 제 1 감광막(170)을 현상하고 나면 도 6c에 도시된 바와 같이, 상기 차단영역(III) 및 제 2 투과영역(II)을 통해 모든 광이 차단되거나 광이 일부가 차단된 영역에는 소정 두께의 제 1 감광막패턴(170A) 내지 제 3 감광막패턴(170C)이 남아있게 되고, 광이 모두 조사된 제 1 투과영역(I)영역에는 감광막이 제거되어 상기 제 2 도전막 표면이 노출되게 된다.
이때, 상기 차단영역(III)을 통해 형성된 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B)은 제 2 투과영역(II)에 형성된 제 3 감광막패턴(170C)보다 두껍게 형성되게 된다.
즉, 도면 좌측의 소오스영역과 드레인영역(즉, 후술할 식각공정을 통해 소오스전극과 드레인전극이 형성되는 영역)에는 제 1 두께의 제 1 감광막패턴(170A)이 남아있고 도면 우측의 데이터라인영역(즉, 후술할 식각공정을 통해 데이터라인이 형성되는 영역)에는 상기 제 1 두께의 제 2 감광막패턴(170B)이 남아있게 되며, 상기 소오스영역과 드레인영역 사이의 채널영역에는 제 2 두께의 제 3 감광막패턴(170C)이 남아있게 된다.
이후, 상기와 같이 형성된 제 1 감광막패턴(170A) 내지 제 3 감광막패턴(170C)을 마스크로 하여, 그 하부의 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124')을 형성하는 동시에 상기 데이터라인영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성한다.
이때, 상기 액티브층(124') 상부에는 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어진 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되어 있으며, 상기 데이터라인(117) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(124")과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되어 있다.
그리고, 애싱(ashing)공정을 진행하여 상기 제 2 투과영역(II)의 제 3 감광막패턴(170C)을 완전히 제거하게 되면, 도 6d에 도시된 바와 같이, 상기 차단영역의 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B)은 상기 제 2 투과영역(II)의 제 3 감광막패턴의 제 2 두께만큼 제거된 제 3 두께의 제 4 감광막패턴(170A')과 제 5 감광막패턴(170B')으로 남아있게 된다.
이후, 상기 남아있는 제 4 감광막패턴(170A')과 제 5 감광막패턴(170B')을 마스크로 하여, 그 하부의 제 1 n+ 비정질 실리콘 박막패턴과 제 2 도전막패턴을 선택적으로 제거하게 되면, 상기 액티브층(124') 상부에 상기 제 2 도전막패턴으로 이루어진 소오스전극(122)과 드레인전극(123)이 형성되게 된다. 이때, 상기 드레인전극(123)의 일부는 일방향으로 연장되어 화소전극라인(118L)을 구성하게 된다.
이때, 상기 제 1 n+ 비정질 실리콘 박막패턴은 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝되어 상기 소오스/드레인전극(122, 123)과 액티브층(124')의 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125'")을 형성하게 된다.
이와 같이 액티브층(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 회절노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 되어 마스크수를 감소시킬 수 있게된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)을 상기 액티브층(124')과는 다른 별도의 마스크공정, 즉 총 두 번의 마스크공정을 통해 상기 액티브층(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117) 형성할 수도 있다.
다음으로, 도 5c에 도시된 바와 같이, 리프트 오프공정을 이용하여 한번의 포토리소그래피공정(제 3 마스크공정)으로 콘택홀과 공통전극(108) 및 화소전극(118)을 형성하게 되며, 이를 도면을 참조하여 상세히 설명한다.
도 7a 내지 도 7e는 도 5c에 도시된 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 액티브층(124')과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성되어 있는 기판(110) 전면에 제 2 절연막(115B)과 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한다.
이후, 도 7b 및 도 7c에 도시된 바와 같이, 제 3 마스크를 통해 상기 제 2 감광막(270)을 노광, 현상하여 소정의 제 2 감광막패턴(270')을 형성한다.
그리고, 상기 패터닝된 제 2 감광막패턴(270')을 마스크로 하부의 제 2 절연막(115B)의 일부를 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140A)과 공통전극과 화소전극이 형성될 다수개의 트랜치(trench)패턴(H)들을 형성한다.
이때, 도면에는 도시하지 않았지만, 상기 제 3 마스크공정을 통해 상기 공통전극라인의 일부를 노출시키는 제 2 콘택홀이 형성되게 된다.
이후, 도 7d에 도시된 바와 같이, 상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 내부를 포함하여 상기 제 2 감광막패턴(270') 전면에 투명한 도전물질로 이루어진 제 3 도전막(150)을 형성한다.
상기 제 3 도전막(150)은 인듐-틴-옥사이드, 인듐-징크-옥사이드 및 인듐-틴 -징크-옥사이드(Indium-Tin-Zinc-Oxide; ITZO)와 같은 투명 도전물질을 포함한다.
다음으로, 도 7e에 도시된 바와 같이, 리프트 오프공정을 통해 상부에 상기 제 3 도전막이 형성된 제 2 감광막패턴(270')를 제거하게 되는데, 이때 상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 이외 부분에 남아있는 제 2 감광막패턴(270')과 상기 제 2 감광막패턴(270') 위에 형성된 제 3 도전막이 함께 제거된다.
상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 내부에 남아있는 제 3 도전막은 상기 제 1 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118) 및 상기 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극(108)을 형성하게 된다.
이렇게 형성된 상기 공통전극(108)과 화소전극(118)은 상기 제 2 절연막(115B) 내부에 형성되게 되어 상기 제 2 절연막(115B) 표면에 대해 단차가 존재하지 않게 된다. 이를 통하여 상기 단차에 기인한 러빙 스크래치를 감소시킬 수 있게 되어 대비비(contrast ratio)를 향상시킬 수 있으며, 균일한 러빙 효과로 잔상에 유리하게 작용하게 되는 이점을 제공한다.
상기 리프트 오프공정은 상기 제 2 감광막패턴과 같은 감광성물질 위에 상기 제 3 도전막과 같은 도전성 금속물질을 소정 두께로 증착한 후 스트리퍼(stripper)와 같은 용액에 침전시켜 상기 금속물질이 증착되어 있는 감광성물질을 상기 감광성물질에 형성되는 크랙을 통해서 상기 금속물질과 함께 제거하는 공정으로, 이때 상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 내부에 증착된 금속물질은 제거되지 않고 남아 상기의 화소전극과 공통전극을 형성하게 된다.
이때, 상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 이외 영역의 제 3 도전막과 그 하부의 제 2 감광막패턴의 제거에는 초음파(ultrasonic wave)를 추가로 이용할 수 있다.
즉, 상기 리프트 오프 기술은 감광막을 이용하여 형성하고자하는 패턴이 형성된 감광막패턴을 형성한 다음에 형성하고자 하는 소정물질을 증착한 후, 상기 감광막패턴을 제거하여 원하지 않는 부위에 형성된 소정물질을 상기 감광막패턴과 함께 제거하는 기술을 의미한다.
이와 같이 구성된 상기 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하도록 합착되어 액정표시패널을 구성하며, 상기 어레이 기판과 컬러필터 기판의 합착은 상기 어레이 기판과 컬러필터 기판에 형성된 합착키를 통해 이루어진다.
이어서, 상기 어레이 기판과 컬러필터 기판의 합착공정을 진행하기 전에 상기 어레이 기판과 컬러필터 기판에 각각 배향막을 도포한 후 상기 어레이 기판과 컬러필터 기판 사이에 형성되는 액정층의 액정분자에 배향규제력 또는 표면고정력(즉, 프리틸트각(pretilt angel)과 배향방향)을 제공하기 위해 상기 배향막을 배향 처리하는 단계를 진행하게 된다. 이때, 전술한 바와 같이 본 실시예는 상기 어레이 기판 상부 표면에 공통전극과 화소전극에 의한 단차가 형성되지 않아 러빙 진행시 전술한 스크래치 불량이 발생하지 않으며 러빙 균일도가 향상되게 된다.
이와 같이 본 실시예는 3번의 마스크공정을 이용하여 어레이 기판을 제작하는 3마스크공정을 예를 들어 설명하고 있으나, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용된다.
또한, 상기 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터의 제조에도 적용된다.
이와 같은 본 발명은 상기 공통전극과 화소전극을 지그재그(또는, 헤링본(herringbone))구조로 형성한 경우에도 적용될 수 있는데, 이와 같이 공통전극과 화소전극의 지그재그 형상으로 이루어진 구조는 한 화소에 위치하는 액정이 모두 한 방향으로 배열되지 않고 서로 다른 방향으로 배열되게 함으로써 멀티도메인(multi domain)을 유도할 수 있게 된다. 즉, 멀티도메인 구조로 인해 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시키기 때문에 칼라쉬프트(color shift) 현상을 최소화 할 수 있는 장점을 가진다. 이때, 상기 지그재그 구조의 구부러진 각도는 액정의 배향방향에 대해 1∼30도 정도로 할 수 있다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 러빙 스크래치 감소를 통한 대비비의 향상으로 액정표시패널의 화상품질이 향상되는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 러빙 균일도를 향상시켜 잔상 수준을 개선하게 되며, 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시켜 제조비용을 감소시키는 동시에 수율을 향상시키는 효과를 제공한다.

Claims (10)

  1. 제 1 기판 위에 게이트전극과 공통전극라인을 형성하는 단계;
    상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;
    상기 게이트전극 상부에 액티브층과 소오스/드레인전극을 형성하는 단계;
    상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막에 제 1 콘택홀과 제 2 콘택홀을 형성하며 상기 제 2 절연막 내부에 화소전극과 공통전극을 형성하되, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하고 상기 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극을 형성하는 단계; 및
    상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 화소전극과 공통전극은 교대로 배치되는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 화소전극과 공통전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 화소전극과 공통전극을 형성하는 단계는
    상기 제 2 절연막 위에 감광막을 형성하는 단계;
    상기 감광막을 패터닝하여 소정의 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 하부의 제 2 절연막의 일부를 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하고 상기 공통전극라인의 일부를 노출시키는 제 2 콘택홀을 형성하며, 상기 제 2 절연막 내부에 트랜치패턴들을 형성하는 단계;
    상기 제 1 기판 전면에 투명한 도전막을 형성하는 단계; 및
    상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 이외 영역의 상기 감광막패턴을 제거하는 동시에 상기 감광막패턴 상부의 도전막을 제거하여 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하고 상기 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 제 1 콘택홀과 제 2 콘택홀 및 트랜치패턴들 이외 부분의 감광막패턴과 상기 감광막패턴 위에 형성된 도전막은 리프트 오프공정을 이용하여 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서, 상기 리프트 오프공정에는 스트리퍼와 초음파를 이용하여 상기 도전막이 형성된 감광막패턴에 크랙을 형성하여 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 1 항에 있어서, 상기 화소전극과 공통전극은 상기 제 2 절연막 표면과 단차를 가지지 않는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 제 1 콘택홀과 제 2 콘택홀 및 상기 공통전극과 화소전극은 실질적으로 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 항에 있어서, 상기 액티브층과 소오스전극 및 드레인전극은 실질적으로 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 1 항에 있어서, 상기 제 1 기판과 제 2 기판에 배향막을 형성하는 단계와 상기 배향막에 러빙을 진행하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020050134386A 2005-12-29 2005-12-29 액정표시장치의 제조방법 KR101193381B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050134386A KR101193381B1 (ko) 2005-12-29 2005-12-29 액정표시장치의 제조방법
US11/474,979 US7525617B2 (en) 2005-12-29 2006-06-27 Liquid crystal display device and method for fabricating the same
CNB2006100903155A CN100460945C (zh) 2005-12-29 2006-06-29 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134386A KR101193381B1 (ko) 2005-12-29 2005-12-29 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20070071163A true KR20070071163A (ko) 2007-07-04
KR101193381B1 KR101193381B1 (ko) 2012-10-19

Family

ID=38213849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134386A KR101193381B1 (ko) 2005-12-29 2005-12-29 액정표시장치의 제조방법

Country Status (3)

Country Link
US (1) US7525617B2 (ko)
KR (1) KR101193381B1 (ko)
CN (1) CN100460945C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140061141A (ko) * 2012-11-13 2014-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101485720B1 (ko) * 2012-04-24 2015-01-22 보에 테크놀로지 그룹 컴퍼니 리미티드 유기 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 장치
KR20170064067A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 초고투과율을 갖는 수평 전계 액정 표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278979B (zh) * 2012-09-27 2016-04-20 上海天马微电子有限公司 平面式液晶显示器的阵列基板及其制造方法
KR20140111107A (ko) * 2013-03-06 2014-09-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140110563A (ko) * 2013-03-08 2014-09-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103926752B (zh) 2013-07-30 2017-04-19 上海中航光电子有限公司 一种液晶显示器、平面转换模式的阵列基板及其制造方法
CN104614908B (zh) * 2015-02-02 2017-08-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN108073331A (zh) * 2018-02-26 2018-05-25 武汉华星光电技术有限公司 阵列基板、触控显示屏及阵列基板的制备方法
US10566354B2 (en) 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000359B1 (ko) * 1991-09-26 1997-01-08 가부시기가이샤 도오시바 액정표시장치
JP3458562B2 (ja) * 1995-10-12 2003-10-20 株式会社日立製作所 液晶表示装置及びその製造方法
JP2005257883A (ja) * 2004-03-10 2005-09-22 Nec Lcd Technologies Ltd 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485720B1 (ko) * 2012-04-24 2015-01-22 보에 테크놀로지 그룹 컴퍼니 리미티드 유기 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 장치
US9281353B2 (en) 2012-04-24 2016-03-08 Boe Technology Group Co., Ltd. Organic thin film transistor array substrate, method for manufacturing the same and display device
KR20140061141A (ko) * 2012-11-13 2014-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170064067A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 초고투과율을 갖는 수평 전계 액정 표시장치

Also Published As

Publication number Publication date
KR101193381B1 (ko) 2012-10-19
US20070153180A1 (en) 2007-07-05
US7525617B2 (en) 2009-04-28
CN1991480A (zh) 2007-07-04
CN100460945C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
KR101193381B1 (ko) 액정표시장치의 제조방법
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US8125609B2 (en) In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
US9030637B2 (en) In-plane switching mode liquid crystal display and method for fabricating the same
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US20080213472A1 (en) Liquid crystal display device and fabrication method thereof
KR20070109736A (ko) 액정표시장치 및 그 제조방법
US20110267571A1 (en) Array substrate for in-plane switching mode liquid crystal display device
US7157303B2 (en) Thin film transistor array substrate and fabricating method thereof
US7397519B2 (en) Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
US7522244B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR20090050865A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
JP4593161B2 (ja) 液晶表示装置
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR20080045362A (ko) 액정 표시 장치 및 그 제조 방법
KR20110012512A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20110012112A (ko) 횡전계방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7